《数字逻辑》题库及答案
《数字逻辑》题库及答案
一、单项选择题
1． 八进制数8)4.573(的十六进制数是 。
A. 16)4.17(C
B. 16)4.16(B
C. 16)8.17(B
D. 16)5.17(b 2． 用0，1两个符号对100个信息进行编码，则至少需要 。
A. 8位
B. 7位
C. 9位
D. 6位 3．逻辑函数B DEG B B A B A F +++=
A.B F =
B.B F =
C.0=F
D. 1=F 4．逻辑函数C A ABC F Θ=)(的最小项标准式为 。
A. ∑=
)5,4,3,1,0(F B.C A C A F +=
C.7520m m m m F +++=
D. ∑=)7,6,1,0(F
5．已知逻辑函数∑=
)5,4,3,1,0(F ，则F 的最简反函数为 。
A.C B AB F +=
B.C A B F +=
C.AC B F +=
D. C B AB F += 6．在下列名组变量取值中，使函数∑=
)12,6,4,3,1,0()(ABCD F 的值为1的是 。
A.1 1 0 1
B.1 0 0 1
C.0 1 0 1
D. 1 1 0 0 7．逻辑函数CD D B A D C A ABD F +++=的最简或非式是 。
A.D A C A +++
B.D A C A +++
C.AD C A +
D. D A C A +++
8．函数????
?=+=∑)
(0)
15,13,11,10,8,2,0(约束条件D C B BD A F 的最简与非式为 。 A.BD AD AB ?? B.AD BD ? C.BD AD ? D. D B AD ??
二、请根据真值表写出其最小项表达式 1.
2.
三、用与非门实现
四、用或非门实现
B A B A B A L +=⊕=
五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。 1．
2．
B
A B A B A L +=⊕=
六、用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
七、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。
八、①试分析下图中用何种触发器，并写出该触发器的特性方程。②分析该时序逻辑电路的功能。
１．
２．
４．
《数字逻辑》作业参考答案一、单项选择题
1．C 2．B 3．D 4．C 5．A 6．D 7．A 8．A
二、请根据真值表写出其最小项表达式
1．
三、用与非门实现 1．
四、用或非门实现 1．
五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。 1
真值表略
2． L
CA
BC AB Y ++=
六、用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
七、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。
八、①试分析下图中用何种触发器，并写出该触发器的特性方程。②分析该时序逻辑电路的功能。
1．有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP 的作用下，这6个状态是
按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。
2．当输入X ＝0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00
→…当X ＝1时，在时钟脉冲CP 的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。 3． 在时钟脉冲CP 的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010
→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器
4． 有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP 的作用下，这6个状态是
按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
数字逻辑实验三 实验四
实验报告课程名称电子技术综合设计与实践 题目名称实验三、实验四 学生学院自动化学院 专业班级物联网工程 学号 学生姓名 指导教师 2016年 6 月 26 日 一、实验目的 1、（实验三）用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。 2、（实验四）设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 二、功能描述及分析 实验三： （1）分别用两个四位二进制数表示两个十进制数，如：用A3 A2 A1A0表示被加数，用B3B2B1B0表示加数，用S3 S2 S1 S0表示“和”，用C0表示进位。 （2）由于BCD8421码仅代表十进制的0—9，所以加法修正规则：当S>9时，修正值为D3D2D1D0=0110； 当S<9时，修正值为D3D2D1D0=0000。
（3）由真值表，我们可以得出D3=D0=0，D2=D1=FC4 + S4(S3+S2) 实验四： (1)分别用四位二进制数来表示十进制数，触发器状态用DCBA表示，10个技术状态中的初值状态为0001。 (2)列出状态表，如下 （3）得出次态方程： D n+1=BC， C n+1=B⊕C， B n+1=A D， A n+1=A⊕D （4）选用D触发器来实现，求触发器激励函数 D4=BC， D3=B⊕C， D2=A D， D1=A⊕D （5）画出逻辑电路图如下： (6）四个触发器输出端一次输入到7447数码管译码器输入端。 三、实验器材 实验三： （1）两片加法器芯片74283，两个或门，一个与门，8个按键，5个LED 显示灯。 （2）DE2开发板和QuartusⅡ7.2软件
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
数字逻辑期末复习题
一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为 ___C_____。 A ． D C B A F +++= B ． D C B A F +++=
C ． D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 Q 的频率为_____D_____。 ． 100KHz D ．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A ． 计数器 B ． 译码器 C ． 加法器 D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。 A ． 0100100 B ．1100011 C ． 1011011 D ．0011011
数字逻辑实验报告
. 武汉理工大学
2017 年月日 实验一：一位全加器 实验目的： 1. 掌握组合逻辑电路的设计方法； 2. 熟悉Vivado2014 集成开发环境和Verilog 编程语言； 3. 掌握1 位全加器电路的设计与实现。 试验工具： 1.Basys3 FPGA 开发板 2.Vivado2014 集成开发环境和Verilog 编程语言。 实验原理： Ci+A+B={Co，S} 全加器真表
全加器逻辑表达式 S=A○+B○+Ci Co=A.B+ (A○+B).Ci 全加器电路图 实验步骤： (一)新建工程： 1、打开 Vivado 2014.2 开发工具，可通过桌面快捷方式或开始菜单中 Xilinx Design Tools->Vivado 2014.2 下的 Vivado 2014.2 打开软件； 2、单击上述界面中 Create New Project 图标，弹出新建工程向导。 3、输入工程名称、选择工程存储路径，并勾选Create project subdirectory选项，为工程在指 定存储路径下建立独立的文件夹。设置完成后，点击Next。注意：工程名称和存储路径中不能出现中文和空格，建议工程名称以字母、数字、下划线来组成 4、选择RTL Project一项，并勾选Do not specify sources at this time，为了跳过在新建工 程的过程中添加设计源文件。 5、根据使用的FPGA开发平台，选择对应的FPGA目标器件。（在本手册中，以Xilinx大学计 划开发板Digilent Basys3 为例，FPGA 采用Artix-7 XC7A35T-1CPG236-C 的器件，即Family 和Subfamily 均为Artix-7，封装形式（Package）为CPG236，速度等级（Speed grade）为-1，温度等级（Temp Grade）为C）。点击Next。 6、确认相关信息与设计所用的的FPGA 器件信息是否一致，一致请点击Finish，不一致，请返 回上一步修改。 7、得到如下的空白Vivado 工程界面，完成空白工程新建。
华中科技大学数字逻辑实验报告
华中科技大学数字逻辑实验报告 姓名: 专业班级: 学号: 指导老师： 完成时间：
实验一：组合逻辑电路的设计 一、实验目的： 1．掌握组合逻辑电路的功能测试。 2．验证半加器和全加器的逻辑功能 3．学会二进制的运算规律。 二、实验所用组件： 二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器74LS04芯片，三输入三与非门74L10，电线若干。 三、实验内容： 内容A：全加全减器。 实验要求： 一位全加/全减法器，如图所示： 电路做加法还是做减法运算是由M决定的，当M=0做加法，M=1做减法。当作为全加法起时输入A.B和Cin分别为加数，被加数和低位来的进位，S和数，Co位向上位的进位。当作为全减法器时输入信号A,B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上的借位。 实验步骤： 1．根据功能写出输入/输出观察表：
2． 3．做出卡诺图，确定输出和激励的函数表达式：
4．根据逻辑表达式作出电路的平面图： 5．检查导线以及芯片是否完好无损坏，根据平面图和逻辑表达式连接电路。 实验结果： 电路连接好后，经检测成功实现了一位全加/全减法器的功能。 内容B：舍入与检测电路的设计： 试验要求： 用所给定的集合电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四
舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大宇或等于（5）10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如下所示： （1）按照所设计的电路图接线，注意将电路的输入端接试验台的开关，通过拨动开关输入8421代码，电路输入按至试验台显示灯。 （2）每输入一个代码后观察显示灯，并将结果记录在输入/输出观察表中。 实验步骤 1．按照所给定的实验要求填写出F1，F2理论上的真值表。 2．根据真值表给出F1和F2的卡诺图。
数字逻辑电路期末考试卷及答案
- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题
- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz
数字逻辑自测题2
1 : (110.1)2的等值十六进制数是（）(2分） A:110.1 B:15. 5 C:6. 8 D:2. 1 您选择的答案: 正确答案： C 知识点：把每四位二进制数分为一组，用等值的十六进制数表示。 ---------------------------------------------------------------------------- 2 : 两输入的与门在下列（）时可能产生竞争—冒险现象(2分） A:一个输入端为0，另一个端为1 B:一个输入端发生变化，另一个端不变 C:两个不相等的输入端同时向相反的逻辑电平跳变 D:两个相等的输入端同时向相反的逻辑电平跳变 您选择的答案: 正确答案： C 知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争 ---------------------------------------------------------------------------- 3 : 电路如下图所示，设起始状态Q2Q1=00，第3个上升沿，Q2Q1变为( ) (5分） A:00 B:01 C:10 D:11 您选择的答案: 正确答案： D 知识点：参考T触发器的特性表 ---------------------------------------------------------------------------- 4 : 逻辑函数Y(A, B, C, D)=∑m(0,2,4,6,9,13) + d(1,3,5,7,11,15)的最简与或式为（）(5分） A:AD+A’D’ B:A’+D C: A+D D:A’C+AD
数字逻辑电路实验
1.1 数电实验仪器的使用及门电路逻辑功能的测试 1.1.1 实验目的 （1）掌握数字电路实验仪器的使用方法。 （2）掌握门电路逻辑功能的测试方法。 1.1.2 实验设备 双踪示波器一台 数字电路实验箱一台 万用表一块 集成芯片：74LS00、74LS20 1.1.3 实验原理 图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。 Y A B 其逻辑表达式为：=? 图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。 Y A B C D 其逻辑表达式为：=??? 与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。一般把多余的输入端接高电平或者和一个有用输入端连在一起。 1.1.4 实验内容及步骤 （1）测量逻辑开关及电平指示功能 用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。将数据开关置“1”位，电平指示灯应该亮。以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源 给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。改变脉冲信号的频率，示波器上的波形也应随之发生变化。 （3）检测译码显示器 用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。 （4）与非门逻辑功能测试 ①逻辑功能测试 将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。电平指示的灯亮为1，灯不亮为0。根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。 表1.2 ②与非门对脉冲信号的反相传输及控制功能的测试 将芯片74LS00中一个2输入与非门的A输入端接频率为1kHz脉冲信号，B输入端接数据开关，输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的关系。按表1.2中的不同输入方式测试，将结果填入表中。 1.1.5 预习要求与思考题 （1）阅读实验原理、内容及步骤。 （2）了解集成芯片引脚的排列规律。 （3）TTL集成电路使用的电源电压是多少？ （4）TTL与非门输入端悬空相当于输入什么电平？为什么？ （5）如何处理各种门电路的多余输入端。 1.1.6 实验报告及要求 （1）画出规范的测试电路图及各个表格。
数字逻辑实验指导书(1)
实验一 实验箱及小规模集成电路的使用 一 实验目的 1 掌握实验箱的功能及使用方法 2 学会测试芯片的逻辑功能 二 实验仪器及芯片 1 实验箱 2 芯片：74LS00 二输入端四与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六非门 1片 三 实验内容 1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。 （1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。）改变输入的状态，观察发光二极管。74LS86的接法74LS00基本一样。 表 74LS00的功能测试 表 74LS86的功能测试 （2）分析74LS00和74LS86的四个门是否都是完好的。 2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。 （3）利用74LS00和74LS04设计一个异或门。画出设计电路图。
实验二译码器和数据选择器 一实验目的 1继续熟悉实验箱的功能及使用方法 2掌握译码器和数据选择器的逻辑功能 二实验仪器及芯片 1 实验箱 2 芯片：74LS138 3线－8线译码器 1片 74LS151 八选一数据选择器 1片 74LS20 四输入与非门 1片 三实验内容 1 译码器功能测试（74LS138） 芯片管脚图如图所示，按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。 表 2 数据选择器的测试（74LS151） 按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案 、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分） 1、为了表示104个信息，需7位二进制编码[V ] 2、BCD码能表示0至15之间的任意整数[X ] 3、余3码是有权码[X ] 4、2421码是无权码[X ] 5、二值数字逻辑中变量只能取值 6、计算机主机与鼠标是并行通信 7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ] [X ] [V ] [V ] 9、上升时间和下降时间越长，器件速度越慢[V ] 10、卡诺图可用来化简任意个变量的逻辑表达式[X ] 、写出图中电路的逻辑函数表达式。（每小题5分，共10分） 1、F=A B 2、F= AB CD 2分，共20分）
1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A ° TTL 电路 (A) F = ABCD (B) F = AH ? CD - (C) F= A + B + C + D (D) F = A + B ? C + D (E) F= A BCD 4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _° (A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q. (D) BC= 1 , D= 1 5、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。 (A) AB + AC + BC (B) AB + C (A4-B) (C) AB + CAB A — O ? =1 1 Q A |— I 1 F ?- & 1 Q A B L I l — (B) 悬0 ---- 空 。— A — & Bo — Co- & B A 3 ?满足如图所示电路的输岀函数F 的表达式为丄3 B 1 o — V OF
数字逻辑实验、知识点总结
数字逻辑实验报告、总结 专业班级：计算机科学与技术3班学号：41112115 姓名：华葱一、实验目的 1．熟悉电子集成实验箱的基本结构和基本操作 2．通过实验进一步熟悉各种常用SSI块和MSI块的结构、各管脚功能、工作原理连接方法 3．通过实验进一步理解MSI块的各输入使能、输出使能的作用（存在的必要性） 4．通过实验明确数字逻辑这门课程在计算机专业众多课程中所处的位置，进一步明确学习计算机软硬件学习的主线思路以 及它们之间的关系学会正确学习硬件知识的方法。 二、实验器材 1．集成电路实验箱 2．导线若干 3．14插脚、16插脚拓展板 4．各种必要的SSI块和MSI块 三、各次实验过程、内容简述 （一）第一次实验：利用SSI块中的门电路设计一个二进制一位半加器 1.实验原理：根据两个一位二进制数x、y相加的和与进 位的真值表，可得：和sum=x异或y，进位C out=x×y。 相应电路：
2. 实验内容： a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令
数字逻辑实验教案
滁州学院计算机与信息工程学院 实验课程教案 课程名称：数字电路分析与设计 授课教师：姚光顺 授课对象：11网工、计科 授课时间：20XX年2月-2012月7月 滁州学院计算机与信息工程系 20XX年2月 《数字逻辑》实验教学大纲
课程编号： 课程名称：数字逻辑 英文名称：Digital Logic 课程类型：专业基础课 课程属性：独立设课 总学时：16总学分：0.5 开设学期：2 适用专业：计算机科学与技术网络工程 先修课程：大学物理电路原理 一、实验课程简介 数字逻辑实验，是数字逻辑课程教学内容的延伸和加强。在电子产品广泛应用的前提下，对于每一个大学生，具备一定电工电子基本知识和应用能力是必不可少的。因此，数字逻辑实验教学是按在相关理论教学的基础上，根据教学实际情况所开设的重点技术基础实验课程。通过实验，可以加深学生对课程内容中重点、难点的理解，培养其动手能力。 二、实验教学目标与基本要求 本课程的作用与任务是：使学生进一步掌握数字逻辑电路的分析与设计的基本方法，了解数字逻辑物理器件的主要技术参数，以及物理设计中的制作、调试、故障诊断的基本技能。要求学生在实验原理指导下，熟悉和掌握常用中、大规模集成电路的功能和在实际中应用的方法，具备基本电路的设计能力。培养学生检查与排除电路故障、分析和处理实验结果、分析误差和撰写实验报告的能力，旨在培养学生综合运用知识能力、严谨细致的工作作风和一丝不苟的科学态度。 三、本实验课程的基本理论与实验技术知识 本实验课基于门电路、组合逻辑电路、触发器、时序逻辑电路、A/D和D/A转换的基本理论而设定。 四、实验方法、特点与基本要求 实验分为实验预习、实验操作、实验总结三个步骤： 1、实验预习 1) 明确实验目的，理解实验原理； 2) 了解实验环境； 3) 了解实验方法，拟定实验的操作步骤； 2、实验操作 1) 建立实验环境，进行实验操作，培养实践动手能力 2) 实验过程中认真观察实验现象，详细记录实验结果 3) 实验结束前，整理好实验设备，经指导教师验收方可退出实验室 3、实验总结 通过对实验记录的整理，以加深对所学理论知识的理解，不断总结、积累经验，从而提高动手能力。
数字逻辑考题及答案
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分）
数字逻辑实验报告
计算机专业类课程 实 验 报 告 课程名称：数字逻辑 学院：计算机科学与工程学院专业：计算机科学与技术 学生姓名： 学号： 指导教师： 评分： 日期：2014年6月2日 电子科技大学计算机学院实验中心
电 子 科 技 大 学 实 验 报 告 实验一：基本门电路的功能和特性实验 实验时间： 2014.4.20 一、实验目的 I.了解集成电路的外引线排列及其使用方法 II. 掌握常用集成门电路的逻辑功能与特性 III.学习组合逻辑电路的设计及测试方法 IV.了解集成电路外引线的方式方法。 V.了解测试电路的基本方法 VI. 掌握常用集成门电路的逻辑功能与特性 实验内容 部分TTL 门电路逻辑功能验证包括： ● 二输入四与非门7400 ● 二输入四或门7432 ● 二输入四异或门7486 ● 6反相器7404 二、实验原理 1）逻辑代数系统满足的5条公理 ● 交换律：A B B A +=+ A B B A ?=? ● 结合律：)()(C B A C B A ++=++ )()(C B A C B A ??=?? ● 分配律：C A B A C B A ?+?=+?)( )()(C A B A C B A +?+=?+ ● 0-1律：A A =+0 11=+A A A =?1 00=?A ● 互补律：1=+A A 0=?A A 此外，还满足摩根定律：B A B A +=? B A B A ?=+ 2）实验涉及门电路的引脚图如图1.1所示
电子科技大学计算机学院实验中心 图1.1 3) 组合逻辑电路的分析思路： 4) 组合逻辑电路设计思路： 如果掌握了以上两种分析方法后，再对我们的需求进行分析，即可对一般电路进行分析、设计，从而可以正确的使用被分析的电路一级设计出能满足逻辑功能和技术指标要求的电路了！ 写函数关系式 对函数式进行化简或变换； 根据最简式列真值表 判断逻辑功能 根据给定事件的因果关系列出真值表 由真值表写函数式 对函数式进行化简或变换 画出逻辑图，并测试逻辑功能
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
数字逻辑试题及答案
期数字逻辑试题A 一、填空题（共15分，每空1分） 1、分别写出逻辑函数的五种表示方法（）、（）、（）、（）、（）。２、数字逻辑电路的两大种类分别是（）电路，（）电路。 ３、( )和( )是衡量A/D转换器D/A转换器性能优劣的主要指标。 ４、消除竞争冒险的4种方法分别是（）、（）、（）、（）。 ５、５５５定时器电路提供了一个复位电平为（）和置位电平为（）。 二、选择题（共10分，每题５分） １、将（１７5）10十进制数转换为二进制数下列选择结果中正确的是（）。 A、二进制数（１１０１０１１１）2 B、二进制数（１０１１００１１）2 C、二进制数（１００１１０１０）2 D、二进制数（１０１０１１1 1）2 ２、运用摩根定理变换Y=X Q Z 的表达式，下列选择中正确的是（）。 A、Y=( X + Q + Z ) B、Y=(X + Q +Z) C、Y=(X + Q + Z) D、Y=( X + Q + Z ) 三、综合题（共２０分，每题１０分） １、对如图电路分别写出E = 0 或E = 1 时，函数F 的逻辑表达式。 ２、用图形法化简函数为最简与或式 F(A,B,C,D)=∑M(0,1,2,3,6,8)+∑D(10,11,12,13,14,15) 四、组合逻辑电路分析、设计题（共２5分，1题１０分,2题15分） １、写出下图电路（电路由四个或非门组成）输出信号的逻辑表达式，并说明其功能。 F
２、用集成译码器74LS138实现下列组合逻辑函数 Z1=AB+AB+BC Z2=AB+BC+CA 3０分，每题15分） １、一个时序逻辑电路如下图所示（由两个D触发器组成），请画出其状态图。 CP ２、用JK触发器设计一个同步、上升沿触发的四进制计数器。状态图如下 /0 /0 /0 /1
华中科技大学数字逻辑实验
数字逻辑实验报告（1）数字逻辑实验1 一、系列二进制加法器 设计50% 二、小型实验室门禁系 统设计50% 总成绩 姓名： 学号： 班级： 评语：（包含：预习报告内容、实验过程、实验结果及分析）
指导教师： 计算机科学与技术学院 20 年月日 数字逻辑实验报告系列二进制加法器设计预习报告
一、系列二进制加法器设计 1、实验名称 系列二进制加法器设计。 2、实验目的 要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。 通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。 3、实验所用设备 Logisim2.7.1软件一套。 4、实验容 对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体容如下。 （1）一位二进制半加器 设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。 （2）一位二进制全加器 设计一个一位二进制全加器，电路有三个输入A、B和Ci，两个输出S和Co。输入A、B和Ci分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。 （3）串行进位的四位二进制并行加法器 用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，
电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。 （4）先行进位的四位二进制并行加法器 利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九 个输入A 3、A 2 、A 1 、A 、B 3 、B 2 、B 1 、B 和C ，五个输出S 3 、S 2 、S 1 、S 和C 4 。输入 A= A 3A 2 A 1 A 、B= B 3 B 2 B 1 B 和C 分别为被加数、加数和来自低位的进位，输出S= S 3 S 2 S 1 S 和C o 为本位和和向高位的进位。 （5）将先行进位的四位二进制并行加法器封装成一个组件并验证它的正确性 将设计好的先行进位的四位二进制并行加法器进行封装，生成一个“私有”库元件并验证它的正确性，以便后续实验使用，封装后的逻辑符号参见图1-1所示。 图1-1“私有”的先行进位的四位二进制并行加法器 5、实验方案设计 （1）一位二进制半加器的设计方案
数字逻辑实验
___计算机__学院___专业__1_班________组、学号姓名_______协作者______________ 教师评定_________________ 实验题目____________基于实验箱的数字逻辑实验_____________ 1.基本门电路 2.组合逻辑电路 3.时序逻辑电路
实验报告 基本门电路 一、实验目的 1、了解基本门电路的主要用途以及验证它们的逻辑功能。 2、学习“与或非门”有关参数的测试。 3、熟悉数字电路实验箱的使用方法。 二、实验仪器及器件 1、GDUT-J-1数字电路实验箱。 2、拨码开关SI1~SI8，LED灯LD_I1～LD_I16、LD_O1～LD_O16。 3、逻辑笔，示波器，数字万用表。 4、器件：74HC00、74HC02、74HC04、74HC08、74HC32、74HC86。 三、实验原理 数字电路研究的对象是电路的输入与输出之间的逻辑关系，这些逻辑关系是由逻辑门电路的组合来实现的。门电路是数字电路的基本逻辑单元。要实现基本逻辑运算和复合逻辑运算可用这些单元电路（门电路）进行搭建。门电路以输入量作为条件，输出量作为结果，输入与输出量之间满足某种逻辑关系（即“与、或、非、异或”等关系）。 电路输入与输出量均为二值逻辑的1和0两种逻辑状态。实验中用高低电平分别表示为正逻辑的1和0两种状态。 输出端的1和0两种逻辑状态可用两种方法判定：①将电路的输出端接实验仪的某一位LED，当某一位的LED灯亮时，该位输出高电平，表示逻辑“1”；LED灯不亮时，输出低电平，表示逻辑“0”。②用逻辑笔可以测量输出端的逻辑值。 四、实验结果和数据处理（见附表） 表2-1 74HC00（四2输入与非门）输入输出状态 输入端输出端Y A B LED（亮/灭）逻辑状态 0 0 亮 1 0 1 亮 1 1 0 亮 1 1
(完整版)数字逻辑期末试卷(B卷)试题及答案
华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化
二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C