数电复习资料

一、判断

1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。（）

2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。（）

3．对于二进制正数，原码、反码和补码都相同。（）

4．在数字电路中，半导体器件都工作在开关状态。（）

5．单稳态触发器可作时钟脉冲信号源使用。（）

6．十进制整数转换为二进制数的方法是采用“除2取余法”。（）

7．异或门两个输入相同时，输出高电平。（）

8．对于或非门的闲置输入端可直接接地或低电平。（）

9．同步触发器具有空翻现象。（）

10．T 触发器只有翻转功能。（）

11．触发器具有记忆功能。（）

12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。（）

13．和异步计数器相比，同步计数器的显著优点是工作频率高。（）

14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。（）

15．集电极开路门的输出端可并联实现线与逻辑。（）

16．多谐振荡器只有两个暂稳态。（）

17．十进制数45的8421BCD码是101101。（）

18．同或门两个输入相同时，输出高电平。（）

页脚内容1

19．对于与非门的闲置输入端可直接接电源或高电平。（）

20．对于二进制数负数，补码和反码相同。（）

21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。（）

22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。（）

23．如图所示电路的输出F

=A+B。

（）

24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。（）

25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。

（）

26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。（）

27．若同步RS触发器的原状态为0，欲在CP作用后仍保持为0状态，则输入端RS的值为R=0，

页脚内容2

S=×。（）

28．将同或门的输入端并在一起可作反相器使用。（）

29．双向集成CT74LS194可同时实现左移右移串行送数功能。（）

30．用触发器设计一个同步十九进制计数器至少需要5个触发器。

（）

31．逻辑变量和逻辑函数的取值只有0和1两种可能。（）

32．对TTL与非门多余输入端的处理，可将它们悬空也可将它们接高电平1。

（）

33．如图所示电路的输出F=0。（）

34．一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。（）

35．半导体数码显示器当接法为共阳极时应为高电平有效。（）

36．二进制数10011．101对应的十进制数是19.625。（）

37．通过四位数值比较器HC85比较两数的大小时,在A3=B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A

38．异或门作反相器使用时，应将其多余的端子并联在一起使用。（）

39．边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，

页脚内容3

页脚内容4

而在此前或后的一段时间内，输出状态不受输入信号影响。故此触发器可用来解决直接控制问题。（）

40．同步计数器是由同类型的触发器构成的计数器。（）

41．如需要判断两个二进制数的大小或相等，可以使用数据选择器。

42．三态门输出端可直接连在一起实现“线与”的逻辑功能。（）

43．通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B)=1,F(A

44．对TTL 与非门多余输入端的处理，不能将它们并在一起使用。（）

45．把JK 触发器转换为 T 触发器的方法是将 J = 1，K = 1。（）

46．在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用同步计数器。（）

47．由与非门构成的基本RS 触发器,当R

=0，S =1时,则输出状态应为Q=1。

（）

48．异或逻辑函数 Z 对应的逻辑图如下图所示。（）

49．当集成维持-阻塞D 型触发器的异步置0 端D R =0异步置1端I S D = 时，则触发器的次态01=+n Q ，其工作状态应与输入信号D 有关而与CP 无关。（）

50．如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为00。（）

51．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1。（）

52．将CMOS或非门作如图所示连接,其输出为A。（）

53．在二进制译码器中，若输入有4位代码，则输出信号数应为8个。（）

54．边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，而在此前或后的一段时间内，输出状态不受输入信号影响。故此触发器可用来解决直接控制问题。

（）

55．用

74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为

L=CB A+CB A+CB A。（）56．组合逻辑电路一般由触发器组合而成。（）

页脚内容5

57．逻辑函数Y=A⊕B⊕C与Y=A⊙B⊙C满足互非的关系。（）

58．最小项“相邻性”指的是两个最小项只有一个因子不同（）

59．如下图电路，设现态Q1Q2 =00，经三个脉冲作用后，Q1Q2 的状态应为11。（）

60．一个用555定时器构成的单稳态触发器的正脉冲宽度为0.7RC。

（）

61．三极管作开关元件时，应工作在截止区和饱和区。（）

62．或门的逻辑功能是见一出一，全零出零。（）

63．组合逻辑电路的输出，与电路的原状态有关。（）

64．十进制数9写成二进制数应是1001。（）

65．逻辑代数中，1+1=2。（）

66．在JK触发器中，J=1，K=0时，触发器置1。（）

67．编码器属于组合逻辑电路。（）

68．最基本的逻辑关系有与、或、非三种。（）

69．数字电路比模拟电路抗干扰能力强。（）

70．数字电路有两种逻辑电平状态。（）

71．高电平用1表示，低电平用0表示称为正逻辑。（）

页脚内容6

72．时序逻辑电路的特点是：任一时刻的输出与电路的原状态无关。

（）

73．将实际问题转变成逻辑问题第一步是写出逻辑函数表达式。（）

74．全加器是一个只能实现两个本位二进制数相加的逻辑电路。（）

75．组合逻辑电路有多个输入端，只有一个输出端。（）

76．触发器是构成时序逻辑电路的基本单元。（）

77．二进制编码器是将输入信号编制成十进制数字的逻辑电路。（）

78．同步计数器中，各触发器受不同时钟脉冲的控制。（）

79．模拟信号在时间和数值上是连续的，数字信号在时间和数值上是离散的。（）80．A/D转换是一种从数字信号到模拟信号的转换。（）

81．与门的逻辑功能是见零出一，全一出零。（）

82．时序逻辑电路的输出，与电路的原状态无关。（）

83．将二进制数01101写成十进制数应是15。（）

84．逻辑代数中，A+A=A。（）

85．在D触发器中，D=1时，触发器置1。（）

86．触发器属于时序逻辑电路。（）

87．在T触发器中，T=1时，触发器置1。（）

88．组合逻辑电路一般应有JK触发器。（）

89．组合逻辑电路一般有各种门电路组成。（）

页脚内容7

数电实验报告实验二组合逻辑电路的设计

实验二组合逻辑电路的设计一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。

数字电路经典笔试题目汇总

数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试）解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现

风力发电安全考试题库

风力发电安全考试题库 Prepared on 22 November 2020

电力安全工作规程（变电部分）试题库一、单选题（300道） 1、《国家电网公司电力安全工作规程（变电部分）》自（）年8月1日起在公司系统内试行。 A、2005 B、2008 C、2009 答案：C 国家电网安监〔2009〕664号文 2、各单位可根据（）制定《安规》补充条款和实施细则，经本单位分管生产的领导(总工程师)批准后执行。 A、有关规定 B、现场情况 C、本单位实际答案：B 变规 3、在运行中若必须进行中性点接地点断开的工作时，应先建立有效的（）才可进行断开工作。 A、保护接地 B、旁路接地 C、永久接地答案：B 变规、火灾、地震、台风、冰雪、洪水、泥石流、沙尘暴等灾害发生时，如需要对设备进行巡视时，应制定必要的安全措施，得到设备运行管理单位分管领导批准，并至少两人一组，巡视人员应与（）之间保持通信联络。 A、有关领导 B、管理部门 C、派出部门答案：C

变规、经批准使用解锁钥匙解除防误闭锁，钥匙使用后，应及时（）。 A、归还 B、封存 C、记录答案：B 变规 6、外单位承担或外来人员参与公司系统电气工作的工作人员应熟悉本规程、并经考试合格，经设备（）单位认可，方可参加工作。 A、维护 B、运行管理 C、建设 D、运行答案：B 变规、室内母线分段部分、母线交叉部分及部分停电检修易误碰（）的，应设有明显标志的永久性隔离挡板（护网）。 A、引线部分 B、停电部分 C、有电设备答案：C 变规、火灾、地震、台风、（）、洪水、泥石流、沙尘暴等灾害发生时，如需要对设备进行巡视时，应制定必要的安全措施，得到设备运行单位分管领导批准。 A、冰雪 B、暴风雪 C、雷雨答案：A 变规、有一把高压室的钥匙可以借给（）使用，但应登记签名，巡视或当日工作结束后交还。 A、经批准的巡视高压设备人员和经批准的检修、施工队伍的工作负责人 B、来本站检查工作的领导人员

数电实验考试 verilogHDL语言及参考程序

题目一：表决器电路设计一、设计任务及原理：所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。二、具体要求：本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。在此实验中数码管、LED、拨动开关与FPGA的连接电路和管脚连接使用模块信号对应FPGA 管脚说明

在以前的实验中都做了详细说明，这里不在赘述。端口名 S1 按键开关 S1 R16 表示1号抢答者 S2 按键开关 S2 P14 表示2号抢答者 S3 按键开关 S3 P16 表示3号抢答者 S4 按键开关 S4 P15 表示4号抢答者 S5 按键开关 S5 M15 表示5号抢答者 S6 按键开关 S6 N16 表示6号抢答者 S7 按键开关 S7 N15 表示7号抢答者 DOUT0 LED模块D1 L14 表决结果亮为通过 LEDAG0 数码管模块A段N4 抢答成功者号码显示 LEDAG1 数码管模块B段 G4

数字电路及设计实验

常用数字仪表的使用实验内容： 1.参考“仪器操作指南”之“DS1000操作演示”，熟悉示数字波器的使用。 2.测试示波器校正信号如下参数：（请注意该信号测试时将耦合方式设置为直流耦合。峰峰值（Vpp），最大值（Vmax），最小值（Vmin），幅值（Vamp），周期（Prd），频率（Freq）顶端值（Vtop），底端值（Vbase），过冲（Overshoot）, 预冲（Preshoot），平均值（Average），均方根值（Vrms），即有效值上升时间（RiseTime），下降时间（FallTime），正脉宽（+Width）, 负脉宽（-Width），正占空比（+Duty），负占空比（-Duty）等参数。 3.TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V。请采用函数信号发生器输出一个TTL信号，要求满足如下条件： ①输出高电平为3.5V，低电平为0V的一个方波信号； ②信号频率1000Hz；在示波器上观测该信号并记录波形数据。

集成逻辑门测试（含4个实验项目）（本实验内容选作）一、实验目的（1）深刻理解集成逻辑门主要参数的含义和功能。（2）熟悉TTL 与非门和CMOS 或非门主要参数的测试方法，并通过功能测试判断器件好坏。二、实验设备与器件本实验设备与器件分别是：实验设备：自制数字实验平台、双踪示波器、直流稳压电源、数字频率计、数字万用表及工具；实验器件：74LS20两片，CC4001一片，500Ω左右电阻和10k Ω左右电阻各一只。三、实验项目 1．TTL 与非门逻辑功能测试按表1-1的要求测74LS20逻辑功能，将测试结果填入与非门功能测试表中（测试F=1、0时，V OH 与V OL 的值）。 2．TTL 与非门直流参数的测试测试时取电源电压V CC =5V ；注意电流表档次，所选量程应大于器件电参数规范值。（1）导通电源电流I CCL 。测试条件：输入端均悬空，输出端空载。测试电路按图1-1（a ）连接。（2）低电平输入电流I iL 。测试条件：被测输入端通过电流表接地，其余输入端悬空，输出空载。测试电路按图1-1（b ）连接。（3）高电平输入电流I iH 。测试条件：被测输入端通过电流表接电源（电压V CC ），其余输入端均接地，输出空载。测试电路按图1-1（c ）连接。（4）电压传输特性。测试电路按图1-2连接。按表1-2所列各输入电压值逐点进行测量，各输入电压值通过调节电位器W 取得。将测试结果在表1-2中记录，并根据实测数据，做出电压传输特性曲线。然后，从曲线上读出V OH ，V OL ，V on ，V off 和V T ，并计算V NH ，V NL 等参数。表1-1 与非门功能测试表

数字电路期末模拟考试试题及答案

数字电路期末模拟考试试题及答案内部编号：（YUUT-TBBY-MMUT-URRUY-UOOY-DBUYI-0128）

数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、 6. 下图所示电路中， 7. Y 2 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置

2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A ) D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图

《安全教育》之风电场日常安全试题

风电场日常安全试题一、填空题：1、风电机开始安装前，施工单位应向建设单位提交、组织措施、，经审查批准后方可开始施工。安装现场应成立安全监察机构，并设。2、风速超过 m/s 不得打开机舱盖，风速超过 m/s应关闭机舱盖。3、在有雷雨天气时不要停留在风电机内或靠近风电机。风电机遭雷击后 h内不得接近风电机4、塔上作业时风电机必须。带有远程控制系统的风电机，登塔前应将远程控制系统并。5、起吊桨叶必须保证有足够起吊设备。应有根导向绳，导向绳长度和应足够。6、变压器停运期超过个月后恢复送电时，需按检修后鉴定项目做试验合格后才可投入运行。7、避雷器主要是用来限制的一种主要保护设备。8、采用加热法安装轴承时，可将轴承置于油中，将轴承加热后装配，加热温度控制在摄氏度，最高不能超过摄氏度。8、若机舱内某些工作确需短时开机时，工作人员应远离部分并放好工具包，同时应保证在维护人员的控制范围内。9、在风力发电机组登塔工作前，并把维护开关置于，将远程控制屏蔽。10、隔离开关没有，不能带负荷操作。二、选择题：1、风力发电机组系统接网的接地电阻应小于（）欧姆。 A 2 B4 C6 D82、风力发电机组的发电机的绝缘等级一般选用（）级A:C B:E C:E D:F3、风力发电机组最重要的参数是（）和额定功率A：风轮转速B：风轮直径C：额定风速D：高度4、风力发电机组在调试时首先应检查回路（）A：电压 B：电流C：相序 D：相角5、风速仪传感器属于（）A：温度传感器B：压力传感器 C：转速传感器D：振动传感器6、最常见的过电流保护措施是（）A：快速开关B：阻容保护C：串进线电阻抗D：快速熔断器7、安装变压器时，出线端子与铝母

数电实验答案

实验一、常用电子仪器的使用一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。电路实验箱的结构、基本功能和使用方法。二、实验原理在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。注意：信号发生器的输出端不允许短路。 2．交流毫伏表交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式，当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div）

数字电路与系统设计实验报告

数字电路与系统设计实验报告学院：班级：姓名：

实验一基本逻辑门电路实验一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。五、实验过程 1、测试74LS00逻辑关系（1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯）（2）真值表 2、测试74LS02逻辑关系

（1）接线图（2）真值表 3、测试74LS86逻辑关系接线图（1）接线图（2）真值表六、实验结论与体会实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。四、实验方法按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表

数电往年考题

09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为（高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为（0V ，1.4V ，3.6V ）。六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。（1）改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图；（2）改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）

图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错：（1）输入端悬空可能造成逻辑出错；（对）（2）输入端对地接大电阻（如510 k Ω）相当于接高电平1；（错）（3）输入端对地接小电阻（如510 Ω）相当于接低电平0；（对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A

风电安全考试试题及答案

现场安全试题一、填空题（24分，每空2分） 1.安全帽使用年限，佩戴是要将紧固下颚绳，防止被吹跑。 2.安全带的松紧程度以，不能太紧或者太松。 3.安全双钩使用时，遵循，两个挂钩挂在不同位置，禁止同时摘钩。 4.车辆需停留在离机位50米，且最好在。 5.冬季风机叶片容易，人员或者车辆不得在塔筒附近逗留。 6.在塔底柜前操作时，注意脚下盖板，不要双脚同时踩在盖板上，防止因盖板不牢固而引起坠落。 7.进入塔筒工作时首先停机，再将风机打入状态。 8.在进行检查MCB操作前，一定要将MCB方可操作，防止碰到push on强制并网，导致变频器和发电机损坏，更严重的会引起人员伤亡； 9.风机在运行或者时，严禁爬塔作业。 10.携带工具的人员要，禁止2人或两人以上同时攀爬同一截塔筒，防止高空坠物； 11.上塔人员要及时盖人孔盖板，盖盖板时防坠索防坠绳。 12.进入顶层平台，如果不进行吊车作业和机舱外作业，严禁将带入机舱，防止与机械转动部分搅在一起；二、选择题（20分，每题2分） 1.新进场的人员，必须进行，并经考核合格，方可进入

现场工作。未考核合格者，禁止进入现场工作。 A．安全教育培训 B. 基本技术知识教育培训 2.进入塔筒周围米的所有人员，必须正确佩戴，如未正确佩戴，首次通报批评并公开检讨。再次违反，罚款一百元，班组长负连带责任，罚款一百元。 A．50米安全帽B、100米安全帽 3.所有上塔人员必须正确佩戴、、，如未佩戴齐全，禁止爬塔。违反罚款一百元，班组长负连带责任，罚款一百元。 A、安全帽、安全带、自锁器 B、工作证、安全帽、手机 4. 进入轮毂前，确保液压站压力不小于bar，无泄压现象，高速轴已锁住，并锁上个叶轮机械锁且必须全部旋入。若不符合上述要求，禁止进入轮毂。未锁机械锁，一经发现罚款一百元。 A、60 bar 1个 B、95 bar 2个 5. 送电时，并保持塔底和机舱通讯畅通，清楚工作容，必须有两人进行，一人，一人。操作人必须戴好绝缘手套，防护眼镜，单手侧身操作，谨防弧光短路。 A、监护操作 B、离开操作 6. 风速超过米/秒，严禁到机舱罩外面工作。机舱罩外面工作时，必须正确佩戴安全帽、安全带和防坠绳，将安全带防坠绳挂在可靠部位。 A、5米 B、10米

数字电路实验考试内容西北农林科技大学

西北农林科技大学数字电路实验考试内容实验八（一）时序逻辑电路设计一、设计内容 1．用JK 触发器设计一个8421码十进制同步加法计数器。时钟信号CP 由实验箱的“单次”或1Hz 自动秒脉冲提供，计数器输出状态用实验箱上的LED 数码管检测，记录实验结果。用实验箱上的1kHz 时钟信号作为计数器的计数脉冲CP ，用示波器观察并记录CP 及计数器各输出端的对应波形。 2．用D 或JK 触发器设计一个110串行序列信号检测器。输入信号由电平输出器提供，时钟信号CP 接逻辑实验箱的“单次” 时钟信号。当连续输入信号110时，该电路输出1，否则输出0。设依次送入的信号为001101110。 3．用D 触发器设计一个同步四相时钟发生器，其输入时钟CP 及各输出波形如图实验8.1所示。输入时钟CP 为1kHz 时钟信号，用示波器观察时钟信号CP 与各输出端对应的波形。二、设计要求 1．用Mutisim2001进行电路仿真。 2．画出时序逻辑电路原理图。 3．叙述集成触发器的逻辑功能和使用。 4．写出设计过程，并记录实验结果。 Q 1 Q 2 Q 3 Q 4 CP Q 1 Q 2 Q 3 Q 4 图实验8.1 四相时钟发生器输入、输出波形

三、设计过程 1. 用JK 触发器设计一个8421码十进制同步加法计数器。 (1).状态真值表： , （3）电路图： 2．用D 或JK 触发器设计一个110串行序列信号检测器。（1）状态图： >C1 >C1 >C1 >C1

(2)原始状态表： A:00 B:10 C:11 现态 ( （6）激励方程：, （7）电路图：

数字电路实验计数器的设计

数字电路与逻辑设计实验报告实验七计数器的设计姓名：黄文轩学号：17310031 班级：光电一班

一、实验目的熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级触发器从1变化到0都使得后一级触发器反转，即引发进位操作。画出由J-K触发器组成的异步计数器电路如下图所示：

使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，以及时钟信号。：可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。

因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。画出由J-K触发器和门电路组成的同步计数器电路如下图所示使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：

风电安全考试试题及答案电子教案

风电安全考试试题及案答．现场安全试题一、填空题（24分，每空2分） 1.安全帽使用年限，佩戴是要将紧固下颚绳，防止被吹跑。 2.安全带的松紧程度以，不能太紧或者太松。 3.安全双钩使用时，遵循，两个挂钩挂在不同位置，禁止同时摘钩。 4.车辆需停留在离机位50米，且最好在。 5.冬季风机叶片容易，人员或者车辆不得在塔筒附近逗留。

在塔底柜前操作时，注意脚下盖板，不要双脚同时踩在6. 盖板上，防止因盖板不牢固而引起坠落。进入塔筒工作时首先停机，再将风机打入状态。7.在进行检查MCB操作前，一定要将MCB8.方可操作，防止碰到push on强制并网，导致变频器和发电机损坏，更严重的会引起人员伤亡；风机在运行或者9.时，严禁爬塔作业。携带工具的人员要，禁止10.2人或两人以上同时攀爬同一截塔筒，防止高空坠物；上塔人员要及时盖人孔盖板，盖盖板时防坠索防坠绳11.。 .进入顶层平台，如果不进行吊车作业和机舱外作业，12严禁将带入机舱，防止与机械转动部分搅在一起；分）2分，每题20二、选择题（． 1.新进场的人员，必须进行，并经考核合格，方可进入现场工作。未考核合格者，禁止进入现场工作。 A．安全教育培训 B. 基本技术知识教育培训 2.进入塔筒周围米内的所有人员，必须正确佩戴，如未正确佩戴，首次通报批评并公开检讨。再次违反，罚款一百元，班组长负连带责任，罚款一百元。 A．50米安全帽B、100米安全帽 3.所有上塔人员必须正确佩戴、、，如未佩戴齐全，禁止爬塔。违反罚款一百元，班组长负连带责任，罚款一百元。

A、安全帽、安全带、自锁器 B、工作证、安全帽、手机 4. 进入轮毂前，确保液压站压力不小于bar，无泄压现象，高速轴已锁住，并锁上个叶轮机械锁且必须全部旋入。若不符合上述要求，禁止进入轮毂。未锁机械锁，一经发现罚款一百元。 A、60 bar 1个 B、95 bar 2个 5. 送电时，并保持塔底和机舱通讯畅通，清楚工作内容，必须有两人进行，一人，一人。操作人必须戴好绝缘手套，防护眼镜，单手侧身操作，谨防弧光短路。 A、监护操作 B、离开操作 6. 风速超过米/秒，严禁到机舱罩外面工作。机舱罩外面工作时，必须正确佩戴安全帽、安全带和防坠绳，将安全带防坠绳挂在可靠部位。米10、B米5、A． 7. 现场文明施工，必须做到“工完、”。 A、料尽、场地清 B、料乱扔、场地杂乱 8. 风机调试运行之后，上塔工作时，风机必须打到状态。塔下无人值守时，必须悬挂警示牌“有人工作，禁止合闸”。违反批评教育，公开检讨。特殊情况要申报，经现场项目经理和安全员批准后方可工作。 A．维护B、运行 9. 进入轮毂工作必须( ) A. 戴安全帽 B. 穿安全衣

数字电路实验考试参考题目

数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电路。（可能还有小范围调整，请大家继续关注网站通知）

数字电路组合逻辑电路设计实验报告

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动

态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。整个测试过程包括静态、动态和主要参数测试三部分。表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为

数电考试试卷

四、（10分）如下图所示为由维持—阻塞边沿D 触发器和主从型J-K 触发器组成的电路。试画出触发器输出端Q 1、Q 2的波形（设触发器初始状态均为0）。四、（10分） )(Q Q Q Q Q K Q J Q )C (Q D Q 12n 12n 12n 2n 12n 2n 11n ↓=+=+=↑==++CP Q P n n n 五、（15分）如下面左图所示为由八选一数据选择器实现的函数F 。（1）试写出F 的表达式。（2）用右边的3-8译码器74LS138及若干个与非门实现函数F 。五、（15分） )4,3,1,0(),,(11m D B A F D B A BD A D B A D B A D A D B D B A BD A B A D C B A D C B A BCD A D C B A C B A C B A F ∑=+++=+=++=++++?+?=即表达式4分 3分 3分表达式7分逻辑图8分

二、化简逻辑函数（5分） Z F A B C D =(,,,)=m d (,,,,,,)(,)3589111314 015+∑∑。二、卡诺图如下图所示，Z ABC BCD BCD ABC =+++. （5分）三、用四位同步二进制计数器CT74161、3线-8线译码器CT74138和少量的与非门设计一个函数发生器，使其产生10110101序列信号。（10分）三、（共10分） 1、因序列长度S=8，可用CT74161设计一个模8计数器，有效状态为Q D Q C Q B Q A =0000~0111。如采用同步预置法，电路如下图(a)所示，如采用反馈清零（异步）法，电路如图(b)所示。（2分） 3、产生10110101序列码的电路如下所示：（5分） 7 5320Y Y Y Y Y ????=2、用译码器CT74138实现组合输出电路，列真值表如左所示：故得到组合输出为：（3分） Z= ∑m (0,2,3,5,7)=Y 0+Y 2+Y 3+Y 5+Y 7

风电考试试题1附

风电考试试题1 说明：本试卷分六部分，全卷满分100 分。考试用时120 分钟。项目组：姓名：一、填空题（本大题共 24 题，60 空，每空 0.5 分，共计 30分。） 1. 操作票应填写设备的双重名称，即设备名称和编号。 2．装设接地线必须先接接地端，后接导体端，且必须接触良好。拆接地线的顺序与此相反。装、拆接地线均应使用绝缘棒和戴绝缘手套。 3．SF6 断路器中的 SF6 气体的作用是灭弧和绝缘。 4．从业人员有权对本单位安全生产工作中存在的问题提出批评、检举、控告；有权拒绝违章指挥和强令冒险作业。 5．对于异步发电机的运转，重要的是为生成和保持磁场必须向转子提供励磁电流，该无功电流需求取决于功率，并在并入电网运行时从电网中获取。6．风电机组的主要参数是风轮直径和额定功率。 7. 水平轴风力机可分为升力型和阻力型两类。 8. 风轮的仰角是指风轮的旋转轴线和水平面的夹角，其作用是避免叶尖和塔架的碰撞。 9. 风机的制动系统主要分为空气动力制动和机械制动两部分。 10. 齿轮箱油有两种作用，一是润滑，一是冷却。 11. 偏航系统一般有以下的部件构成：偏航马达、偏航刹车、偏航减速箱、偏航轴承、偏航齿轮和偏航计数器等。 12. 风机中的传感器大致包括风传感器、温度传感器、位置传感器、转速传感器、压力传感器、震动或加速度传感器六种。 13. 在风力发电机组中，常采用刚性联轴器、弹性联轴器两种方式。 14. 风能利用系数是评定风轮气动特性优劣的主要参数。 15. 目前主要有两种调节功率的方法，都是采用空气动力方法进行调节的。一种是定桨距(失速)调节方法；一种是变桨距调节方法。 16. 齿轮箱油温最高不应超过 80 ℃，不同轴承间的温差不得超过 15 ℃,当油

东南大学数字电路实验考试——教务考试监考装置

数字电路期末考题二一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分）二、简答几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分）页脚内容1

数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分）由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表页脚内容2

80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图：页脚内容3

评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题：几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分）页脚内容4

数电自主实验——多功能电子表的设计与实现

多功能电子表的设计与实现 ——基于Basys2开发板电路设计及仿真1.实验目的 1．了解有关FPGA的基本知识以及在电路设计的应用； 2．了解并学会利用Verilog HDL硬件开发语言设计特定功能的电路，加深对知识的理解；3．了解Basys2开发板的特点并利用其元件在硬件上实现电路功能； 4．在完成电路设计的过程中积累实际工程开发的经验； 5．培养对于新型实验器材的理解和学习能力； 6．在实验中练习并熟悉有关嵌入式系统开发的过程，为未来的学习打下基础。 2.总体设计方案或技术路线 1．查阅资料，了解Basys2工作相关特点，对于FPGA的开发过程有初步认识； 2．学习Verilog HDL硬件开发语言，阅读相关程序实例加深对于编程语言及模块的理解；3．确定本次试验电子表的功能，编写程序进行实现； 4．对于编写程序进行调试，修改编写过程中出现的语法错误； 5．再对上一步中调试好的程序进行仿真，编写仿真代码，分析输出并进一步修改程序；6．对于仿真好的程序建立ucf文件进行引脚约束及综合，生成bit文件； 7.将bit文件烧写到开发板中，在硬件中实现预定功能； 8.对整个实验过程进行总结，分析输出效果并寻找改进方法。 3.实验电路图由于本实验的电路设计基本全部由Verilog HDL硬件编程语言完成（具体代码附于报告结尾处），因此，没有具体芯片电路图。而在仿真软件中，提供了实验电路的RTL级原理图和技术原理图。因此我们可以利用ISE Design Suite 14.7电路设计和仿真软件自动生成实验电路的原理图，具体操作过程为，在编写好程序后，双击鼠标左键选择运行Synthesize - XST对电路进行综合，综合成功后，在其子目录下会有View RTL Schematic和View Technology Schematic两个选项，双击这两个选项即可查看该电路的RTL级原理图和技术原理图（如下图）。由于电路的搭建主要由代码实现，因此软件提供的主要为电路的输入输出原理图，而非具体的电路图，但对于工程的建立与调试已经足够，也就不需要另画详细的电路图了 RTL级原理图：