上拉和下拉电阻的阻值不能选得太小
上拉和下拉电阻的阻值不能选得太小, 太小会增加整机的静态功耗.
也不能选得太大,太大的话不能确保上拉或下拉电平.
正确的选择方法是: 先了解需要上拉或下拉的元器件端口需要的上拉或下拉电流, 然后参考系统的供电电压, 计算上拉或下拉电阻, 确保上拉或下拉电阻能够提供所需要的电流，基本上，100K作为普通的数字端口的上拉或下拉电阻是一个比较常用的值。
专家毛斌对此问题的补充：
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样
有一些ic的输入PIN在不使用的时候需要一个这样的外部电路给他高电平，但是当IC内部已经有这样的电路就可以不连接了
上下拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
碳膜电阻说明
被釉功率瓷管电阻器Claze High Power Ceramic Tube Resistors （BHR ） https://www.360docs.net/doc/8210051582.html, ●特点Features: 固定型Fixed Type ： 可调型Adjustable Type ： ●规格尺寸Specifications and Dimensions ： 备注Remark ：具体规格尺寸可以根据客户的需求制作,同时也可以制作一管多个阻值，也可按客户要求取消固定支架。We can according to customer’s requirement to customize the specification and dimension, also can produce multiple resistance values of one ceramic tube or cancel the fixed plank. 1、 电阻表面被釉，抗污染性强，耐化学气体侵蚀，绝 缘度高，耐湿耐温，可在恶劣环境下使用。Surface glazed,won’t be easily polluted or by chemistry gas,high insulating capacity,can resist humidity and heat well,can be used in the atrocious environment. 2、 过负荷能力强，热稳定性好，使用寿命长。Good overload and heat-durability capacity,the use life is longer then the others. 3、 精度范围Resistance tolerance: ±5%、±10%.
上拉电阻得到选取与详解
吴鉴鹰单片机开发板，学习单片机必备 二、拉电阻作用 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空
电阻在选用时，选用经过计算后与标准值最相近的一个！ P0为什么要上拉电阻原因有： 1。P0口片内无上拉电阻 2。P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。 3。由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。 P0是双向口，其它P1，P2，P3是准双向口。准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？ 单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。 上下拉一般选10k！
上拉电阻下拉电阻总结很全很好通俗易懂
上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分 压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为 低电平)；2V(高电平门限值)。 选上拉电阻时： 500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。 当输出高电平时，忽略管子的漏电流，两输入口需200uA
上拉电阻和下拉电阻的原理以及部分应用总结
上拉电阻和下拉电阻的原理以及部分应用总结 推荐 图中上下两个电阻分别为下拉电阻和上拉电阻,上拉就是将A点的电位拉高,下拉就是将A点的电位拉低,图中 的12k有些是没有画出来的,或者是没有的. 他们的作用就是在电路驱动器关闭时,给该节点一个固定的电平. 上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电
阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性 进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
外界因素造成膜式电阻器的异常失效分析
外界因素造成膜式电阻器的异常失效分析 发表时间：2019-09-05T10:00:10.157Z 来源：《中国电业》2019年第08期作者：方政 [导读] 在电子线路中的基础元件电阻器其使用量大，用途广泛，但其意外失效严重困扰生产者和使用方，究其原因，电阻器本身固有缺陷，制程工艺、安装过程和使用环境均对其有显著影响。 揭阳市美得福电子有限公司广东揭阳 522000 摘要：在电子线路中的基础元件电阻器其使用量大，用途广泛，但其意外失效严重困扰生产者和使用方，究其原因，电阻器本身固有缺陷，制程工艺、安装过程和使用环境均对其有显著影响。 关键词：电阻器，固有缺陷，使用环境，失效。 电阻器作为通用的三大基础电子元件，有着悠久的历史，而热分解碳膜电阻器于1925年由德国发明，1930年投入批量生产，因其生产工艺简单，电性能良好，价格低廉，阻值范围宽，稳定性好，受电压和频率的影响小，性价比高，是目前传统电阻器中生产使用量最大的品种，在电子线路中用做分压，分流，匹配负载，限流，在RC电路中作为振荡，滤波，旁路和时间常数元件，常规的线路板上，往往电阻器是所见的数量最多的元件，在所有元器件的失效占比中也相对较多，给使用者、生产者带来诸多困扰。 对于薄膜电阻器而言，其膜层厚度在几十埃到几个微米之间，由于厚度非常小，其厚度的均匀一致性很难保证，且其厚度的精准测量存在一定困难，此时导体的电阻率不再是一个常数，因为此时薄膜不再是密实和完整的导体，且受瓷基体表面平整度的影响，膜层具有不连续性和凹凸不平，体现在温度系数的非线性方面，而此时导体的电阻率和膜层厚度有直接关系，往往膜层越薄，电阻率越大，因而膜层薄处的方阻会成倍高于别处的方阻，如在切割工序时该处槽纹变窄，电阻器在承受负荷时该处分担的电压高，功耗多，往往是失效的隐患点，此类失效因偶发和难以重复还原，因而难以预防。但在切割工序槽纹的平滑性，有效长度的增加及对成品施加合适的老化可以有效减少该类失效。 本文就一种非常见但具有代表性的电阻器失效做一些分析，希望对有效防范该类失效起到借鉴。 1、一客户称，其灯具在国外使用时，故障率高，其中一款RT1/2WS型电阻器的失效所占比例最高，寄回不良品，望分析原因。 1.5更换该电阻器后对灯做通5秒，断1秒的通断实验后电阻外观及膜层无异常，灯具正常。 1.6从失效电阻器的引线锈蚀，金色色环变绿的情况分析，用稀盐酸、稀硫酸，稀硝酸浸泡或涂覆电阻器，发现引线或金环均变黑，并不是和不良品一样得到的是相关蓝色或绿色的结果。 1.7走访用户生产现场，发现对插件好的线路板在喷涂助剂时因人而异有一定的随机性，喷涂次数及量、助焊剂型号、参数、MSDS报告均未实施有效管理，查不到相关资料数据，现场测试一桶助焊剂PH值，显示在4.8-5.0之间，比实际要求的中性助剂明显偏酸性。
上拉电阻与下拉电阻的概念与用法
上拉电阻 定义： 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 上拉: 1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值 2 OC门必须加上拉,提高电平值 3 加大输出的驱动能力(单片机较常用) 4 CMOS芯片中(特别是门的芯片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路 5 提高输出电平,提高芯片输入信号的噪声容限,增强抗干扰 6 提高总线抗电磁能力,空脚易受电磁干扰 7 长线传输中加上拉,是阻抗匹配抑制反射干扰 原则: 1 从节约功耗和芯片的电流、能力应是电阻尽量大,R大,I小啊 2 从确保驱动能力,应当电阻足够小,R小,I大啊 3 对高速电路,加上拉可能边沿平缓(上升时间延长) 建议可以在1K---10K之间选(可根据实际情况) 信号输入端上拉电阻的工作原理 （从电路原理的角度分析输入端口电压为何会被提高） 悬赏分：20 - 提问时间2008-11-7 02:57 假如信号输入端是外界电路送来的低电平，那么输入端的电压不是应该被锁定在低电平吗，为什么加了个上拉电阻和电源，输入端的电压就被提高了呢？这个问题一直很困惑，希望能耐心解答。 问题补充： 我想问的是上拉电阻如何实现电压上拉的，而不是问的上拉电阻的使用目的和必要性，我很清楚上拉电阻的作用和目的。 提问者：michael6810 - 二级 其实你不清楚上拉电阻的作用和目的。否则你不会困惑。 你的困惑，yao311yan805 已经说出来了。只是你没有细心看，或者没有想到你该专著的重点。
上拉电阻和下拉电阻的使用
吸电流、拉电流输出、灌电流输出 拉即泄，主动输出电流，从输出口输出电流； 灌即充，被动输入电流，从输出端口流入； 吸则是主动吸入电流，从输入端口流入。 吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流能力。 拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5—10mA)。 上、下拉电阻 一、定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！ 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、拉电阻作用 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空 6、减弱外部电流对芯片产生的干扰 7、保护cmos内的保护二极管，一般电流不大于10mA 8、通过上拉或下拉来增加或减小驱动电流 9、改变电平的电位，常用在TTL-CMOS匹配 10、在引脚悬空时有确定的状态
上下拉电阻在电路中的作用
上下拉电阻在电路中的作用 关键字：上下拉电阻 上下拉电阻有什么用？对这个问题，平时没有留意过，搞设计的时候都是照本宣科，没有真正弄懂意思． 很多单片机开发的入门者，以及一些从事软件开发的人，往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又无法通过字面理解其中的含义。那么，什么叫上拉电阻和下拉电阻呢？ 上拉电阻就是把不确定的信号通过一个电阻嵌位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号嵌位在低电平。上拉电阻是说的是器件的输入电流，而下拉说的则是输出电流。 那么在什么时候使用上、下拉电阻呢？ 对上下拉电阻做了以下总结: 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，
电阻器常见的失效模式与 失效机理
电阻器常见的失效模式与失效机理失效模式:各种失效的现象及其表现的形式。 失效机理:是导致失效的物理、化学、热力学或其他过程。 1、电阻器的主要失效模式与失效机理为: 1)开路:主要失效机理为电阻膜烧毁或大面积脱落，基体断裂，引线帽与电阻体脱落。 2)阻值漂移超规范:电阻膜有缺陷或退化，基体有可动钠离子，保护涂层不良。 3)引线断裂:电阻体焊接工艺缺陷，焊点污染，引线机械应力损伤。 4)短路:银的迁移，电晕放电。 2、失效模式占失效总比例表 (1)、线绕电阻 失效模式占失效总比例 开路90% 阻值漂移2% 引线断裂7% 其它1% (2)、非线绕电阻 失效模式占失效总比例 开路49% 阻值漂移22% 引线断裂17% 其它7% 3、失效机理分析 电阻器失效机理是多方面的，工作条件或环境条件下所发生的各种理化过程是引起电阻器老化的原因。 (1)、导电材料的结构变化:
薄膜电阻器的导电膜层一般用汽相淀积方法获得，在一定程度上存在无 定型结构。按热力学观点，无定型结构均有结晶化趋势。在工作条件或环境条 件下，导电膜层中的无定型结构均以一定的速度趋向结晶化，也即导电材料内 部结构趋于致密化，能常会引起电阻值的下降。结晶化速度随温度升高而加快。 电阻线或电阻膜在制备过程中都会承受机械应力，使其内部结构发生畸变，线径愈小或膜层愈薄，应力影响愈显著。一般可采用热处理方法消除内应力，残余内应力则可能在长时间使用过程中逐步消除，电阻器的阻值则可能因 此发生变化。 结晶化过程和内应力清除过程均随时间推移而减缓，但不可能在电阻器 使用期间终止。可以认为在电阻器工作期内这两个过程以近似恒定的速度进行。与它们有关的阻值变化约占原阻值的千分之几。 电负荷高温老化:任何情况，电负荷均会加速电阻器老化进程，并且电负 荷对加速电阻器老化的作用比升高温度的加速老化后果更显著，原因是电阻体 与引线帽接触部分的温升超过了电阻体的平均温升。通常温度每升高10℃， 寿命缩短一半。如果过负荷使电阻器温升超过额定负荷时温升50℃，则电阻 器的寿命仅为正常情况下寿命的1/32。可通过不到四个月的加速寿命试验， 即可考核电阻器在10年期间的工作稳定性。 直流负荷-电解作用:直流负荷作用下，电解作用导致电阻器老化。电解 发生在刻槽电阻器槽内，电阻基体所含的碱金属离子在槽间电场中位移，产生 离子电流。湿气存在时，电解过程更为剧烈。如果电阻膜是碳膜或金属膜，则 主要是电解氧化;如果电阻膜是金属氧化膜，则主要是电解还原。对于高阻薄 膜电阻器，电解作用的后果可使阻值增大，沿槽螺旋的一侧可能出现薄膜破坏 现象。在潮热环境下进行直流负荷试验，可全面考核电阻器基体材料与膜层的 抗氧化或抗还原性能，以及保护层的防潮性能。 (2)、气体吸附与解吸: 膜式电阻器的电阻膜在晶粒边界上，或导电颗粒和黏结剂部分，总可能 吸附非常少量的气体，它们构成了晶粒之间的中间层，阻碍了导电颗粒之间的 接触，从而明显影响阻值。 合成膜电阻器是在常压下制成，在真空或低气压工作时，将解吸部分附 气体，改善了导电颗粒之间的接触，使阻值下降。同样，在真空中制成的热分 解碳膜电阻器直接在正常环境条件下工作时，将因气压升高而吸附部分气体，
【硬件设计】上拉电阻和下拉电阻用法
【硬件设计】上拉电阻和下拉电阻的用法 一、什么是上拉电阻？什么是下拉电阻？ 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、上拉电阻及下拉电阻作用： 1、提高電壓准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。b.OC门电路必须加上拉电阻，以提高输出的搞电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/A pin防靜電、防干擾：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 5、預設空閒狀態/缺省電位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C 总线等总线上，空闲时的状态是由上下拉电阻获得。 6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 三、上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
碳膜、金属膜、金属氧化膜电阻区别
碳膜、金属膜、金属氧化膜电阻 碳膜电阻 碳膜电阻（碳薄膜电阻）为最早期也最普遍使用的电阻器，利用真空喷涂技术在瓷棒上面喷涂一层碳膜，再将碳膜外层加工切割成螺旋纹状，依照螺旋纹的多寡来定其电阻值，螺旋纹愈多时表示电阻值愈大。最后在外层涂上环氧树脂密封保护而成。其阻值误差虽然较金属皮膜电阻高，但由于价钱便宜。碳膜电阻器仍广泛应用在各类产品上，是目前电子，电器，设备，资讯产品之最基本零组件。 金属膜电阻 金属膜电阻（金属拍摄电阻）同样利用真空喷涂技术在瓷棒上面喷涂，只是将炭膜换成金属膜（如镍铬），并在金属膜车上螺旋纹做出不同阻值，并且于瓷棒两端度上贵金属。虽然它较碳膜电阻器贵，但低杂音，稳定，受温度影响小，精确度高成了它的优势。因此被广泛应用于高级音响器材，电脑，仪表，国防及太空设备等方面。
金属氧化膜电阻 某些仪器或装置需要长期在高温的环境下操作，使用一般的电阻会未能保持其安定性。在这种情况下可使用金属氧化膜电阻（金属氧化物薄膜电阻器），它是利用高温燃烧技术于高热传导的瓷棒上面烧附一层金属氧化薄膜（如氧化锌），并在金属氧化薄膜车上螺旋纹做出不同阻值，然后于外层喷涂不燃性涂料。它能够在高温下仍保持其安定性，电阻皮膜负载之电力亦较高。它还兼备低杂音，稳定，高频特性好的优点。 方形线绕电阻 方形线绕电阻（钢丝缠绕电阻）又俗称为水泥电组，采用镍，铬，铁等电阻较大的合金电阻线绕在无碱性耐热瓷件上，外面加上耐热，耐湿，无腐蚀之材料保护而成，再把绕线电阻体放入瓷器框内，用特殊不燃性耐热水泥充填密封而成。而不燃性涂装线绕电阻的差别只是外层涂装改由矽利康树脂或不燃性涂料。它们的优点是阻值精确，低杂音，有良好散热及可以承受甚大的功率消耗，大多使用于放大器功率级部份。缺点是阻值不大，成本较高，亦因存在电感不适宜在高频的电路中使用。 碳质电阻 碳质电阻（碳电阻器）是利用石墨，碳等较大电阻系数的物质加上胶合剂加压，加热成棒状，并在制造时植入导线。电阻值的大小是根据碳粉的比例及碳棒的粗细长短而定。其制造成本最为低廉，但稳定性较差及误差大。
电阻基础知识
电阻基础知识 电阻” 导电体对电流的阻碍作用称着电阻，用符号R 表示，单位为欧姆、千欧、兆欧，分别用Ω、kΩ、MΩ 表示。 一、电阻的型号命名方法 国产电阻器的型号由四部分组成（不适用敏感电阻） 第一部分：主称，用字母表示，表示产品的名字。如R 表示电阻，W 表示电位器。 第二部分：材料，用字母表示，表示电阻体用什么材料组成，T-碳膜、H-合成碳膜、S-有机实心、N-无机实心、J-金属膜、Y-氮化膜、C-沉积膜、I-玻璃釉膜、X-线绕。 第三部分：分类，一般用数字表示，个别类型用字母表示，表示产品属于什么类型。1-普通、2-普通、3-超高频、4-高阻、5-高温、6- 精密、7-精密、8-高压、9-特殊、G-高功率、T-可调。 第四部分：序号，用数字表示，表示同类产品中不同品种，以区分产品的外型尺寸和性能指标等。例如：R T 1 1 型普通碳膜电阻a1} 二、电阻器的分类 1、线绕电阻器：通用线绕电阻器、精密线绕电阻器、大功率线绕电阻器、高频线绕电阻器。 2、薄膜电阻器：碳膜电阻器、合成碳膜电阻器、金属膜电阻器、金属氧化膜电阻器、化学沉积膜电阻器、玻璃釉膜电阻器、金属氮化膜电阻器。 3、实心电阻器：无机合成实心碳质电阻器、有机合成实心碳质电阻器。 4、敏感电阻器：压敏电阻器、热敏电阻器、光敏电阻器、力敏电阻器、气敏电阻器、湿敏电阻器。 三、主要特性参数 1、标称阻值：电阻器上面所标示的阻值。 2、允许误差：标称阻值与实际阻值的差值跟标称阻值之比的百分数称阻值偏差，它表示电阻器的精度。 允许误差与精度等级对应关系如下：±0.5%-0.05、±1%-0.1(或00)、±2%-0.2(或0)、±5%-Ⅰ级、±10%-Ⅱ级、±20%-Ⅲ级 3、额定功率：在正常的大气压力90-106.6KPa 及环境温度为－55℃～＋70℃的条件下，电阻器长期工作所允许耗散的最大功率。
上拉电阻与下拉电阻的作用总结
上拉电阻与下拉电阻的作用总结 一、定义： 上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输 出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、上下拉电阻作用： 1、提高电压准位： a.当 TTL 电路驱动COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 b. OC 门电路必须加上拉电阻，以提高输出的高电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/A pin 防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干 扰。 5、预设空间状态/缺省电位：在一些CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端
下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得 6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到 随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高 芯片输入信号的噪声容限增强抗干扰能力。 {电源到元件间的叫上拉电阻,作用是平时使该脚为高电平地到元件间的叫下拉电阻,作用是平时使该脚为低电平上拉电阻和下拉电 阻的范围由器件来定(我们一般用10K) +Vcc +------+=上拉电阻 |+-----+ |元件| |+-----+ +------+=下拉电阻 -Gnd 一般来说上拉或下拉电阻的作用是增大电流，加强电路的驱动能力 比如说51的p1口 还有，p0口必须接上拉电阻才可以作为io口使用 上拉和下拉的区别是一个为拉电流，一个为灌电流 一般来说灌电流比拉电流要大 也就是灌电流驱动能力强一些} 三、上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
最经典的解析：上拉电阻、下拉电阻、拉电流、灌电流的一些介绍
(一)上拉电阻的使用场合： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路 的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉 电阻产生降低输入阻抗，提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增 强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效 的抑制反射波干扰。 (二)上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大：电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小：电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行 设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 (四)下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA ：200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系
上拉电阻和下拉电阻的作用_New
上拉电阻和下拉电阻的作用
————————————————————————————————作者：————————————————————————————————日期：
上拉电阻和下拉电阻的作用 上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用。 同理，下拉就是将不确定的信号通过一个电阻嵌位在低电平，电阻同时起限流作用。 上拉是对器件注入电流；下拉是输出电流，只是弱强。上拉电阻的阻值不同，没有什么严格区分,对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 总之一句话，你想让他正常情况为高电平，就加上拉电阻；为低电平就加下拉电阻，一般都为5到10K的电阻。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。 这个提法基本是对的，但也不全对。下面详细加以说明。 管脚上拉下拉电阻设计出发点有两个：
一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。 如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。 但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher 的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他
RS-485上拉电阻下拉电阻
RS－485上拉电阻下拉电阻 A：如下图的两个 Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中，上部的一个Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电路节点A 的电平向低方向（地）拉；同样，图中，下部的一个Bias Resaitor 电阻因为是电源（正），因而叫做上拉电阻，意思是将电路节点A的电平向高方向（电源正）拉。当然，许多电路中上拉下拉电阻中间的那个12k电阻是没有的或者看不到的。我找来这个图是RS－485/RS－422总线上的，可以一下子认识上拉下拉的意思。但许多电路只有一个上拉或下拉电阻，而且实际中，还是上拉电阻的为多。 上拉下拉电阻的主要作用是在电路驱动器关闭时给线路（节点）以一个固定的电平。 1 在RS－485总线中，它们的主要作用就是在线路所有驱动器都释放总线时让所有节点的A－B端电压在200mV或200mV以上（不考虑极性）。不然，如果接收器输入端A和B间的电平低于±200mV（绝对值小于200mV)，接收器输出的逻辑电平将被当作所传输数据的末位而被接收起来，这样显然是极容易产生通讯错误的。 2 最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上，它和一个三极管的C极或MOS管的D极有一个电阻接到电源＋上是一样道理的。它的作用就是：当管子（晶体管或MOS管）输入关断电平时，C极或D极有一个高电平（空载时约等于电源电压）；当管子（晶体管或MOS管）输入导通电平时，C极或D极将与电源地（－）接通，因而有一个低电平。理想的应为0V，但因为管子有导通电阻，因而有一定的电压，不同的管子可能不一样，相同的管子也可能因参数差异而小有差别，即便是真正的金属接触的电源开关，也是有接触电阻/导通压降（虽然不同电流下压降不同）的；仅仅就导通而言，对于不同系列的集成电路来说，因为应用对象不同，导通后的输出电压有不同的规定，典型是TTL电平和CMOS电平的不同。这方面超过了本问题的内容，将日志里另外处理。 3 建议：自己实验或用仿真软件看看。
金属膜电阻与碳膜电阻
金属膜电阻与碳膜电阻 金属膜电阻 在电阻器的外表面涂有蓝色或红色或绿色保护漆。 特点 ①耐热性好，额定工作温度为70℃，最高工作温度可达155℃。 ②电压稳定性好，温度系数小。 ③工作频率范围宽，噪声电动势很小，可在高频电路中使用。 ④在相同的功率条件下，它比碳膜电阻器体积小很多，约为碳膜电阻器的一半。 ⑤它可以通过切割螺纹方法进行精密阻值调节，精度可达±0.5%、±0.05%。 ⑥阻值范围很宽。金属膜电阻器提供广泛的阻值范围，有着精密阻值，公差范围小的特性。可制成1Ω-10OOMΩ的电阻器。 ⑧脉冲负荷稳定性较差，不如碳膜电阻器。
碳膜电阻 碳膜电阻是目前电子、电器、资讯产品使用量最大，价格最便宜。在其表面涂上环氧树脂密封。它的电性能和稳定性较差。但由于它容易制成高阻值的膜，所以主要用作高阻高压电阻器。 二者的对比： 金属膜电阻，稳定，温度系数小，误差小，精度高，体积小。 碳膜电阻，稳定性差，误差大，相同功率体积比金属膜大。 区分： 金属膜的为四环或五个色环（1％），碳膜的为四环（5％）。 金属膜的为底漆一般蓝色或绿色，碳膜的为土黄色或是其他的颜色。（过去的国标是按颜色区别，金属膜电阻用红色，碳膜电阻用绿色。） 内部区别（破坏性检查）用刀片刮开保护漆，露出的膜的颜色为黑色为碳膜电阻；膜的颜色为亮白的则为金属膜电阻。 由于金属膜电阻的温度系数比碳膜电阻小得多，所以可以用万用表测电阻的阻值，然后用烧热的电铬铁靠近电阻，假如阻值变化很大，则为碳膜电阻，反之则为金属膜电阻。 金属膜电阻“△电阻的/△温度”系数是正值，金属膜电阻的值随电阻温度的升高而增大；碳膜电阻“△电阻的/△温度”系数是负值，碳电阻的值随电阻温度的升 高而减小。
关于上拉与下拉电阻你必须要知道的都在这里
关于上拉与下拉电阻你必须要知道的都在这里 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 推挽输出：可以输出高，低电平，连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止。 开漏输出：输出端相当于三极管的集电极。要得到高电平状态需要上拉电阻才行。适合于做电流型的驱动，其吸收电流的能力相对强（一般20ma以内）。 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很
拉电阻、下拉电阻的原理和作用
一.应用' 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。_ 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。 二.原理： 上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上
色环碳膜电阻
■D I P R e s i s t o r ■Carbon Film Fixed Resistor — CB Series ■ Features ─Lowest cost, prompt delivery ─Excellent long term stability ─Wide resistance range 0Ω22~100MΩ ─ Power ratings ■Dimension Unit: mm TYPE / Rated Power at 70℃ Standard Miniature L D H d Comment 0.4 0.2 1/8W 1/4WS 3.3± 0.2 1.8±0.3 26± 2.0 0.43±0.05 1/4W 1/2WS 6.3±0.5 2.3±0.3 26±2.0 0.5±0.03 1/3W 1/2WSS 8.5±0.5 2.7±0.5 26±2.0 0.52±0.03 1/2W 1WS 9.0±0.5 3.2±0.5 26±2.0 0.65±0.03 1W 2WS 11.5±1.0 4.5±0.5 30±2.0 0.76±0.03 2W 3WS 15.5±1.0 5.0±0.5 32±2.0 0.76±0.03 ★ Standard Series: Light Brown (khaki) Color Epoxy Coating ★ Miniature Series: Pink Color Epoxy Coating ■ Electrical Characteristics Power rating at 70℃1/8W 1/4WS 1/4W 1/2WS1/3W1/2WSS1/2W1WS1W 2WS 2W 3WS Operating Temp. Range －55℃ to ＋155℃ Max. Working Voltage 150V 200V 250V 300V280V320V350V400V450V 500V 500V 500V Max. Overload Voltage 300V 400V 500V 500V500V600V700V800V1000V 1000V 1000V1000V Dielectric Withstanding Voltage 300V 400V 500V 500V500V600V700V800V1000V 1000V 1000V1000V Resistance Range (±5%) 1Ω~10MΩ, E24 series ●For non-standard parts, please contact our sales dept. ■Power Graph (℃)■ Hot-Spot Temperature (%) Rated Load(%) SURFACE TEMP. RISE (CB 2WS CB 200/CB1WS CB 100/CB50S CB 50 / CB25S CB 12 / CB25