数字电子技术实验报告

实验报告

课程名称数字电子技术

实验项目门电路逻辑功能及测试、译码器及其应用、

时序电路测试及研究、集成计数器及其应用

项目一门电路逻辑功能及测试

一、实验目的

1、熟悉门电路的逻辑功能。

2、熟悉数字电路实验装置的结构、基本功能和使用方法。

二、实验原理

用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。基本逻辑门可以分为分立器件电路和集成电路（Integrated Circuit,简称IC）两类。用二极管、三极管和电阻等分立元器件组成的基本逻辑门电路即是分立器件电路。随着集成电路制造工艺的日益完善，集成电路得到广泛应用。

集成基本逻辑门电路是最简单、最基本的数字集成元件，是构成各种复杂数字电路的基本逻辑单元，任何复杂的组合电路和时序电路都可用基本逻辑门通过适当的组合连接而成。掌握各种基本逻辑门电路的逻辑功能、工作原理和电气特性，对于正确使用数字集成电路是十分必要的，是数字技术工作者所必备的基本功之一。

门电路的逻辑函数式分别为：

与门Y =A·B或门Y =A＋B

非门Y =与非门Y =

与非门Y =或非门Y =

异或门Y =A⊕B与或非门Y =

与门的逻辑功能为“有0 则0 ，全1 则1”；或门的逻辑功能为“有1则1 ，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1 ，全1 则0”；或非门的逻辑功能为“有1 则0 ，全0 则1”；异或门的逻辑功能为“不同则1 ，相同则0”。

三、实验内容及步骤

实验前先检查实验箱电源是否正常。然后选择实验用的集成电路连好线，特别注意Vcc 及地线不能接错。线接好后经检查无误方可通电实验。

1、集成与非门74LS20的逻辑功能测试

选用74LS20一只。74LS20为双4输入与非门, 即在一块集成块内含有二个互相独立的与非门,每个与非门有4个输入端。如图1-1（a）所示。门的四个输入端接逻辑电平输出

插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。按表1－1逐个测试集成块中与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。

图1-1（a）74LS20 二4输入与非门

2、异或门逻辑功能测试。

74LS86为四2输入异或门，即在一块集成块内含有四个互相独立的异或门,每个异或门有2个输入端。如图1-1（b）所示。

①选2输入四异或门电路74LS86，按图1-2接线，输入端A、B、C、D接逻辑电平输出插口，输出端E、F、Y接逻辑电平显示器的显示插口。

②将电平开关按表1-2置位，将结果填入表中。

图1-1（b）74LS86 2输入端四异或门

图1-2

3、门电路的逻辑变换

用与非门组成其他门电路并测试验证。

①组成或非门。

用一片二输入端四与非门组成或非门。画出电路图，测试并将实验数据填入填表1-3中。

②组成异或门。

(a) 将异或门表达式转化为与非门表达式。

(b) 画出逻辑电路图。

四、实验结果

表1-1 与非门逻辑功能测试表

输入输出

1 2 3 4 Y

H H H H 0

L H H H 1

H L H H 1

H H L H 1

H H H L 1

表1-2 异或门逻辑功能测试数据

输入输出

A B C D E F Y

L L L L 000

H L L L 1 01

H H L L 00 0

H H H L 0 1 1

H H H H 0 0 0

L H L H 1 1 0

（2）作函数发生器：用3-8线译码器74LS138和门电路实现函数

Z ＝C B A C B A C B A ++＋ABC

2．设计要求

（1）根据任务要求自行设计电路，写出设计步骤，画出电路图，选定器件；（2）写出实验步骤和测试方法，设计实验记录表格；

（3）在实验箱上进行安装、调试及测试，排除实验过程中的故障；（4）分析、总结实验结果。

四、实验结果

（1）.在74LS1329中，1EI 、1A 、1B 输入端接逻辑电平信号，1Y0、1Y1 、1Y2 、1Y3输出端接指示灯；并且同样地，2EI 、2A 、2B 输入端接逻辑电平信号，2Y0、2Y1 、2Y2 、2Y3输出端接指示灯。此外在1EI 和2EI 之间应该再介入一个反相器，这里采用的是74LS04六反相器。

74LS139 74LS04 六反相器

对应的电路图如下：

其3线-8线译码器功能表

1EI 1B 1A 2EI 2B 2A Y —

0 Y —

1 Y —

2 Y —

3 Y —

4 Y —

5 Y —

6 Y —

7 × 1 × × × × 1 1 1 1 1 1 1 1 × × 1 × × × 1 1 1 1 1 1 1 1 0 × × × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1

（2）. 将函数变成最小项之和，即Z ＝C B A C B A C B A ++＋ABC=m0+m2+m4+m7,当控制器

接有效电平译码器输出的3个输入变量全部为最小项，分别将变量A,B,C,分别接入

A2,A1,A0端，将使能端接入有效电平。由于3-8线译码器是低电平有效，在译码器输出端加一个与非门，由最小项组合成逻辑函数。采用74HCI138和74LS20双4输入与非门器件来实现此逻辑函数。

74LS138 74LS20 双4输入与非门

对应的电路图如下：

五、讨论分析

将双2－4线译码器74LS139转换为3－8线译码器实验中，由于译码器译码输出与输入可以相对应，故可以根据输入端最高位将3-8线译码器分割为低4位和高4位，结合逻辑地址分段的思路使用两个2-4线译码器去表示。

六、心得体会及改进实验建议

值得注意的是，用3-8线译码器74LS138和门电路实现函数实验中，译码器根据其内部结构不同输出端有高电平有效和低电平有效两种，在逻辑计算中应当留个心眼，同样实际使用也应对电路进行调整。

项目三时序电路测试及研究

一、实验目的

1、掌握常用时序电路分析、设计及测试方法

2、训练独立进行实验的技能

二、实验原理

计数器是最典型的时序电路之一，它可对脉冲的个数进行计数。

计数器的种类繁多，分类方法也有多种，例如．按进位数值来分类，可分为二进制计数器、二十进制计数器等；按计数器中触发器翻转的次序来分类，可以分为同步计数器和异步计数器；按计数过程中计数器数字的增减来分类，可以分为加法计数器、减法计数器和可逆计数器等。

图5－1是使用双D触发器74LS74构成的4位二进制异步加法计数器的逻辑电路，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。注意：因为D触发器74LS74是CP脉冲的上升沿触发，用D触发器构成加法计数器时，后级CP必须与前级的端连接，才能具有加法计数功能。连接方式与下降沿触发器组成减法计数器的电路相同。

图5－1 四位二进制异步加法计数器

把移位寄存器的输出，以一定的方式反馈到串行输入端可构成寄存器型计数器，常用的寄存器型计数器有环形计数器。

图5-2是由74LS175四D触发器组成的环形计数器。第四级Q D端与第一级的1D端相接（反馈）。这种电路，在输入计数脉冲CP操作下，其状态在1000,0100,0010,0001（有效状态）中循环，但工作时，必须先用启动脉冲将计数器置入有效状态。由于不能自启动，倘若由于电源故障或信号干扰，使电路进入非使用状态（无效状态），计数器就无法恢复正常工作。

图5-2

图5-3电路是具有自启动功能的环形计数器。无论原状态如何，经数个CP脉冲作用后，电路总能进入有效循环计数。

图5-3

三、实验内容及步骤

1、异步二进制计数器

（1）按图5-1接线，组成一个四位异步二进制加法计数器，CP信号可利用数字电路学习机上的单脉冲源，清0信号R由逻辑电平开关控制，计数器的输出信号接逻辑电平显示

二、实验原理

74LS90 是异步二-五-十进制计数器。其外引线排列如图6-1所示，逻辑图如图6-2所示。它的内部由两个计数电路组成，一个为二进制计数电路，计数脉冲输入端为CP0，输出端为Q0；另一个为五进制计数电路，计数脉冲输入端为CP1，输出端为Q1、Q2、Q3。这两个计数器可独立使用。当将Q0连到CP1时，可构成十进制计数器。74LS90具有复“0”输入端R01和R02，并有复“9”输入端S91和S92。如果输入端R01和R02皆为高电平时，计数器复“0”；S91和S92皆为高电平时，计数器复“9”。计数时R01和R02其中之一或者两者同时接低电平，并要求S91和S92其中之一或者同时接低电平。

图6-1 74LS90引脚排列图图6-2 74LS90逻辑图

1、计数器的级连

利用74LS90自有的二进制计数器和五进制计数器，通过级连可实现十进制计数。图6-3（A）、（B）所示为两种典型的连接方法。

（A）连接方法一（B）连接方法二

图6－3 由74LS90构成的两种十进制计数器

2、任意进制计数器设计方法。

采用脉冲反馈法（也称复位法或置位法），可用74LS90组成任意模（M）计数器。图6-4是用74LS90实现模7计数器的两种方案。左图采用复位法，即计数计到M时异步清零。右图采用置位法，即计数计到M-1时异步置0。

图6-4 利用74LS90实现七进制计数的方法

图6-5 四十五进制

将多片74LS90级连可实现十以上进制计数。

图6-5是实现四十五进制计数的一种方案。

三、实验内容及步骤

1、测试74LS90异步二－五－十进制计数器的逻辑功能

计数脉冲由单次脉冲源提供，置9端、置0端分别接逻辑电平开关，四个输出端接逻辑电平显示。按表6-1逐项测试并判断该集成块的功能是否正常。

2、测试运用集成计数器74LS90构成的两种十进制计数器的逻辑功能。观察输出状态并记录

3、任意进制计数器的设计

用74LS90实现8421码六进制计数器，画出电路图并将输出接到显示器上验证，自拟实验数据表并填写之。

四、实验结果

实验数据表如下：

计数输出

Q3Q2Q1Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

五、讨论分析

在测试运用集成计数器74LS90构成的两种十进制计数器的逻辑功能实验中，运用连接方式二，经过查找资料可知是5421BCD码。用74LS90实现8421码六进制计数器，计数的对应输出 Q2、Q1、Q0，是000--101 共6个数，在计数到 110 时产生清零信号，利用反馈清零法即可，其他任意制设计大同小异。

六、心得体会及改进实验建议

74LS90是二-五-十进制异步加法计数器,具有双时钟输入,并具有清零和置数等功能，可以实现比较多样的计数需求，因此不难看到其应用的广泛性。