位同步帧同步
武汉大学教学实验报告
电子信息学院 电子信息工程 专业 2018 年 12 月 13 日
实验名称 位同步与帧同步 指导教师 陈泽宗
姓名 董一展 年级 16 学号 2016301200254 成绩
一、预习部分
1.实验目的
2.实验基本原理
3.主要仪器设备
1.实验目的
利用MATLAB仿真位同步与帧同步
2.实验原理
（1）位同步
插入导频法和直接法是位同步的两种基本实现方法。直接法有滤波法和锁相法两种实现方式。滤波法得到位同步信号有两种方法：一是对信号进行某种变化后滤出位同步信号，二是包络检波法，利用中频信号的包络上有些起伏或是陷进从而提取位同步信号。
由于不归零的二进制码元序列的起始和结束时刻不是很清楚，而归零码由于它的脉冲较窄、序列中含有位同步分量的特点，故可以将不归零进行某种变换变成归零后通过一个可将位同步分量过滤出来的窄带滤波器然后再经过移相器后，就可以得到位同步信号。
最常用的位同步是由鉴相器PD、控制器、和数字压控振荡器DCO组成的数字锁相环来实现的，它是通过鉴相器比较接收码元和晶振分频产生的位同步信号是否一致来进行判决的，如果不一致，鉴相器就通过产生超前或是滞后信号去调整相位直到得到相位完全一致的位同步信号。在数字通信中我们通常使用超前滞后型数字锁相环来实现位同步。
鉴相器即为图中的相位比较器，控制器由图中的扣除门、附加门和或门组成，由于位同步脉冲频率需要与接收码元频率相同均为f，频率为N f Hz的晶振通过N分频器出来得到位同步，如果分频器出来的码元不能和接收码元同频同相，就要让相位比较器输出的超前脉冲和滞后脉冲返回到控制单元进行负反馈，当为超前脉冲时，即输出脉冲相位提前于接收码元时，将其加到扣除门，与a路相与得到准确的位同步；若为滞后脉冲，即输出脉冲相位滞后于接收码元时，与b相与后通过或门，加到a路脉冲，使分频器的输出添加一个脉冲得到信号。
（2）帧同步
帧同步指在进行数据流传输时判断出数据流起止时刻并产生与之一致的定时脉冲序列。我们有集中插入和分散插入两种方式在信息码流中插入的帧同步码。集中插入时，作为识别码特点需易于与信息码区别；码长适当，保证传输效率。目前使用广泛的是七位巴克码1110010，将所有码元输入到七位巴克码识别器中去，通过移位寄存、相加然后判决输出，
就可得到一个识别码。判决器原理如图所示，得到的识别码如图所示；如果通过的是一串巴克码的话，所有的乘积通过相加器的结果应该为7，其余的结果都小于或等于7，巴克码通过时，相加器就可以在巴克码最后一位上得出一个值为7的脉冲，判决后得到一个脉冲。
3.主要仪器
装有MATLAB的电脑一台
二、实验操作部分
1.实验内容及步骤
2.实验数据、表格及数据处理
3.实验结论
1.实验仿真
（1）位同步
（2）帧同步
2.仿真波形
（1）位同步
（2）帧同步
三、实验效果分析及建议
仿真分析：
（1）在位同步仿真框图中，in1是接收码元，经过微分后再整流可以获得接收码元的所有过零信息，它含有位同步信息，接收到码元的相位信息和后经过鉴相器进行比较。如图所示：16分频器输出分为两路，这两路的关系为相位相反，我们用一个非门可以得到，将这两路同步脉冲和从单稳态出来的接收码元相位信息相与可得到超前或滞后脉冲。本实验中，在与门先输出超前脉冲后，通过单稳态触发器3产生一个脉冲使得与门1封闭从而无法产生滞后脉冲，整个系统不断的产生超前脉冲，不断循环地从分频器经过not之后的脉冲与接收码元与后产生超前脉冲，经过not和与门组成的常开扣除进行扣除这些超前脉冲，然后进行16分频得到同频同相的位同步。
参数设置：晶振的周期为1/16，经过分频器后得到位同步信号周期为1，故分频器为十六分频，这里我们用四个组成二分频的计数器串联得到。单稳态触发器的时间设为1/16s。
仿真波形图分析：图一为信源里的位同步信号，图二为提取的位同步信号，由图可知，一开始的时间是建立位同步所需要的时间，在10s时信号完全同步。
（2）在帧同步仿真框图中，in1输出的是NRZ码元，Switch模块是将NRZ码变成BNRZ码，以便于与在寄存器中的1和-1相乘；主体部分是七位移位寄存器，它的构成是将BNRZ码移位相乘，由图可知，1/z是延迟器，参数设为1，因为码元宽度为1，根据巴克码1110010对应可知延迟一位为01110010，让它与-1相乘可得1，同理移两位与1相乘为1，当巴克码全部通过时，使其与乘法器相乘的结果均为1，然后经过相加器得到7，当其他码元通过时，都不能达到7，最后，通过Relational Operator与6进行比较，大于6就有一个脉冲输出。就能得到帧同步码的识别码。
仿真波形分析：图一为BNRZ码，图二为经过相加器得到的码元波形，图三为判决后的帧同步识别码。由图可知，识别码在巴克码的最后一位结束端有一个上升沿脉冲，每两个识别码的间距为24即一帧码元的宽度。
四、教师评语
指导教师 年 月 日
滤波法及数字锁相环法位同步提取实验 模拟锁相环实验 载波同步帧同步实验
实验十九滤波法及数字锁相环法位同步提取实验 实验项目三数字锁相环法位同步观测 （1）观测“数字锁相环输入”和“输入跳变指示”，观测当“数字锁相环输入”没有跳变和有跳变时“输入跳变指示”的波形。 从图中可以观察出，若前一位数据有跳变，则判断有效，“输入跳变指示”输出表示1；否则，输出0表示判断无效。 （2）观测“数字锁相环输入”和“鉴相输出”。观测相位超前滞后的情况 数字锁相环的超前—滞后鉴相器需要排除位流数据输入连续几位码值保持不变的不利影响。在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性，而相位误差的绝对大小固定不变。经观察比较，“鉴相输出”比“数字锁相环输入”超前两个码元。
（3）观测“插入指示”和“扣除指示”。 （4）以信号源模块“CLK ”为触发，观测13号模块的“BS2”。 思考题：分析波形有何特点，为什么会出现这种情况。 因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入 一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的。 思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？ 有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。而这种引入的误差是无法消除的。减小相位抖动的方法就是将分频器的分频数提高。
实验二十 模拟锁相环实验 实验项目一 VCO 自由振荡观测 （1）示波器CH1接TH8，CH2接TH4输出，对比观测输入及输出波形。 实验项目二 同步带测量 （1） 示波器CH1接13号模块TH8模拟锁相环输入，CH2接TH4输出BS1，观察TH4 输出处于锁定状态。将正弦波频率调小直到输出波形失锁，此时的频率大小f1为 400Hz ；将频率调大，直到TH4输出处于失锁状态，记下此时频率f2为 9.25kHz 。 对比波形可以发现TH8与TH4信号输入与输出错位半个周期 如右图所示，方波抖动，说明处于失锁状态。 记下两次波形失锁的频率，可计 算 出 同 步 带 f=9.25KHz-400Hz=8.85KHz 。
帧同步机工作原理及其新技术应用
帧同步机工作原理及其新技术应用 2005-4-18 【摘要】本文从应用角度论述了帧同步机的作用、工作原理以及帧同步机的应用方式，并对新型帧同步机的技术亮点进行详尽介绍。 【关键词】同步帧同步机数字模拟 帧同步机在电视台的应用现在越来越普遍。帧同步机也称帧同步器（Frame Synchronzier），简称FS。它是一种可将某一路与系统不同步的电视信号使之能与系统同步工作的数字设备，通俗讲，是一种同步变换设备。 一．为什么要用帧同步机 在电视直播和播出系统中，各路信号之间存在着“同步”与“不同步”情况，所谓“不同步”有下列两种情形： （1）两个信号的同步信号时基（频率与相位）或扫描速率不相同，如两路由互不相干的同步机同步的信号源，它们之间的行同步（H）、场同步（V）、彩色副载波（SC）、PAL 识别脉冲（P）以及色同步门脉冲（K）完全是随机的关系，换句话说，这几种有关同步的信息脉冲之间是不同步的。图1示例中，在本地的演播室视频信号、录像机视频信号、硬盘信号等由于由本地同步机同步信号锁定，而转播信号则由转播车上的同步机信号锁定，卫星信号则由卫星信号源端的同步信号锁定，故它们三者之间的H、V、SC、K、P之间是随机的关系，不存在同步关系，就属于这种情况。这是一种外来信号源与本地信号源之间不同步的情况。 图1 （2）两路信号源虽然都锁相于同一部同步机，但由于它们的传输路径或传输路径不同，引入到达切换点的时间不一致。事实上，在实际的系统中，可能由于某些演播室地理位置离播出系统较远，尽管演播室信号同样锁定于本地同步机，但视频信号经长距离传输后到达切换台时，与其它的信号源，如录像机等信号时间关系不一致，就属于这种本地信号源之间不同步的情况。
帧同步、帧识别实验报告
帧同步识别、保护、提取实验 一、实验目的 1.掌握巴克码识别电路原理； 2.掌握同步保护电路原理； 3.掌握假同步、漏同步、捕捉态、维持态等概念； 4.通过设计性实验，培养学生用EPROM器件写入软件和利用应用手册，完成 该模块中识别、比较器的软、硬件的设计能力。 二、实验内容： 1、观察帧同步码元无误码时帧同步电路的维持态； 2、观察帧同步有一位错码时，帧同步的维持态和捕捉态； 3、观察同步电路的假同步现象和同步保护作用； 4、修改本模块中EPROM的参数即改变比较器的设置，完成相同的电路功能。（选做） 三、基本原理 （一）帧同步模块的原理框图及电原理图分别如图7-1和图7-2所示。 图7-1 帧同步模块原理框图 图7-1中各功能部分在图7-2中所对应元器件关系如下： 1.分频器：U3(74LS161)、U4(4075)、U2(74LS74)、U5(74H04) 2.串/并变换器：U9(74LS164) 3.识别器：U7(2764) 4.判决器：U10(74LS85) 5.人工与门限选择器：U13(74LS157)
6.自动门限：U14(74LS157) 7.人工门限：S1 8.人工门限显示：U16(74247)、U12(LCD) （二）电路基本原理 1.帧同步信号的识别与判决 串/并变换器U9将串行码变成并行码，并完成移位功能，当七位巴克码全部进入U9时，U9的输出端Q6Q5Q4Q3Q2Q1Q0=1110010，并送入U7(2764)帧头识别器。 识别器U7为EPROM器件，在U7中将串/并变换的输出信号与1110010码进行相关运算，使U7的数据输出端的D3D2D1D0有对应的相关输出。如当U7的A6A5A4A3A2A1A0=1110010时，则对应的 D3D2D1D0=0111时(十进制数为7)，若A6A5A4A3A2A1A0=1110011（与巴克码错一位）时，则对应的D3D2D1D0=0110(十进制数为6) 比较判决器Ul0(74LS85)有两组输入数据，一组来自帧头识别器，另一组来白人工与白动门限选择器U13。U10的曲组输入数据A3A2A1A0与B3B2B1B0进行比较。只当A3A2A1A0大于或等于B3B2B1B0时U10的输出为“1”，其余输出为：“0”。因此，U10端不仅与来自识别器的数据有关。还与判决门限数据B3B3B1B0有关，还与判决门限数据B3B2B1B0有关。 2．帧同步信号的捕捉与同步保护 本模块是在捕捉态时，Ul0的B3B2B1B0=0111（十进制数为7)；另一种是在同步态时，U10的B3B2B1B0=O110（十进制数为6)。在捕捉态时，只有当巴克码到来时（1110010），U10的A3A2A1A0=01111（十进制为7），满足A3A2A1A0A 大于或等于B3B2B1B0的条件，才有判决脉冲输出。 人工门限可以从略0000--0111(0--7)任意置定，可据实验需要，自行选择其门限值。同步保护电路输出的帧同步信号(图7-1)受状态触发器Q端输出的信号所控制。÷32分频信号的周期与比较器输出一个帧同步信号的周期相同，但相位一定相同。但只要比较器输出一个帧同步信号，对÷3 2分频器置零，使÷32分频信号T2的上升沿与判决输出信号Tl的下降沿同相。清零信号由判决器输出信号及÷3 2分频信号共同决定。当无基带信号输入（或虽有基带信号输入但识别器的输出低于门限值）时，判决器输出为0，与门l关闭，与门4打丌。÷32信号经与门4，输入到÷5计数电路。÷5计数电路的输出信号使状态触发器置“0”，从而关闭与门2无帧同步信号输出。此时Q的高电平把判决器门限置为7(门限开关为“自动”)，且关闭或门，打开与门1，同步电路进入捕捉态。这时，只要比较器输出一个脉冲信号（认定为帧同步头），与门3就输出一个置“0”脉冲，使÷32电路置“0”，从而输出与帧同步信号同频同相的周期信号。判决器输出的脉冲信号通过与门1后，使状态触发器置“l”，从而打开与门2，输出输出帧同步信号。同时，Q=0，使判决门限降为6，打开或门。同步电路处于维持态。在维持态下，因判决门限低，故与门1，与门3禁止输出假同步信号使，假同步信号小改变÷32的工作状态，与门2的输出仍为正确的同步态。 在维持状态下，识别比较器也可能出现漏同步。但由于漏同步概率比较小，只要识别比较器小连续出现五次漏同步，则÷5电路就小输出信号，使维持状态小变。若识别器连续出现五交漏同步，则÷5电路输出要一个脉冲信号使维持态为捕捉态，重新捕捉帧同步码。（同步指示灯亮，表示同步态；同步指示灯灭表示捕捉态）
帧同步信号恢复实验报告
实验八 帧同步信号恢复实验 一、实验目的 1. 掌握巴克码识别原理。 2. 掌握同步保护原理。 3. 掌握假同步、漏同步、捕捉态、维持态概念。 二、实验内容 1. 观察帧同步码无错误时帧同步器的维持态。 2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态。 3. 观察同步器的假同步现象和同步保护作用。 三、基本原理 （A ）原理说明 一、帧同步码插入方式及码型 1．集中插入（连贯插入） 在一帧开始的n 位集中插入n 比特帧同步码，PDH 中的A 律PCM 基群、二次群、三次、四次群，μ律PCM 二次群、三次群、四次群以及SDH 中各个等级的同步传输模块都采用集中插入式。 2．分散插入式（间隔插入式） n 比特帧同步码分散地插入到n 帧内，每帧插入1比持，μ律PCM 基群及△M 系统采用分散插入式。 分散插入式无国际标准，集中插入式有国际标准。 帧同步码出现的周期为帧周期的整数信，即在每N 帧（N≥1）的相同位置插入帧同步码。 3．帧同步码码型选择原则 （1）假同步概率小 （2）有尖锐的自相关特性，以减小漏同步概率 如A 律PCM 基群的帧同步码为001101，设“1”对应正电平1，“0”码对应负电平-1，则此帧同步码的自相关特性如下图所示 0 1 2 3 4 5 6 -6 -5 -4 -3 -2 -1 -1 -1 -1 -1 -5 -5 -5 -5 3 3 3 3 j 7 R(j)
二、帧同步码识别 介绍常用的集中插入帧同步码的识别方法。设帧同码为0011011，当帧同步 码全部进入移位寄存器时它的7个 输出端全为高电平，相加器3个输出端全为高电平，表示u i =1+2+4=7。 门限L 由3个输入电平决定，它们 的权值分别为1，2，4。 比较器的功能为? ??<≥=L u L u u i i o ,0,1据此可得以下波形： 三、识别器性能 设误码率为P e ，n 帧码位，L=n-m ，（即允许帧同步码错m 位），求漏识别概率P 1和假识别概率P 2以及同步识别时间t s 。 1．漏识别概率 正确识别概率为∑=--m n e e n P P C 0 )1(γγγ γ，故 ∑=--- =m n e e p P n P 0 1)1((1γ γ γγ，m=0时e nP P ≈1 门限L 越低，P e 越小，则漏识别概率越小。 2．假识别概率 n 位信码产生一个假识别信号的概率为n m n n P m C P -=-===∑202 20 2时γ γ 门限越高，帧码位数越多，则假识别概率越小。 3．同步识别时间t s P 1=P 2=0时，t s =NT s ，N 为一个同步帧中码元位数，T s 为码元宽度 一个同步帧中产生一个假识别信号概率为22)(NP P n N ≈-，故当P 1≠0、P 2≠0时 s s NT NP P t )1(21++= 分散插入帧同步码的同步识别时间为 s s T N t 2= L u 0 移位寄存器 PCM 码流 u 0
帧同步提取试验
帧同步提取系统实验 一．实验目的 1、了解帧同步的机理 2、熟悉帧同步的性能 3、熟悉帧失步对数据业务的影响 二．实验内容 1、帧同步过程观察； 2、误码环境下的帧同步性能测试； 3、帧失步下对接受帧内的数据信号传输的定性观测。 三．实验仪器 1、JH5001通信原理综合实验系统一台 2、20MHz双踪示波器一台四．原理与电路 在TDM复接系统中，要保证接收端分路系统和发送端一致，必须要有一个同步系统，以实现发送端和接收端同步。帧定位同步系统是复接/解复接设备中最重要的部分。在帧定位系统中要解决的设计问题有：1）同步搜索方法；2）帧定位码型设计；3）帧长度的确定；4）帧定位码的码长选择；5）帧定位保护方法；6）帧定位保护参数的选择；等等。这些设计完成后就确定了复接系统的下列技术性能：1）平均同步搜捕时间；2）平均发现帧时间；3）平均确认同步时间；4）平均发生失帧的时间间隔；5）平均同步持续时间；6）失帧引入的平均误码率，等等。 通常帧定位同步方法有两种：逐码移位同步搜索法和置位同步搜索法。通信原理综合实验系统中的解复接同步搜索方法采用逐码移位同步法。逐码移位同步搜索法的基本工作原理是调整收端本地帧定位码的相位，使之与收到的总码流中的帧定位码对准。同步后用收端各
分路定时脉冲就可以对接收到的码流进行正确的分路。如果本地帧同步码的相位没有对准码流接收信号码流的帧定位码位，则检测电路将输出一个一定宽度的扣脉冲，将接收时钟扣除一个，这等效将数据码流后移一位码元时间，使帧定位检测电路检测下一位信码。如果下一位检测结果仍不一致，则再扣除一位时钟，这过程称“同步搜索”。搜索直至检测到帧定位码为止。因接收码流除有帧定位码型外，随机的数字码流也可能存在与帧定位码完全相同的码型。因此，只有在同一位置，多次连续出现帧定位码型，方可算达到并进入同步。这一部分功能由帧定位检测电路内的校核电路完成。 无论多么可靠的同步电路，由于各种因素（例如强干扰、短促线路故障等），总会破坏同步工作状态，使帧失步。从帧失步到重新获得同步的这段时间（亦称同步时间）将使通信中断。误码也将会造成帧失步。因此，从同步到下一次失步的时间因尽量长一些，否则将不断的中断通信。这一时间的长短表示TDM同步系统的抗干扰能力。抗误码造成的帧失步主要由帧定位检测电路内的保护记数电路完成，只有当在一定的时间内在帧定位码位置多次检测不到帧定位码，才可判定为帧失步，需重新进入同步搜索状态。逐码移位同步搜索法系统组成框图见图1所示。 语音信号的中断时间短于100ms，将不易被人耳分辨出来。但对某些数据终端传输却是不允许的。为能让学生能深入了解在有误码的环境下帧失步、同步和抗误码性能，在复接模块内专门设计了一个错码产生器（3种类型误码），通过错码设置跳线开关SWB02（E_SEL0，E_SEL1）选择不同的信道误码率（分别约为4×10—3、1.6×10—2和1×10—1）。学生能够观测到复接/解复接具有抗误码性能，即在小误码时帧同步锁定状态，加大误码帧帧失步，进入帧同步搜索（扫描）状态；另可测试不同误码和帧失步对话音业务的影响和观测对数据业务的影响。 五．实验步骤 准备工作：首先将解复接模块内的输入信号和时钟选择跳线开关KB01、KB02设置LOOP（自环）位置，使复接模块和解复接模块连接成自环测试方式；将复接模块内的工作状态选择跳线开关SBW02的m序列选择跳线开关M_SEL1、M_SEL2拔下，使m序列发生器产生全0码，将错码选择跳线开关E_SEL0、E_SEL1拔下，不在传输帧中插入误码。
通信原理实验 自定义帧结构的帧形成及其传输 自定义帧结构的帧同步系统 实验报告
姓名：学号：班级： 第周星期第大节实验名称：自定义帧结构的帧形成及其传输/自定义帧结构的帧同步系统 一、实验目的 1.加深对PCM30/32系统帧结构的理解。 2.加深对PCM30/32路帧同步系统及其工作过程的理解。 3.加深对PCM30/32系统话路、信令、帧同步的告警复用和分用过程的理解。 二、实验仪器 1.ZH5001A通信原理综合实验系统 2.20MHz双踪示波器 三、实验内容 （一）自定义帧结构的帧形成及其传输 1.发送传输帧结构观测 (1)(2) m序列输入的序列为全0 所找的帧在图上标注了。 (3)调整开关信号。 箭头所指为改变的开关信号。
(4)调整m序列 什么都不接是全0可以看清，接时，可以看清。接M_SEL1和两2.发送帧同步指示的观测 可以观测到已经同步 3.解复接开关信号输出的观测 4.解复接m序列数据输出观测 接M_SEL0 & M_SEL1 接M_SEL0 接M_SEL1 全不接 只要接M_SEL0接收就看不清，全1（M_SEL0）和全0（都不接）都可以
（二）自定义帧结构的帧同步系统 1.帧同步过程观测 (1)输入全0码 可以同步 可以同步 (3)将开关信号设置为帧定位信号，将KB01拔出插入 左边是假同步，右边是真同步。说明开关序列边位帧同步序列以后会影响
2.在误码环境下的帧同步性能测试和数据传输的定性测试(1)通过设置，使信道的误码率为1*10^-1 无法同步，同时观察LED灯，发现LED灯闪烁无规律。 (2)通过设置，使信道的误码率为1.6*10^-2 仍旧不能同步。 (3)通过设置，使信道的误码率为4*10^-3 在误码率较小的情况下，可以同步。
通信原理软件实验7帧同步
武汉大学教学实验报告 电子信息学院通信工程专业时间2015/12/22 实验名称位同步信号的提取指导教师吴静 姓名莫帮杰年级2013级学号2013301200227 一、实验目的 1.掌握巴克码识别原理 2.掌握同步保护原理 3.掌握假同步、漏同步、捕捉态、维持态概念 二、实验内容 1.根据原理设计帧同步系统，使系统可以正常工作。 2.通过波形来加深理解帧同步原理 三、基本原理 在时分复用系统中，为了正确的传输信息，必须在信息码流屮插入一定数量的帧同步码，可以集屮插入也可以分散插入。本实验主要对集中插入同步法进行分析。 在集中插入法中，要求插入的同步码在接收端进行同步识别时出现的伪同步的概率尽可能的小，并且要求该码组有尖锐的自相关函数，以便于识别，同时要求接收机端的同步码识别器要尽量简单。目前用的比较广泛的是性能良好的巴克码，七位巴克码是1110010。 帧同步系统基本结构如图所示，该系统可以分为两个部分：巴克码识别器和同步保护。巴克码识别器包括移位寄存器、相加器和判决器，其余部分完成保护功能。
当基带信号里的帧同步码输入时，识别器就会发出判别信号P。P的上升沿与最后一位帧同步码的结束时刻对齐。 24电路是将位同步信号进行24分频得到的，其周期与输入信号的周期一样，但相位不一定相同。当识别器输出一个P信号时(即捕获到一组正确的帧同步码），在P信号和同步保护器作用下，24电路清零，使输出的24电路输出信号下降沿与P信号上升沿对齐，该信号驱动一个单稳态电路，单稳态电路设置为下降沿触发，其输出信号上升沿比+24电路输出信号下降沿稍有滞后。 同步器最终输出帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。 电路中同步保护器的作用是减小假同步和漏同步。 当帧同步码没有到达时，识别器输出为0,与门1关闭，与门2
实验十八 位同步提取实验
实验十八位同步提取实验 一、实验目的 1、掌握用滤波法提取位同步信号的原理及其对信息代码的要求。 2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。 3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 二、实验内容 1、观察滤波法提取位同步信号各观测点波形。 2、观察数字锁相环的失锁状态和锁定状态。 3、观察数字锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的 关系。 4、观察数字锁相环位同步器的同步保持时间与固有频差之间的关系。 三、实验器材 1、信号源模块一块 2、⑥号模块一块 3、⑦号模块一块 4、20M双踪示波器一台 5、频率计（选用）一台 四、实验原理 位同步锁相法的基本原理和载波同步的类似。在接收端利用鉴频器比较接收码元和本地产生的位同步信号的相位，若两者相位不一致（超前或滞后），鉴相器就产生误差信号去调整位同步信号的相位，直至获得准确的位同步信号为止。前面讨论的滤波法原理图中，窄带滤波器可以是简单的单调谐回路或晶体滤波器，可以是锁相环路。 我们把采用锁相环来提取位同步信号的方法称为锁相法。下面介绍在数字通信中常采用的数字锁相环法提取位同步信号的原理。 数字锁相环(DPLL)是一种相位反馈控制系统。它根据输入信号与本地估算时钟之间的相位误差对本地估算时钟的相位进行连续不断的反馈调节，从而达到使本地估算时钟相位跟踪输入信号相位的目的。DPLL 通常有三个组成模块：数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)。根据各个模块组态的不同， DPLL 可以被划分出许多不同的类型。根据设计
的要求，本实验系统采用超前滞后型数字锁相环(LL－DPLL)作为解决方案，图18-3是其实现结构。在LL－ DPLL中，DLF 用双向计数逻辑和比较逻辑实现，DCO 采用加扣脉冲式数控振荡器。这样设计出来的DPLL具有结构简洁明快，参数调节方便，工作稳定可靠的优点。 六、实验步骤 1、锁相环法位同步提取 （1）将信号源模块上S5拨为“1010”，拨动拨码开关S1、S2、S3，使“NRZ”输出的24位NRZ码设置为01110010 10101010 10101010。模块7上的S2拨为“0110”， 即提取时钟选512K。 （2）在电源关闭的状态下，依照下表完成连线： 源端口目的端口连线说明 信号源：NRZ（32K）模块7：DIN 32KNRZ码输入同步提取 * 检查连线是否正确，检查无误后打开电源 （3）以信号源模块“CLK2”的信号为内触发源，用示波器双踪观察模块7上“BS”波形，并与原始时钟CLK2相比较。 （4）把信号源模块上的S1拨为00000000，S2、S3不变，用示波器双踪同时观察“NRZ” 和模块7上“ABSVAL”两点的波形。（结果可以看到，“NRZ”连零时“ABSVAL”为 0，“NRZ”有跳变时“ABSVAL”为1）
实验六 帧同步
实验六 帧同步 一、实验目的 1.掌握集中插入式帧同步码识别器工作原理。 2.掌握同步保护原理。 3.掌握假同步、漏同步、捕捉态（失步态）、维持态（同步态）概念。 二、实验原理 在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码。帧同步码可以集中插入，也可以分散插入。本实验系统中帧同步码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6-1所示。本模块使用+5v 电压。 从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功能。 移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的4321,,,Q Q Q Q 及U51的432,,Q Q Q 都为1，它们输入到相加器U52的数据输入端D0~D6,U52的输出端Y0、Y1、Y2都为1，表示输入端为7个l 。若100012 Y Y Y 时，表示输入端有4个l ，依此类推，012Y Y Y 的不同状态表示了U52输入端为1的个数。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光三极管指示灯P1、P2、P3与判决门限控制电压相对应，即从左到右与L2、L1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH 就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为7 ,三个灯全亮，TH 为高电平；当L2L1L0=110时门限为6，P1和P2亮，而P3熄，TH 为低电平。当U52输入端为l 的个数（即U53的IN2 IN1 IN0）大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。
实验十五 帧同步信号提取实验
实验十五帧同步信号提取实验 实验十五帧同步信号提取实验一、实验目的1．掌握巴克码识别原理。2．掌握同步保护原理。3．掌握假同步、漏同步、捕捉态、维持态的概念。二、实验内容1．观察帧同步码无错误时帧同步器的维持态。2．观察帧同步器的假同步现象、漏识别现象和同步保护现象。三、实验器材1．信号源模块2．同步信号提取模块3．20M双踪示波器4．频率计一台一台四、实验原理于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，
因此，编组的规律在收发之间也必须一致。在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。于这些特殊码组{x1,x2,x3,?,xn}是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j＝0的情况下，序列中的全部元素都参加相关运算外；在j≠0的情况下，序列中只有部分元素参加相关运算，其表示式为
R(j)??xixi?j i?1n?j通常把这种非周期序列的自相关函数称为局部自相关函数。对同步码组的另一个要求是识别器应该尽量简单。目前，一种常用的帧同步码组是巴克码。巴克码是一种非周期序列。一个n位的巴克码组为{x1，x2，x3，?，xn}，其中xi取值为＋1或－1，它的局部自相关函数为15－1 R(j)??xixi?ji?1n?j?n???0或?1?0?j?00?j?n j?n目前已找到的所有巴克码组如表15-1所列。表15-1 巴克码组n 2 3 4 5 7 11 13 巴克码组＋＋ ＋＋－ ＋＋＋－；＋＋－＋ ＋＋＋＋－＋ ＋＋＋――＋－ ＋＋＋―――
浅析帧同步机的原理和应用
浅析帧同步机的原理和应用 摘要：本文主要讲述了中心系统的同步定时问题和帧同步机的原理、技术特点和应用关键词：同步定时帧同步 以前我台播出机房的信号源比较单一，以放像机的信号源为主，用于播出的外来信号只有一路，如转播中央台新闻。对于机房内部信号源的同步问题比较简单，只要同步机的黑场信号锁定放像机的信号源，就能达到信号源之间的同步。对于一路外来信号源的同步可用"台从锁相"解决，所谓"台从锁相"是让本台同步机的振荡频率和相位跟踪外地同步信号的一种锁相方式，即让外地信号锁定机房内同步机。 随着广播电视事业的发展，电视节目日益丰富，信号源也呈多样化，有机房内的信号也有多个外来信号。如直播体育赛事时，就需一路外来微波信号。有两路以上外来信号时，系统同步就成了问题，不可能再用台从锁相方式来解决同步，因为台从锁相只能用一路外来信号进行锁相，而另一路外来信号无法进行锁相，这时采用帧同步机是解决外来信号同步问题的最好方法，它不但可调延时量，而且可调超前量，是处理外来信号定时关系最为灵活的设备。帧同步机的原理类似于录像机中的时基校正器，但它的校正范围超过录像机中时基校正器的范围，如录像机的校正范围是十几行，而帧同步机是几场。 为什么要进行时基校正呢?我们知道录像机是一种磁带记录设备，从磁带上重放的信号不可避免地会产生时基误差。因为在录像机中，视频信号的记录过程是将随时间变化的电信号变换成随空间(沿磁迹方向上)变化的磁信号，重放时的过程与之相反。这种电磁转换过程是通过磁头与磁带的相对运动来实现的。若记录和重放时头带相对速度不一致，就会造成在一定时间内记录的信号不能在相同的时间里重放出来，于是产生了时基误差。它的存在对电视信号来说是非常不利的，严重时会造成信号的不同步，如台标没法加上去，它也会影响重放图像的质量。这时就需要时基校正器对信号进行校正，从而恢复原有的相位关系，成为时基稳定的信号。 对于外来信号，由于其时基误差比较大，必须经过帧同步机进行校正。 其原理如图1可见，它利用存储器将外来信号进行模数转换以数字信号写入帧存储器，然后以中心机房同步信号及彩色副载波信号的基准，逐步从存储器内读出，然后再进行数模转换，变成模拟的视频信号输出。 帧同步机由Ａ／Ｄ变换和Ｄ／Ａ变换，写入时钟发生器，读出时钟发生器以及存储部分几部分组成。未校正的重放视频信号经输入处理和Ａ／Ｄ变换后，成为数字信号，在写入时钟控制下被依次读出，经D／Ａ变换后成为模拟信号。其中，写入时钟锁定于离带基准信号(色同步或行同步)，因此与重放信号具有相同的时基抖动。在写入时钟控制下，数据存入存储器的节拍也和时基的节拍一致。 由于写入时钟相对于每行写入信号的相位，即取样点的相对相位是不变的。在读出端，读出时间锁定于基准信号，因此从存储器中读出的数据是稳定的、周期均匀的，不再有时基抖动。相当于给含有时基误差不同的信号以不同的延时，时基超前的信号多延时一些，时基滞后的信号少延时一些，使最后得到的信号与基准信号的时基一致。 其中，写入时钟发生器的作用是为时基校正器提供写入定时信号，包括Ａ／Ｄ转换用的取样脉冲和存储器用的写入时钟、写入开始脉冲等。写入时钟必须与重放信号严格同步，即必须精确跟踪重放信号的时基变化，跟踪的精度越高，它的校正精度也越高。从重放信号中提取定时脉冲，它反映重放信号的时基变化，然后根据这个定时脉冲导出写入时钟。 存储系统包括存储器和存储控制两部分，是帧同步机的核心。存储器用来存储数据，存储控制为数据按一定规律写入和读出提供逻辑选择控制。 帧同步机中采用的存储器通常为移位寄存器(SAM)和随机存取存储器(RAM)。 存储控制包括写入、读出和过载控制。写入和读出电路的作用是使数据按正确的地址写
位同步-帧同步
位同步（比特同步）和帧同步的区别是什么？ 2012-07-27 00:13:15| 分类：传输技术 | 标签：同步|举报|字号订阅 在数据通信中最基本的同步方式就是"位同步"(bit synchronization)或比特同步。比特是数据传输的最小单位。位同步（比特同步）是指接收端时钟已经调整到和发送端时钟完全一样，因此接收端收到比特流后，就能够在每一位的中间位置进行判决（如下图所示）。位同步（比特同步）的目的是为了将发送端发送的每一个比特都正确地接收下来。这就要在正确的时刻（通常就是在每一位的中间位置）对收到的电平根据事先已约定好的规则进行判决。例如，电平若超过一定数值则为1，否则为0。 但仅仅有位同步还不够。因为数据要以帧为单位进行发送。若某一个帧有差错，以后就重传这个出错的帧。因此一个帧应当有明确的界限，也就是说，要有帧定界符。接收端在收到比特流后，必须能够正确地找出帧定界符，以便知道哪些比特构成一个帧。接收端找到了帧定界符并确定帧的准确位置，就是完成了"帧同步"(frame synchronization)。 在使用PCM的时分复用通信中（这种通信都采用同步通信方式），接收端仅仅能够正确接收比特流是不够的。接收端还必须准确地将一个个时分复用帧区分出来。因此要利用特殊的时隙（包含有一些特殊的比特组合），使接收端能够把每一个时分复用帧的位置确定出来。这也叫做帧同步。下图给出了这两种不同的帧同步的示意图。
图中上面部分的同步通信方式在电信网中使用得非常广泛，其中的一个重要特点是在发送端连续不断地发送比特流中，即使有的时隙没有被用户使用，但用于同步的时隙也要保留在时分复用帧中的相应位置上。在同步通信中帧同步的任务就是使接收端能够从收到的连续比特流中确定出每一个时分复用帧的位置。 图中下面部分的异步通信方式在计算机网络中使用得较多。我们可以注意到，数据帧在接收端出现的时间是不规则的。因此在接收端必须进行帧定界。但帧定界也常称为帧同步。因此，当我们看到"帧同步"时，应当弄清这是同步通信中的帧同步，还是异步通信中的帧定界。 这里我们要强调一下，在异步通信时，接收端即使找到了数据帧的开始处，也还必须将数据帧中的所有比特逐个接收下来。因此，接收端必须和数据帧中的各个比特进行比特同步（这就是异步通信中的同步问题）。试想：如果接收端不知道每一个比特要持续多长时间，那怎样能将一个个比特接收下来呢？因此，不管是同步通信还是异步通信，要想接收比特块中的每一个比特，就必须和比特块中的比特进行位同步（比特同步）。然而在异步通信中，位同步（比特同步）的方法和同步通信时并不完全一样。 在同步通信中，最精确的同步方法是使全网时钟精确同步。全网的主时钟的长期精度要求达到± 1.0 ? 1011，因此必须采用原子钟（例如，铯原子钟），但这样的同步网络的价格很高（如SDH/SONET网络）。实际上，在同步通信中，也可以采用比较经济的方法实现同步。这种方法就是在接收端设法从收到的比特流中将位同步的时钟信息提取出来（发送端在发送比特流时，发送时钟的信息就已经在所发送的比特流之中了）。这种同步方式常称为准同步(plesiochronous)。在教材中的图3-16中介绍的曼彻斯特编码就能够使接收端很方便地从收到的比特流中将时钟信息提取出来，这样就能够很容易地实现位同步。在以帧为传送单位的异步通信中，接收端通常也是采用从收到的比特流中提取时钟信息的方法来实现位同步。 在以字符为单位的异步通信中，由于每一个字符只有8个比特，因此只要收发双方的时钟频率相差不太大，在开始位的触发下，这8个比特的位同步很容易做到，因此不需要采取其他措施来实现位同步（但不等于说可以不要位同步）。 何为曼彻斯特编码？
通信原理实验大全(完整版)
通信实验指导书电气信息工程学院
目录 实验一AM调制与解调实验???????? 1 实验二FM调制与解调实验??????????? 5 实验三ASK调制与解调实验?????????8 实验四FSK调制与解调实验?????????11 实验五时分复用数字基带传输??????14 实验六光纤传输实验???????????19 实验七模拟锁相环与载波同步????????27 实验八数字锁相环与位同步????????32
实验一AM 调制与解调实验 一、实验目的 理解AM 调制方法与解调方法。 二、实验原理 本实验中AM 调制方法：原始调制信号为 1.5V 直流＋1KHZ 正弦交流信号，载波为20KHZ 正弦交流信号，两者通过相乘器实现调制过程。 本实验中AM 解调方法：非相干解调（包络检波法）。 三、实验所需部件 调制板、解调板、示波器、计算机（数据采集设备）。 四、实验步骤 1. 熟悉实验所需部件。 2. 按下图接线。 3. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面 各图中。 4. 结合上述实验结果深入理解AM 调制方法与解调方法。
实验一参考结果
实验二FM 调制与解调实验 一、实验目的 理解FM 调制方法与解调方法。 二、实验原理 本实验中FM 调制方法：原始调制信号为2KHZ 正弦交流信号，让其通过V/F （电压/频率转换，即VCO 压控振荡器）实现调制过程。 本实验中FM 解调方法：鉴频法（电容鉴频＋包络检波＋低通滤波） 三、实验所需部件 调制板、解调板、示波器、计算机（数据采集设备）。 四、实验步骤 1. 熟悉实验所需部件。 2. 按下图接线。 3. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面 各图中。 4. 结合上述实验结果深入理解FM 调制方法与解调方法。
基于CAZAC序列的帧同步方法
基于CAZAC序列的帧同步方法 李志 北京邮电大学信息工程学院，北京 (100876) E-mail：leez2006@https://www.360docs.net/doc/894910888.html, 摘要：介绍了一种基于CAZAC序列为帧同步码的帧同步方法，该方法利用CAZAC序列良好的相关特性，根据系统需要采取发端重复发送和收端多帧累加以得到较好的性能，最后在AWGN信道下验证了该方法的可行性和有效性。 关键词：CAZAC序列；帧同步 1. 引言 同步是通信系统中一个重要的实际问题，它使通信系统具有统一的时标，是系统间可靠地进行数据传输的重要保证。同步系统性能的降低，会直接导致通信系统性能的降低，甚至使通信系统不能工作。可以说，在同步通信系统中，“同步”是进行信息传输的前提，正因为如此，为了保证信息的可靠传输，要求同步系统应有更高的可靠性。 数字通信系统中的同步技术包括载波同步、位同步和帧同步。位同步又称为时钟同步或比特同步，其含义为收发双方速率一致。但仅仅做到收发速率一致还不够，因为在现代通信中往往是在发送端把若干低速信号复接成高速信号进行传输，要想在接收端把发端数字信号分解为原来的支路数字信号，就需要在合路数字信号中循环插入帧定位信号，各个数字时隙的位置可以根据帧定位信号加以识别。帧同步是为了正确分路，用于区分某一路（或某一种）信号的起始点，帧同步是在位同步的基础上实现的。 2.通用帧同步实现原理 数字通信中的数据流是由若干码元组成数字信息群。在通信双方进行数据流传输时，帧同步的目的是使接收端能够在接收信号序列中正确找到每一帧的起始位置，建立与发送端起止时刻相一致的的定时脉冲序列。 建立帧同步的基本办法是在数字信息流中插入一些特殊码组作为每帧的头尾标记，接收端根据这些特殊码组的位置来实现帧同步。插入特殊码组实现帧同步的方法可以分为两类[4]：一是连贯插入法，即在每帧的开头集中插入帧同步码组；另一种是间隔插入法，即同步码组分散的插入信息码流，即每隔一定数量的信息码元，插入一个同步码元。 数字通信系统中通常采用连贯式插入法实现帧同步。对于分散的帧同步码插入方式，其工作原理与连贯插入方式相类似。连贯式插入法就是在每帧的开头集中插入帧同步码组的方法。由于连贯式插入法具有帧同步建立时间比较短、易于实现的优点，因此在数据传输中被广泛应用。在连贯插入法中，做帧同步码组用的特殊码组应该是具有尖锐单峰特性的局部自相关函数，并且要求在接收端进行同步识别时出现伪同步的概率尽可能小，同时接收机端的同步码识别器要尽量简单。 常用的帧同步码组是巴克码和m序列，这两种序列具有尖锐的自相关峰值，但有旁瓣，且其码长为一些固定长度。下面介绍一种相关特性更好的序列，其具有尖锐的自相关峰值且理想旁瓣为零，码长可以为任意长度因而可以灵活设计帧结构。 3.CAZAC（Constant Amplitude Zero Auto Correlation）序列简介
实验十三 帧同步信号提取实验
实验十三 帧同步信号提取实验 一、实验目的 1、掌握巴克码识别原理。 2、掌握同步保护原理。 3、掌握假同步、漏同步、捕捉态、维持态的概念。 二、实验内容 1、观察帧同步码无错误时帧同步器的维持态。 2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。 三、实验仪器 1、信号源模块 2、同步信号提取模块 3、20M 双踪示波器 一台 4、频率计（选用） 一台 5、连接线 若干 四、实验原理 由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为 ∑-=+=j n i j i i x x j R 1)( （13－1） 通常把这种非周期序列的自相关函数称为局部自相关函数。对同步码组的另一个要求是识别器应该尽量简单。目前，一种常用的帧同步码组是巴克码。 巴克码是一种非周期序列。一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为
实验六：帧同步
实验六： 帧同步 一、实验目的 1.掌握xx码识别原理。 2.掌握同步保护原理。 3.掌握假同步、漏同步、捕捉态、维持态概念。 二、实验内容 1.观察帧同步码无错误时帧同步器的维持态。 2.观察帧同步码有一位错误时帧同步器的维持态和捕捉态。 3.观察同步器的假同步现象和同步保护作用。 三、基本原理 在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步识别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6-1所示，电原理图如图6-2所示（见附录），其内部只使用+5V电压。 从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功能。 移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q 1、Q 2、Q
3、Q4及U51的Q 2、Q 3、Q4都为1，它们输入到相加器U52的数据输入端D0~D6，U52的输出端Y 0、Y 1、Y2都为1，表示输入端为7个1。若Y2Y1Y0=100时，表示输入端有4个1，依此类推，Y2Y1Y0的不同状态表示了U52输入端为1的个数。判决器U53有6个输入端。IN 2、IN 1、IN0分别与U52的Y 2、Y 1、Y0相连，L 2、L 1、L0与判决门限控制电压相连，L 2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光二极管指示灯P 1、P 2、P3与判决门限控制电压相对应，即从左到右与L 2、L 1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为7，三个灯全亮，TH为高电平；当L2L1L0=110时门限为6，P1和P2亮，而P3熄，TH为低
帧同步系统
1 引言 数字通信时，一般以一定数目的码元组成一个个“字”或“句”，即组成一个个“帧”进行传输，因此帧同步信号的频率很容易由位同步信号经分频得出，但每个帧的开头和末尾时刻却无法由分频器的输出决定。为此，帧同步的任务就是要给出这个“开头”和“末尾”的时刻。通常提取帧同步信号有两种方法：一类是在信息流中插入一些特殊的码组作为每帧的头尾标记。另一类则不需要加入码组，而是利用数据码组本身之间彼此不同的特性实现同步。这里采取第一种方法——连贯式插人法实现帧同步。所谓连贯式插入法就是在每帧开头插入帧同步码。所用的帧同步码为巴克码，巴克码是一种具有特殊规律的非周期序列，其局部自相关函数具有尖锐的单峰特性，这些特性正是连贯式插入帧同步码组的主要要求之一。因此，这里提出帧同步系统的FPGA 设计与实现。 2 帧同步系统的工作原理 实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码由39位码元组成。其中的巴克码为1110010七位码，数据码由32位码元组成。只有当接收端收到一帧信号时，才会输出同步信号。帧同步系统的设计框图如图1所示。 帧同步系统工作状态分捕捉态和维持态。同步未建立时系统处于捕捉状态，状态触发器Q端为低电平，一旦识别器输出脉冲，由于Q端为高电平，经或门使与门1输出”1”，同时经或门使与门3输出也为”1”，对分频计数器模块清零。与门1一路输出至触发器的S端，Q端变为高电平，与门4打开，帧同步输出脉冲。系统由捕捉态转为维持态，帧同步建立。 当帧同步建立后，系统处于维持态。假如此时分频器输出帧同步脉冲，而识别器却没有输出，这可能是系统真的失去同步，也可能是偶然干扰引起的，因此在电路中加入一个保护电路。该保护电路也是一个分频计数器，只有在连续若干次接收不到帧同步信号时，系统才会认为同步状态丢失，由于丢失同步的概率很小，因此这里系统设置分频计数器值为5，也就是说连续5帧接收不到帧同步信号，系统才认为丢失同步状态。当然分频值可设置其他值，但该值越大，同步维持态下漏识别概率也越大。与门1的一路输出置5分频器的使能端，使之开始计数，当计数满时会输出一个脉冲使状态触发器置零，从而无帧同步信号输出，同步电路又进入捕捉态。 3 帧同步电路功能模块的建模与实现 3．1 巴克码识别模块