教你用LspCAD设计音箱分频器
教你用LspCAD设计音箱分频器
摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V 电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte
窗体顶端
热门搜索：音响电路图设置为首页
窗体底端
音响首页
音箱分频器在线计算公式
分频器设计实验报告
竭诚为您提供优质文档/双击可除分频器设计实验报告 篇一：n分频器分析与设计 一、实验目的 掌握74190/74191计数器的功能，设计可编程计数器和n分频器，设计(n-1/2)计数器、分频器。 二、实验原理 分频是对输入信号频率分频。1、cD4017逻辑功能 2、74190/74191逻辑功能 3、集成计数器级联 当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。4、集成计数器的编程 在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。5、多片74190/74191计数器级联 可根据具体计数需求和增减需求，选用74190或74191，
选择不同功能、同步或异步设计等。 6、74190/74191计数器编程 由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计n进制加法或减法计数器。 n与译码逻辑功能如下。 7、74191组成(n-1/2)分频器电路如下图： u3 计数器的两个循环中，一个循环在cp的上升沿翻转；另一个是在cp的下降沿翻转，使计数器的进制减少1/2，达到(n-1/2)分频。 三、实验仪器 1、直流稳压电源1台 2、信号发生器1台 3、数字万用表1台 4、实验箱1台 5、示波器1台 四、仿真过程 1、按照cD4017和74191功能表验证其功能。 2、74191组成可编程计数器 (1)构成8421bcD十进制加法计数器，通过实验验证正确性，列出时序表。设计图如下 仿真波形如下 (2)构成8421bcD十进制减法计数器，通过实验验证正确性，列出时序表。设计图如下： 仿真波形如下
电子分频器要注意的几点问题及故障排除
电子分频器要注意的几点问题及故障排除网络摘编 电子分频器： 电子分频器的主要功能当然就是给不同的音箱分配好不同的工作频率了，当然还有保护音箱的功能，下面说下调整电子分频器时需要注意的几点问题及故障排除： 1、分频点： 在一个2分频的音响系统中，一般情况下分频点放在130Hz附近比较合适，但很多情况下，对分频点的调整实际上不是取决于低音音箱，而是要看中高音或全频音箱。因为低音音箱在300Hz以下工作都可以，但有些中高音和全频音箱由于扬声器口径太小，动态范围不够大，必须在200Hz以上工作才能保证它们的安全，如果此时分频点分在130Hz附近，那么这些中高音音箱工作起来就很危险了，因此在效果和安全当中还是要找一个平衡点。我觉得双15寸的全频主音箱最好不要经过电子分频器；单15寸的主音箱可灵活运用；而单12寸以下的主音箱最好要通过电子分频器，至少在180Hz以上工作才安全。 2、音量控制： 不管是输入电平还是输出电平，调整的时候都要有一个度，不要开的太大。如果是电子分频器上的各个音量旋钮都开到很大了，系统的声压还不够，那就要调整电子分频器前面设备的信号电平或者调整电子分频器下面功放的电平和音量开关了。 3、×10按钮： 有一些电子分频器上有一个： ×10的按钮，大家注意不要轻易按下它。 例如我们的分频点调整在200Hz的话，按下此按钮200×10就变成2000Hz 了，因此除非是需要，否则一般不要按下此按钮。
4、低音模式： 有些电子分频器后面板有一个低音模式的选择，它可以把2路立体声信号混合成1路单声道信号，这样可以减少低音音箱之间的声干涉。大家可以适当利用下。 当然要是低音分频点分的较高，那么低音音箱发出的声音就会有一定的指向性了，此时还是要在2路立体声信号的状态下工作较好。 5、立体声工作模式和单声道工作模式： 目前我们使用的大多数电子分频器都是2分频的居多，考虑到灵活性和多功能性，这些电子分频器的后面板一般会有一个立体声和单声道的工作模式转换开关，如果把此开关放在单声道工作模式下，那么此时这台电子分频器就从一台双通道2分频的电子分频器变成了一台单通道3分频的电子分频器了。因此除非必要，否则不要轻易转换此工作开关，要不然电子分频器后面信号输出口所输出的频率信号就会大不一样了！轻者恶化了音质，重者还会损坏设备！ 6、系统中低音信号的输出和中高音信号的输出一定不要搞混了，否则高音信号给了低音音箱，低音信号给了高音音箱，那样南辕北辙的做法音响系统中就真的没有声音出来了，因为频率不对呀！搞不好还会烧坏音箱呢！ 电子分频器故障例子： 1、05年朋友在长沙做了一个大型的酒吧，音响系统中共使用了单12寸全频主音箱16只，双18寸重低音音箱22只，还有其它20多只辅助音箱。但开业几天后发现主音箱的单12寸的喇叭坏了2只，开始那里的技术人员以为是正常损坏，更换了2只新的喇叭了事，但后来一个星期内陆陆续续的又坏了6只12寸的全频喇叭，这样就很不正常了，而且除了12寸主音箱发生故障外别的音箱都没有问题。后来我去帮忙检查了下系统，发现那里的电子分频器分的频率太低，我把分频器的分频点从130Hz调高到了230Hz，这样问题就解决了，而且低音效果也比以前好了很多。其实道理很简单： 这个系统中由于要兼顾人声演出，所以采用了对人声表现较好的12寸全频主音箱，开始时电子分频器的分频点在130Hz，这是什么概念呢？就是说系统中
VHDL数字系统课程设计报告-5分频器的设计
安康学院HDL数字系统课程设计报告书 课题名称：占空比为1:1的奇数分频器设计 姓名： 学号： 院系： 专业： 指导教师： 时间：
课程设计项目成绩评定表设计项目成绩评定表
课程设计报告书目录 设计报告书目录 一、设计目的 (1) 二、设计思路 (1) 三、设计过程 (1) 3.1、系统方案论证 (1) 3.2、程序代码设计 (2) 四、系统调试与结果 (4) 五、主要元器件与设备 (5) 六、课程设计体会与建议 (5) 6.1、设计体会 (5) 6.2、设计建议 (6) 七、参考文献 (6)
一、设计目的 1、了解EDA软件在电子设计当中的重要作用。 2、熟悉并掌握QuartusⅡ开发软件的基本使用方法。 3、运用ModelSim软件对分频器进行仿真测试。 二、设计思路 对于实现一个占空比为1:1的5倍奇数分频，首先经过上升沿触发进行模5计数，计数选定到2进行输出时钟翻转，然后经过4再次进行翻转得到一个占空非1:1奇数5分频时钟。再者同时进行下降沿触发的模5计数，到和上升沿触发输出时钟翻转选定值相同值时，进行输出时钟翻转，同样经过4时，输出时钟再次翻转得到占空比非1:1的5分频时钟。两个占空比非1:1的5分频时钟进行相或运算，得到占空比为1:1的5分频时钟。 要设计占空比为50%的奇数(n)倍分频器，可以先分别设计从时钟上升沿、下降沿开始的占空比为(n-1)/2n的分频器A，B。将A与B相或结果就是占空比为50%的奇数倍分频器。因为A,B产生的信号的高电平持续时间均比低电平持续时间少一个时钟周期，B相对A来说可以说是延时了半个时钟，那么A与B进行或运算，则结果的高电平持续时间增加了半个时钟周期，而低电平持续时间则减少了半个时钟周期。因此占空比达到50%。 三、设计过程 3.1系统方案论证 奇数倍（2N+1）分频： （1）使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 X/(2N+1)）。得到占空比为50%的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1，和得到的下降沿触发计数的相同(时钟翻转值相同)奇数分频输出信号CLK2，进行相或运算。如图1所示. 图 2
分频器的设计2014-1-10 10.29.8
武汉理工大学《微机原理与接口技术》课程设计报告书
学
号:
0121105830129
课 程 设 计
题 学 专 班 姓
目 院 业 级 名
分频信号发生器的分析与设计 自动化学院 电气工程及自动化 电气 1107 班 成涛 陈静 教授
指导教师
2014 年
01 月
09 日
武汉理工大学《微机原理与接口技术》课程设计报告书
课程设计任务书
学生姓名: 指导教师: 题 目: 成涛 专业班级: 电气 1107 班 陈静 教授 工作单位: 自动化学院 分频信号发生器的分析与设计
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰 写等具体要求） 1. 设:有一输入方波信号 f0（<1MHz） 。要求输出信号:f1=f0/N，N 通过键盘 输入。 2. 画出简要的硬件原理图，编写程序。 3. 撰写课程设计说明书。 内容包括:摘要、 目录、 正文、 参考文献、 附录 （程 序清单） 。正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软 件思想，流程，源程序设计及说明等） 、程序调试说明和结果分析、课程设计收 获及心得体会。
时间安排: 12 月 26 日----- 12 月 28 日 查阅资料及方案设计 12 月 29 日----- 01 月 0 2 日 编程 01 月 03 日-----0 1 月 07 日 调试程序 01 月 08 日----- 01 月 09 日 撰写课程设计报告
指导教师签名: 系主任（或责任教师）签名:
年 年
月 月
日 日
分频器设计_可控型
现代科技的发展对信号源提出了越来越高的要求，要求信号源的频带宽、频率分辨率高、频率稳定度高、相位噪声和杂散很低、能程控等.频率合成技术是产生大量高精度频率信号的主要技术，频率合成器是一种相位锁定装置，是通讯、雷达、仪器仪表、高速计算机和导航设备中的一个重要组成部分。频率合成器是可由一个工作范围在G地范围的锁相环构成.在高频范围内工作的锁相环是整个系统中功耗最大的部分之一，因此对锁相环的低功耗研究对降低整个系统的功率损耗有着重要的意义.分数分频频率合成器则是近年来出现的一种新技术，它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。前置分频器位于高频锁相环的反馈部分.由于工作频率很高，前置分频器也是锁相环中功耗最大的部分之一。低功耗的前置分频器设计可以很大程度上降低整个锁相环的功率损耗. 目录 摘要 ................................................................................................................ 错误！未定义书签。Abstract ........................................................................................................... 错误！未定义书签。目录 .. (1) 引言 (1) 一、分频器设计 (2) 1.1、分频器的系统介绍 (2) 1.2、前置放大器的设计 (3) 二、前置分频器单元结构 (3) 2.1、TSPC结构 (3) 2.2、传统结构 (4) 2.3、转换器 (5) 三、小数分频器中预分频器的设计 (5) 3.1、小数分频器相位杂散的分析 (5) 3.2、可编程预分频器结构 (6) 结论 (6) 参考文献 (8) 引言 所谓频率合成，又称频率综合，简称频综，是由一个(或几个)具有低相位噪
音箱中分频器的选择
音箱中分频器的选择 分频对音箱的重播性能至关重要,若没有最佳参数的分频网络,即使采用最好的扬声单元,也不会有好的效果。 扬声器系统中的分频,多为功率分频网络,对这种分频网络产生影响的有三大要素：1.扬声器音圈阻抗；2.分界频率( cross-over frequency,即分频点)；3.分频斜率。常见的分频网络有二分频和三分频两种。
二分频分频网络由高通滤波器和低通滤波器组成,三分频分频网络则增加一个带通滤波器。分界频率对二分频取1~3kHz,三分频取400~600Hz及3~5KHz为宜。分界频率的选择应根据场声器单元的频率响应特性进行,若选择不当,会影响声功率的分配,造成总声压频率特性不平坦。分频点在1kHz以下时,要对相关扬声单元输出声波的相位关系特别注意,还要尽量避开分频点设在3~4kHz间。分频点不好的分频网络,即使将一般元件换为顶级元件,也是没有改善作用的。 分界频率的选取应在低频单元频响的高端与高频单元频响的低端相互重叠区内,并符合高频单元下限频率高一个倍频程以上及低频单元上限频率低一个倍频程以下要求。由于指向性关系,对二分频网络要求中音区的效率要比低音高1~3dB,故分界频率以选得稍低些较有利。另外,由于分频频率的频段衔接处会出现频率叠加,故选择低通波器和高通滤波的分频点时不能完全相同,以适当隔开使曲线在-6dB处相交为宜。 分频网络采用单元件的一阶分频网络衰减斜率为毎倍频程6dB,两个元件组成的两阶分颏网络斜率为12dB/oct。分频网络的分频斜率越陡峭,效果越好,但结构越复杂,由网络产生的相位转移及损耗也越大。一阶分频络可得很好的相位一致性和清晰的声像,适于中高频用，低频可用高阶分频网络,以保证低频的清晰度和控制力。
数电课程设计报告数字钟的设计
数电课程设计报告数字钟的设计
数电课程设计报告 第一章设计背景与要求 设计要求 第二章系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理 第三章单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析 第四章电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果 4.4功能的测试方法，步骤，记录的数据 第五章结束语 5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会 附图（电路总图及各个模块详图） 参考文献
第一章设计背景与要求 一．设计背景与要求 在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。 设计一个简易数字钟，具有整点报时和校时功能。 （1）以四位LED数码管显示时、分，时为二十四进制。 （2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。 （3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。 （4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。 二．设计要求 电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选
实验一 QUARTUS II入门和分频器设计
实验报告 课程名称EDA技术与VHDL设计 实验项目Quartus II入门 实验仪器计算机、Quartus II 系别信息与通信工程学院 专业电子信息工程 班级/学号电信1201 / 2012010970 学生姓名张宗男 实验日期 成绩 指导教师
实验一 QUARTUS II入门和分频器设计 一、实验目的 1．掌握QUARTUS II工具的基本使用方法； 2．掌握FPGA基本开发流程和DE2开发板的使用方法； 3．学习分频器设计方法。 二、实验内容 1．运用QUARTUS II 开发工具编写简单LED和数码管控制电路并下载到DE2 实验开发板。2．在QUARTUS II 软件中用VHDL语言实现十分频的元器件编译，并用电路进行验证，画出仿真波形。 三、实验环境 1．软件工具：QUARTUS II 软件；开发语言：VHDL； 2．硬件平台：DE2实验开发板。 四、实验过程 1．设计思路 （1）、 18个开关控制18个LED灯，通过低位四个开关的‘1’‘0’控制LED灯上7段灯的显示（2）、 实现10分频IF(count="1001") THEN count<="0000"; clk_temp<=NOT clk_temp; 达到9的时候，把“0000”给到cout,然后clk_temp 信号翻转，从而实现10分频。 2．VHDL源程序 （1）、 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY e_zhangzongnan IS PORT(SW :IN STD_LOGIC_VECTOR(0 TO 17); HEX0 :OUT STD_LOGIC_VECTOR(0 TO 6);
基于VHDL的分频器设计[开题报告]
开题报告 电子信息工程 基于VHDL的分频器设计
三、课题研究的方法及措施 由于本课题所设计的分频器基于EDA技术，应用VHDL硬件语言设计完成的，因此选择合适的硬件解决原理对分频器性能至关重要的，为了满足不同系统功能需求的分频，本课题将阐述不同原理，不同分频器，同种分频不同原理的设计方案。 占空比可控的整数分设计方案，原理为计数器为带预置数的计数器，其设计的特殊之处在于：可以根据需要，调整数据的位宽，而且计数的初始值是从l开始的，此处计数初始值的设定是设计的一个创新，这样做的目的是为了配合后面比较器的工作，计数器的输出数据作为比较器的输入，比较器的另一输入作为控制端，控制高低电平的比例，从而达到占空比可调的目的。原理图如图1所示。 图1 占空比可控的原理图部分 小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。如设计一个分频系数为lO.1的分频器时。可以将分频器设计成9次10分频，1次11分频这样总的分频值为如式1所示。 F=(9×10+lxl 1)／(9+1)=10.1 （式1） 从这种实现方法的特点可以看出，由于分频器的分频值不断改变．因此分频后得到的信号抖动较大。当分频系数为N-0.5(N为整数)时，可控制扣除脉冲的时间，以使输出成为一个稳定的脉冲频率。而不是一次N分频．一次N-1分频。图2给出了通用小数分频器的电路组成。 图2通用小数分频器的电路组成 改进的小数分频设计方案，将两个整数分频器由一个整数分频器和一个半整数分频器代替，结果在如上分析的两个性能方面都有所提高。利用参数化的设计思想和VHDL描述语言与原理图输入方法相结合的方式，设计并实现了一种抖
了解音箱中的分频器
了解音箱中的分频器 在扬声器中，有一个很不起眼的部件，说它不起眼，是因为在扬声器的表面上根本找不到它，一般人除了想深入了解扬声器的外，也几乎没有关注它的时候。而扬声器离开了它，又根本无法工作，它就是分频器。 在播放音乐时，由于扬声器单元自身的能力与结构限制，只用一个扬声器难以覆盖全部频段，而如果把全频段讯号不加分配地直接送入高、中、低音单元中去，在单元频响范围之外的那部分“多余讯号”会对正常频段内的讯号还原产生不利影响，甚至可能使高音、中音单元损坏。因为这个原因，设计师们必须将音讯频段划分为几段，不同频段用不同扬声器进行放声。这就是分频器的由来与作用。 分频器是音箱中的“大脑”，对音质的好坏至关重要。功放输出的音乐讯号必须经过分频器中的滤波组件处理，让各单元特定频率的讯号通过。要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍、明朗、舒适、宽广、自然的音质效果。
从工作原理看，分频器就是一个由电容器和电感线圈构成的滤波网。高音信道只让高频讯号通过而阻止低频讯号；低音通道正好相反，只让低音通过而阻止高频讯号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率可以通过，高频成分和低频成分都将被阻止。 被动分频器的组件组成：L/C/R，即L电感、C电容、R电阻，依照各组件对频率分割的特性灵活运用在分频网络上。 L电感：其特性是阻挡较高频率，只让较低的频率通过，也就称为“低通滤波器（Low Pass Filter）”。通过较低频率的多少是由该“L电感”之电感量来决定，其感抗单位为“μH、mH”代表。电感材质常见有：空心电感、铁淦氧电感、硅钢片电感等。铁淦氧电感、硅钢片电感通常只在需要高电感值而无法由空心电感来获得低直流电阻的场合下才使用，由于铁心电感具有磁饱和而在大电流的场合造成失真的天性，所以铁心电感是一种妥协下的产物。 C电容：其特性与电感刚好相反，也就是阻挡低频率通过，让较高的频率通过，称为“高通
VHDL非整数分频器设计实验报告
非整数分频器设计 一、 输入文件 输入时钟CLK: IN STD_LOGIC 二、 设计思路 1. 方法一：分频比交错 （1） 确定K 值 先根据学号S N 确定M 和N ：为了保证同学们的学号都不相同，取学号的后四位，即N S =1763 ()mod 1920(mod 17)0 17mod 17 S S S N N if N then M else M N =+=== 由以上公式，得N=(1763 mod 19)+20=35 M=(1763 mod 17)=12 然后根据下式计算分频比K 的值： 8()9N M M K N -+= = =8.34285714 （2） 确定交错规律 使在35分频的一个循环内，进行12次9分频和23次8分频，这样，输出F_OUT 平均为F_IN 的8.34285714分频。为使分频输出信号的占空比尽可能均匀，8分频和9分频应‘交替’进 （3） 设计框图：要求同步时序设计
（4）代码 在实体内定义两个进程（PROCESS P1和PROCESS P2），一个进程控制输出8/9分频，一个进程控制35分频周期比例输出。控制器输出FS_CTL信号控制输出是8分频还是9分频，分频器输出C_ENB信号来控制35分频计数器计数。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY DIV IS--定义实体,实体名DIV PORT(F_IN: IN STD_LOGIC;--输入时钟信号 F_OUT: OUT STD_LOGIC--输出时钟信号 ); END DIV; ARCHITECTURE A OF DIV IS SIGNAL CN1: INTEGER RANGE 0 TO 7;--8分频计数器 SIGNAL CN2: INTEGER RANGE 0 TO 8;--9分频计数器 SIGNAL CN: INTEGER RANGE 0 TO 34;--整体计数器 SIGNAL C_ENB: STD_LOGIC;--整体计数器时钟驱动信号 SIGNAL FS_CTL: STD_LOGIC;--控制8、9分频比例信号,高电平8分频,低电平9分频 BEGIN P1:PROCESS(F_IN)--8、9分频计数进程 BEGIN IF (F_IN'EVENT AND F_IN='1') THEN IF(FS_CTL='0') THEN--9分频 IF CN2=8 THEN--计数 CN2<=0; ELSE CN2<=CN2+1; END IF; IF CN2>4 THEN--控制输出,占空比0.5 F_OUT<='1'; ELSE F_OUT<='0'; END IF; IF CN2=8 THEN--控制整体计数器驱动信号 C_ENB<='1'; ELSE C_ENB<='0'; END IF; ELSE IF CN1=7 THEN--8分频计数,同上 CN1<=0; ELSE CN1<=CN1+1; END IF; IF CN1>3 THEN F_OUT<='1'; ELSE F_OUT<='0'; END IF; IF CN1=7 THEN C_ENB<='1'; ELSE C_ENB<='0'; END IF; END IF; END IF; END PROCESS P1; P2:PROCESS(C_ENB)--整体计数进程 BEGIN IF (C_ENB'EVENT AND C_ENB='1') THEN--由驱动信号驱动 IF CN=34 THEN--计数 CN<=0; ELSE CN<=CN+1; END IF; IF (CN=34 OR CN=2 OR CN=5 OR CN=8 OR CN=11 OR CN=14 OR CN=17 OR CN=20 OR CN=23 OR CN=26 OR CN=29 OR CN=32) THEN FS_CTL<='0'; ELSE FS_CTL<='1'; END IF;--8、9分频比例分配 ELSE CN<=CN; END IF; END PROCESS P2; END A;
调音经验4、专业电子分频器的使用技巧
4专业电子分频器的使用技巧 在一套音响系统中提到分频器一般来说是指能将：20Hz--20000Hz频段的音频信号分成合适的、不同的几个频率段，然后分别送给相应功放，用来推动相应音箱的一种音响周边设备。由于它是一种用来处理、分配音频频率信号的电子设备，所以我们通常也叫它：电子分频器。电子分频器的详细功能和工作原理我就不多说了，这里我只是侧重于对一些大家比较重视或经常感到困惑的方面做一些通俗易懂的介绍，希望能对大家有所帮助！ 一、我们为什么要使用电子分频器 我们音响师研究电声和现在电声设备与技术的不断发展都是为了一个目的：就是要尽量忠实的再现各种音源，当然要把自然界里千奇百怪、各种各样的声音完全利用现在的电声技术再现是不太现实几乎做不到的。大家知道，声音的频率范围是在20Hz—20000Hz之间，现在大多数前级音频处理设备的频率范围是可以达到这样宽度的，但目前的扬声器却成了一个瓶颈部分，我们奢想使用一种或简单几只扬声器就能放送出接近20Hz--20000Hz这样宽频率的声音是很难做到的，因为现在单只喇叭的有效工作频率范围都不是很宽。鉴于此电声工程师们就设计出了在不同频率段内工作的音箱，如： 1、重低音音箱：让它在大约30-200Hz的频率范围内工作。 2、低中音音箱：让它在大约200-2000Hz的频率范围内工作。 3、高音音箱：让它在大约2000-20000Hz的频率范围内工作。 如此以来我们就可以利用在不同频率段工作的不同种类的音箱配置一套能最大限度接近声音真实频率（20Hz--20000Hz）的音响系统了。当然不同音箱设备的构成和参数是不同的，我上面说的是以一个三分频的系统为例，实际使用上还有其它诸如：2分频或4分频等系统，而且不同音响系统中由于采用的音箱会有区别，因此这些音箱的工作频率也不可能是固定相同的，但大体的原理和思路是一样的。 那么有一个问题就是： 我们如何给这些在不同频率段工作的、不同种类的音箱灵活分配音频频率呢？为了解决这个问题，电子分频器就应运而生了，它可以根据不同音箱工作频率的需要提供合适的频率段，例如： 1、我们可以用电子分频器将高频信号通过功放送到高音扬声器中. 2、可以用电子分频器将中频信号通过功放送到中音扬声器中。 3、可以用电子分频器将低频信号通过功放送到低音扬声器中。 这样高、中、低频信号独立输出、互不干涉，因此可以尽可能发挥不同扬声器的工作频段优势，使音响系统中各频段声音重放显得更加均衡一些，使声音更具层次感，使音色更加完美。
3分频器的设计
三分频器的设计 时钟输入端（clkin）首先反向和不反向分别接到两个D触发器的时钟输入端，两个D触发器的输出接到一个二输入或非门的输入端，或非门的输出反馈到前面两个D触发器的D输入端，并且或非门的输出后面接一二分频器，得到占空比为50%的三分频波形。 图1：图形设计 VHDL程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity fen3 is port (clkin : in std_logic; --时钟输入 qout1 : buffer std_logic; qout2 : buffer std_logic; qout3 : buffer std_logic; clkout : out std_logic --占空比为1/2的三分频输出 ); end fen3; architecture behave of fen3 is begin qout3<=qout1 nor qout2; process(clkin) begin if clkin'event and clkin='1' then --在上升沿触发 qout1<=qout3; end if;
end process; process(clkin) begin if clkin'event and clkin='0' then --在下降沿触发 qout2<=qout3; end if; end process; process(qout3) variable tem:std_logic; begin if qout3'event and qout3='1' then --二分频tem:=not tem; end if; clkout<=tem; end process; end behave; 图3：仿真结果
分频器
L1与C1组成的低通滤波器将200-54的分频点选在1.5kHz，这里将它的分频点恰当进步，主要是单元特性好，更重要是音频的功率八成都会集在中低频，恰当进步低频单元的截止频率，能够充分发扬单元专长，给出的声响将愈加丰满有力度。若是分频点过低，不光丧失了单元优势，反而还会加剧中频单元的担负，导致振幅过载、失真增大等弊端。 尽管中频单元的有用频响宽达800Hz～10kHz，L2、L3与C2、C 3组成的带通滤波器仅取其 1.5～6kHz的一段频带，这也是它的黄金频段。L4、C4构成的高通滤波器将YDQG5-14的分频点定为6kHz，本单元的下限截止频率也获得较高，将愈加轻松自如地在高频段发扬它的专长。因为合理的挑选分频点，3个单元各自都作业在声功率最高的频带，故体系的归纳灵敏度也要比各单元的均匀特性灵敏度高出1～2dB。 分频器元件少，电路也很简单，关于分频电容器最起码的要求是高频特性好，耗费及容量差错小。当前的聚丙烯CBB无极性电容器的耗费角正切值仅为0.08％～0.1％，高频功能优良，体积小、无感、价廉，完全能担任Hi-Fi体系分频电路的需求。本音箱选用耐压为63V的CBB21、CBB22电容器，9.4 uF的用2只4.7 uF的并联即可。高耐压电容在分频器上无大含义，价钱却成倍上升。不要盲目崇拜那些进口货洋电容，这类电容并不一定能显着改进音质，价钱却高得惊人，有时1只10 uF的电容往往超越一只中低频扬声器单元的价格。 分频线圈L的内阻R0巨细直接关系到传输功率与音质，在胆机中分频器与输出变压器二次侧线圈、扬声器音圈及传输馈线呈串联回
(一)、分频器作用和特点 1、基本分频任务：由于现在音箱的种类很多，系统中要采用什么功病能的、几分频的电子分频器还是要灵活配置的，现在通常用的电子频器有2分频、3分频、4分频等区分，超过4分频就显得太复杂和无实际意义了。当然现在的电声技术日新月异，目前还有一些分频器在分频的同时还可以对音频信号进行一些其它方面的处理，但不管什么类型电子分频器的主要功能和任务当然还是分频 2、保护音箱设备：我们知道不同扬声器的工作频率是不一样的，一般来说口径越大的扬声器其低频特性也越好，频率下潜也越低。就好像在相同情况下，18寸扬声器的低音效果一般会比15寸扬声器的低音效果好些；相反中音部分就要采用较小口径的扬声器了，因为通常情况下现在的纸盆振动式扬声器口径越小发出的声音频率也就越高；以此类推高音部分的振动膜片也应该很小才能发出很高频率的声音来。既然扬声器这么复杂，种类又如此繁多，那么如何保障它们能够安全有效的工作就显得很重要了。电子分频器可以提供不同扬声器各自需要的最佳工作频率,让各种扬声器更合理、更安全的工作。设想一下：假如系统中中高音音箱没有经过电子分频器分频，而是直接使用了全频段的音频信号，那么这些中高音音箱在低频信号的冲击下就会很容易损坏，因此，电子分频器除了分频任务外，正常的使用它更重要的功能还有：保护音箱设备。 3、增加声音的层次感：假如一个音响系统中有很多只不同种类的音箱，的确没有使用电子分频器，不同种类的音箱都使用未经分频的全频信号，那不同音箱之间就会有很多频率叠加、重复的部分，声干涉也会变得很严重，声音就会变得模糊不清，声场也会很差而且话筒还会容易产生声反馈。如果使用了电子分频器进行了合理的分频，让不同音箱处在最佳工作状态下，这样不同音箱之间发出的声音频率范围几乎不会重复了，这样就减少了声波互相干涉的现象，声音就会变得格外清晰，音色也会更好、更具有层次感了！ (二)、缺点和不足 1、太多分频选择会导致思想混乱：俗话说有利就有弊，和其它专业音响的周边设备一样，电子分频器也不是十全十美的，有些时候系统中需要分频的音箱多了就会显得很复杂，因为不同的音箱就需要有不同的分频点、不同的工作频率段，对于水平一般的音响师来说，在这样的情况下使用电子分频器分频时会让他们觉得无从下手。因此细心仔细的调整是很重要的，同时我们还可以尽量少用4分频，采用2分频或3分频的方法，这样可以简单些，也会让我们的调整思路变得更加清晰些。 2、使用电子分频器后会导致声效下降：虽然使用电子分频器的优点很多，但由于它硬性的规定了不同音箱的工作频率范围，因此也使得这些音箱的效能受到了限制，没有完全发挥出来，浪费了很大一部分资源。例如：一只双15寸的全频音箱不经过电子分频器时可以发出很正常、较大的声音来，但如果经过了电子分频器分频后在200Hz以上频率工作的话，那这只音箱的丰满度和震撼力就会全没有了，因为此时音箱的低音给电子分频器切掉了。同样情况下我们利用电子分频器也切掉了大部分低音音箱的高音部分，虽然这样音色可能会好听了，但不可否认的是低音音箱也浪费掉了大量的能量。这对于音箱数量较多又注重音色的音响系统来说还无所谓，但如果一套音响系统中音箱数量不多又不注重音色只是要大声些，那此时还是不使用电子分频器现实一些。
EDA 实验2简单分频时序逻辑电路设计 实验报告
时序电路设计 实验目的: 1．掌握条件语句在简单时序模块设计中的使用。 2．学习在Verilog模块中应用计数器。 实验环境: Windows 7、MAX+PlusⅡ10等。 实验内容: 1．模为60的8421BCD码加法计数器的文本设计及仿真。 2．BCD码—七段数码管显示译码器的文本设计及仿真。 3．用For语句设计和仿真七人投票表决器。 4．1/20分频器的文本设计及仿真。 实验过程: 一、模为60的8421BCD码加法计数器的文本设计及仿真： （1）新建文本：选择菜单File下的New，出现如图5.1所示的对话框，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。 图5.1 新建文本 （2）另存为V erilog编辑文件，命名为“count60.v”如图5.2所示。 （3）在编辑窗口中输入程序，如图5.3所示。
图5.2 另存为.V编辑文件图5.4 设置当前仿真的文本设计 图5.3 模为60的8421BCD码加法计数器的设计代码
（4）设置当前文本：在MAX+PLUS II中，在编译一个项目前，必须确定一个设计文件作为当前项目。按下列步骤确定项目名：在File菜单中选择Project 中的Name选项，将出现Project Name 对话框：在Files 框内，选择当前的设计文件。选择“OK”。如图5.4所示。 （5）打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler 项，即出现如图5.5的编译器窗口。 图5.5 编译器窗口 选择Start即可开始编译，MAX+PLUS II编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera 器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。 （6）建立波形编辑文件：选择菜单File下的New选项，在出现的New对话框中选择“Waveform Editor File”，单击OK后将出现波形编辑器子窗口。 （7）仿真节点插入：选择菜单Node下的Enter Nodes from SNF选项，出现如图5.6所示的选择信号结点对话框。按右上侧的“List”按钮，在左边的列表框选择需要的信号结点，然后按中间的“=>”按钮，单击“OK”，选中的信号将出现在波形编辑器中。 图5.6 仿真节点插入
分频器的设计
首先讲一下单元: 一般情况下,我们对单元按频率会划分为超高音,高音,中高音,中音,重低音,低音,超低音 超高音:負責22kHz以上的頻率 高音:負責5000Hz~22kHz頻率、 中音:負責1500~5000Hz頻率 低音:負責1500Hz以下頻率 超低音(增加)負責200Hz以下頻率 也有网友提出其她的划分标准 以A音(C调的“哆来咪法嗦啦西”的“啦”音,频率为440赫兹)为基准音,以倍频的形式向下三个八度向上五个八度,把全音域分为八个八度,一个个八度就就是音响上常说的一个倍频程(1oct)。具体的划分就是这样的: 55－110赫兹,110－220赫兹,220－440赫兹,440－880赫兹,880－1760赫兹,1760－3520赫兹,3520－7040赫兹,7040－14080赫兹,共八段(八个八度)。这样就很清晰的瞧出频段的划分了。110赫兹以下－超低频; 110－220赫兹－低频; 220－440赫兹－中低频; 440－880赫兹－低中频; 880－1760赫兹－中频; 1760－3520赫兹－中高频; 3520－7040赫兹－高频; 7040赫兹以上－超高频。 还有两种频段划分方法 以“E”音划分 -20 次低频 20-40 极低频 40-80 低频下段 80-160 低频上段 160-320 中频下段 320-640 中频中段
640-1280 中频上段 1280-2560 高频下段 2560-5120 高频中段 5120-10240 高频上段 10240- 极高频 以“C”划分 -63 极低频 63-125 低频下段 125-250 低频上段 250-500 中频下段 500-1K 中频中段 1K-2K 中频上段 2K-4K 高频下段 4K-8K 高频上段 8K- 极高频 分频器的主要元件:电阻,电感,电容 电阻在分频器中的作用:调整灵敏度 电感:其特性就是阻挡较高频率,只让较低的频率通过电容:其特性与电感刚好相反,也就就是阻挡频率通过
分频器的设计
分频器的设计 一、课程设计目的 1.学会使用电路设计与仿真软件工具Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice内部元件库。通过该实验，掌握Hspice的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。 2.分频器大多选用市售成品，但市场上出售的分频器良莠不齐，质量上乘者多在百元以上，非普通用户所能接受。价格在几十元以下的分频器质量难以保证，实际使用表现平庸。自制分频器可以较少的投入换取较大的收获。 二.内容 分频器-概述 分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器，即使在输入输出信号均为正弦波时也往往采用模数转换－数字分频－数模转换的方法来实现分频。正弦分频器除在输入信噪比低和频率极高的场合已很少使用。
分频器-作用 分频器是音箱中的“大脑”，对音质的好坏至关重要。功放输出的音乐讯号必须经过分频器中的各滤波元件处理，让各单元特定频率的讯号通过。要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍，明朗、舒适、宽广、自然的音质效果。 在一个扬声器系统里，人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用。尤其在中、高频部分，分频电路所起到的作用就更为明显。其作用如下： 合理地分割各单元的工作频段； 合理地进行各单元功率分配； 使各单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真； 利用分频电路的特性以弥补单元在某频段里的声缺陷； 将各频段圆滑平顺地对接起来。 分频器-分类 1）功率分频器：位于功率放大器之后，设置在音箱内，通过LC滤波网络，将功率放大器输出的功率音频信号分为低音，中音和高音，分别送至各自扬声器。连接简单，使用方便，但消耗功率，出现音频谷
EDA数控分频器的设计报告
数控分频器的设计 1、实验目的： 学习数控分频器的设计、分析和测试方法。 2、实验原理： 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可，详细设计程序如例下文所示。 1) VHDL及语句分析 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DVF IS --定义实体DVF PORT ( CLK : IN STD_LOGIC; --时钟输入 D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); --7位预置数 FOUT : OUT STD_LOGIC ); --输出的频率 END DVF; ARCHITECTURE one OF DVF IS --定义结构体one SIGNAL FULL : STD_LOGIC; --定义信号full BEGIN P_REG: PROCESS(CLK) --进程P_REG中CNT8从预置数D开始 逐步累加到255后，FULL置1；再将 CNT8置为D，循环以获得一个新的周期 脉冲序列FULL，即产生新的频率V ARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLK'EVENT AND CLK = '1' THEN IF CNT8 = "11111111" THEN CNT8 := D; FULL<='1'; ELSE CNT8 := CNT8 + 1; FULL <= '0'; END IF; END IF; END PROCESS P_REG ; P_DIV: PROCESS(FULL) --进程P_DIV中，FOUT是占空比为50%的周期