计算机组成原理(唐塑飞)—笔记

第一章计算机系统概论1.

译程序，一种是解释程序。

?

（源程序）的全部语句一次翻译成机器语言程序，而后再执行机器语言程序。（先翻译全部，后执行全部）

?并且立即执行这

条语句，接着翻译源程序的下一条语句，即使下一条重复执行该语句，也必须重新翻译。（翻译一条，执行一条）

2.多级层次结构的计算机系统：

3.区别计算机体系结构与计算机组成的两个基本概念。

?计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构

与功能特性。（计算机系统的属性通常是指用机器语言编程的程序员所看到的传统机器的属性）（概念性的结构与功能特性）

?

（具体指令的实现）

4.冯·诺依曼计算机的特点

?计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。

?指令和数据以同等地位存放在存储器内，并可按地址访问。

?指令和数据均用二进制数表示。

?指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在

存储器中的位置。

?指令在存储器内按顺序访问。（存储程序）

?机器已运算器为中心，输入输出设备与存储器间的数据传送通过运算器来完成。

5.以存储器为中心的计算机结构框图:

6.计算机组成框图：

7.ALU和CU是CPU的核心部件。

?ALU, Arithmetic Logic Unit）简称算术逻辑部件，用来完成算术

逻辑运算。

?Control Unit ,CU）用来解释存储器中的指令，并发出各种操作命令来执

行指令。

8.M,各种逻辑元件及控制电路等。存储体由许多存储

单元组成，每个存储单元又包含若干个存储元件，每个存储元件能寄存一位二进制代码“0”，“1”。

9.主存的工作方式就是按存储单元的地址号来实现对存储子各位的存，去。这种存取方式

成为按地址存取方式，即按地址访问存储器。（访存）

10.运算器（ALU）和控制器（CU）组成CPU,再加存储器（主存和辅存）构成主体，

最后加上输入输出设备构成硬件。

11.MAR 与MDR

?存储器地址寄存器，用来存放要访问的存储

单元的地址，其位数对应存储单元的个数（MAR为10位，则有210=1024个存储单元）

?存储器数据寄存器，用来存放从存储体某单元取

出的代码或者准备往某单元存入的代码，器位数和存储字长相等。

12.运算器最少包括3个寄存器和一个算术逻辑单元（ALU），其中ACC(Accumulator)为累

加器，MQ（Multiplier-Quotient Register）为乘商寄存器，X为操作数寄存器。

13.指令和数据都存于存储器中，计算机如何区分它们？

?通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可以将指

令取出；在执行阶段通过访问存储器可以将操作数取出。这样，虽然数据和指令都是

以0、1代码形式存在存储器中，但CPU可以判断出在取指阶段访问存储器取出的0、1代码是指令；在执行阶段访问存储器取出的0、1代码是数据。

14.控制器的三个阶段：

?取指阶段：要命令存储器读出一条指令。

?分析阶段：对指令进行分析，指出该指令要完成的操作，并按寻址特征指明操作数的

地址。

?执行阶段：根据操作数所在的地址以及指令的操作码完成某种操作。

15.控制器由程序计数器（Program Counter, PC），指令寄存器（Instruction Register, IR）

以及控制单元（CU）组成。

?PC用来存放当前欲执行指令的地址，它与主存的MAR之间有一条直接通路，具有

自动加1的功能，即可自动形成下一条指令。

?IR用来存放当前指令，IR的内容来自主存的MDR。IR中的操作码（OP(IR)）送至

CU，记作OP(IR)→CU,用来分析指令；其地址码（Ad(IR)作为操作数的地址送至存储器的MAR），记作Ad(IR) →MAR。

?CU用来分析当前指令所需完成的操作，并发出给中微操作的命令序列，用以控制所

有被控对象。

16.计算机硬件的主要技术指标：机器字长、存储容量和运算速度。

17.机器字长：

?CPU一次能处理数据的位数，通常和CPU的寄存器位数有关。它直接

影响加法器，数据总线以及存储字长的位数。

18.存储容量：

?存储器的容量应该包括主存和辅存容量。

?= 存储单元个数X 存

储字长。（MAR的位数反映了存储单元的个数，MDR的位数反映了存储字长）。

?

19.运算速度：现在计算机的运算速度普遍采用单位时间内执行指令的平均条数来衡量，并

用MIPS（Million Instruction Per Second,百万条指令每秒）作为计量单位。

20.CPI：(Cycle Per Instruction)即执行一条指令所需的时钟周期数（机器主频的倒数）。

第二章计算机的发展和应用

1.计算机的产生和发展：

?第一代电子管计算机（Electrionic Numerial Integrator And Computer, ENIAC）

?第二代晶体管计算机

?第三代集成电路计算机

?第四代大规模和超大规模集成电路

第三章系统总线

1.计算机系统的五大部件之间的互联方式有两种：

?

?

2.

?在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受

相同的信息。

?总线实际上是由许多传输线或通路组成，每一条可一位一位地传输二进制代码，一串

二进制代码可以在一段时间内逐一传输完成。若干条传输线可以同时传输若干二进制代码。

?总线上信息的传送：串行和并行。

3. 以CPU 为中心的双总线结构

? 一组总线连接CPU

M 总线）。

? 一组建立CPU 和各I/O

总线)。 4. 单总线结构框图

5. 以存储器为中心的双总线结构

6. 以CPU 为中心的存储结构与单总线结构的差别：

中央处理器 CPU

I/O 总线

M 总 线

主存

I/O 接口 I/O 设备1 I/O 设备2 … …

I/O 接口

I/O 接口

I/O 设备n

单总线（系统总线）

CPU

主存

I/O 接口

I/O 设备1

I/O 设备2 I/O 接口 … I/O

设备n

I/O 接口

…

系统总线

主存

CPU

I/O 接口

I/O

设备1

…

I/O 设备n

I/O 接口

…

存储总线

?以CPU为中心的双总线结构在I/O设备与主存交换信息时仍然要占用CPU，会影响

CPU的工作效率。

?I/O设备与主存交换信息时，原则上不影响CPU的工作，CPU仍可继续处理不访问

主存或I/O设备，是CPU工作效率有所提高。

7.CPU与主存之间的总线。这组总线速度高，

只供主存与CPU之间传输信息。

8.总线的分类：

?按数据传送方式可分为并行传输总线和串行传输总线。

?按连接部件方式分，可分为片内总线、系统总线和控制总线。

?

?CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。也称板级总线(在一块电路板上各芯片间的连线)或板间总线。

?

9.按系统总线传输信息的不同，可将系统总线分为：数据总线，地址总线和控制总线。

?数据总线是用来传输各功能部件之间的数据信息的传输线，它是双向传输总线。其位

数与机器字长、存储字长有关。地址线的位数与存储单源的个数有关。

?地址总线是主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设

备的地址的传输线。

?由于数据总线、地址总线都是被挂在总线上的所有部件共享的，如何使各部件能在不

同时刻占有总线使用权，需依靠控制总线来完成，因此控制总线是用来发出各种控制信号的传输线。（通常对任一控制线而言，它的传输时单向的，但对于控制总线来说，又可认为是双向的）。

?常见的控制信号：时钟，复位，总线请求，总线允许，中断请求，中断响应，存

储器写，存储器读，I/O读，I/O写，传输响应。

10.通信总线的传输方式分两种：串行通信和并行通行。

?1位宽的传输线上，一位一位地按顺序分时传送。（由地位

到高位按顺序传送）。

?1位宽的传输线上，同时由源传送到目的的。

?并行通信适宜于近距离的数据传输，通常小于30m。串行通信适宜于远距离传送，可

以从几米达数千公里。

?串行和并行通信的数据传送速率都与距离成反比。

11.总线特性：

?

?电气特性是指总线的每一根传输线上信号的传输方向和有效地的电平范围。

?规定：由CPU发出的信号称为输出信号，送入CPU的信号称为输入信号。

?

?

12.总线性能指标：

?总线宽度：通常是指数据总线的根数，用bit（位）表示。

?总线带宽：总线宽度可以理解为总线的数据传输速率，即单位时间内总线上传输数据

的位数，通常用每秒传输信息的字节数来衡量，单位可用MBps（兆字节每秒）表示。

?时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步

?总线复用：一条信号上分时传送两种信号。

?信号线数：地址总线、数据总线和控制总线三种总线数的总和。

?总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。

?其他指标：如负载能力、电源电压、总线宽度能否扩展等。

?总线的负载能力，是指当总线接上负载后，总线输入输出的逻辑电平是否能保持在正常的额定范围内。

13.总线标准，可视为系统与各模块、模块与模块之间的一个互联的标准界面。

?按总线标准设计的接口可视为通用接口。采用总线标准可以为计算机接口的软硬件设

计提供方便。

14.总线标准种类：

?ISA ( Industrial Standard Architecture ) 总线

?是为了采用全16位的CPU而推出的，又称AT总线，它使用独立于CPU的总线时钟，因此CPU可以采用比总线频率更高的时钟，有利于CPU性能的提高。没有

支持总线仲裁的硬件逻辑，不支持多台主设备系统，所有数据的传送必须通过CPU

或DMA接口来管理。

?EISA ( Extended Industrial Standard Architecture )总线

?是一种在ISA基础上扩充开放的总线标准，与ISA可以完全兼容，从CPU中分离出了总线控制权，是一种具有智能化的总线，能支持多个总线主控器和突发方式的

传输。

?VESA ( Video Electronic Standard Architecture , VL-BUS )总线

?是由VESA(Video Electronic Standard Association ,视频电子标准协会)提出的局部总线标准，又称为VL-BUS（Local BUS）总线。所谓局部总线，是指在系统

外为两个以上模块提供的高速传输信息通道。

?PCI总线（Peripheral Component Interconnect ,外围部件互连）总线

?高性能。PCI总线是一种不依附于某个具体处理器的局部总线。它为系统提供一个高速的数据传输通道，与CPU时钟频率无关。支持突发工作

?良好的兼容性。PCI总线部件和插件接口相对处于与处理器是独立的，它支持所有的目前和将来不同结构处理器。

?支持即插即用（Plug and Play）,即任何扩展卡只要插入系统便可工作。

?支持多主设备能力。

?具有与处理器和存储器子系统完全并行操作的能力。

?提供数据的地址奇偶校验功能，保证了数据的完整和正确。

?可扩充性好。

?软件兼容性好。

?采用多路复用技术，减少了总线引脚个数。

?AGP（Accelerated Graphics Port,加速图形端口）总线

?是显示卡专用的局部总线，基于PCI 2.1版规范并进行修改而成，它采用点对点通道方式。还定义了一种“双激励”的传输技术，能在一个时中的上、下沿双向传输

数据。

?RS-232C（Recommended Standard）总线

?由美国电子工业协会EIA（Electronic Industries Association）推荐的一种串行通信总线标准，它是应用于串行二进制交换的数据终端设备（Data Terminal Equipment, DTE）和数据通信设备（Data Communication Equipment, DCE）之间的标准接口的标准接口。

?USB（Universal Serial Bus）总线

?通行串行总线基于通用连接技术，实现外设的简单快速连接，几乎可以连接所有的外设装置。

?主要特点：

1)具有真正的即插即用特性。

2) 具有很强的连接能力。

3) 数据传输率有两种，即采用普通无屏蔽双绞线和带屏蔽的双绞线。 4) 标准统一。

5) 连接电缆轻巧，电源体积缩小。 6) 生命力强。

15. 总线结构：

?

是将CPU 、主存、I/O 设备都挂在一组总线上，允许I/O 设备之间、I/O

与CPU 之间或

I/O 设备与主存之间直接交换信息。

? I/O 设备从单总线上分离出来，形成主存总线与I/O 设

备分开的结构。

? 双总线结构：通道是一个具有特殊功能的处理器，CPU 将一部分功能放给通道，使其对I/O 设备具有统一管理的功能，以完成外部设备与主存储器之间的数据传送。

? 三总线结构：主存总线用于CPU 与主存之间的传输；I/O 总线供CPU 与各类I/O 设备之间的传递信息；DMA 总线用于高速I/O 设备与主存之间交换信息。（在任意时刻智能使用一种总线，主存总线与DMA 总线不能同时对主存进行存取，I/O 总线只有在CPU 执行I/O 指令时才能用到）——管理主存和I/O 接口的是控制器，代替了CPU 。

通道

I/O 接口

设备n

…

…

I/O 接口

设备0

CPU 主存

主存总线

I/O 总线

? 另一种三总线结构：处理器与Cache 之间有一条局部总线，它将CPU 与Cache 与更多的局部设备连接。Cache 的控制机构不仅将Cache 连到局部总线上，而且还直接连到系统总线上。还有一条扩张线，它将局域网、小型计算机接口、调制解调器以及串行接口等连接起来，并通过这些接口又可与各类I/O 设备相连。扩展总线又通过扩展接口和系统总线相连。

? 四总线结构：在高速总线上挂一些高速I/O 设备，它们通过Cache 控制机构中的高速总线桥或高速缓冲器与系统总线和局部总线相连，低速的设备仍然挂在扩展总线上。

局域网 系统总线

CPU Cache

局部总线

扩展总线接口

扩展总线

Modem 串行接口

SCSI

局部I/O 控制器

主存

? PCI 总线是通过PCI 桥路（包括PCI 控制器和PCI 加速器）与CPU 总线相连。 ? PCI 总线结构是CPU 总线与PCI 总线互相隔离，具有更高的灵活性，支持更多的高速设备，而且有即插即用的特性。当PCI 总线驱动能力不足时，可采用多层结构。

16. 总线控制：判优控制（仲裁逻辑）和通信控制。 ? 总线判优控制可分集中式和分布式两种。 ? 前者将控制逻辑集集中在一处。

? 后者将控制逻辑分散在与总线连接的各个部件上。

17. 总线上所连接的设备，按其对总线有无控制功能可分为主设备（模块）和从设备（模块）。 ?

使用权的主设备才能开始传送数据。

?

18. 常见的集中控制优先仲裁方式：

? 链式查询：控制总线有3根用于控制总线（BS 总线忙、BR 总线请求、BG 总线同意）。

? 特点：在链式查询中，离总线控制部件越近的设备具有最高的优先级。只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障敏感，且优先级别低的设备可能很难获得请求。

多媒体

Modem 主存

扩展总线接口 局域网

SCSI

CPU

串行接口

FAX 系统总线

局部总线

高速总线

扩展总线

图形

Cache/桥

计数器定时查询：多一组设备地址线，少了一根总线同意线BG 。

? 特点：计数可以从“0”开始，此时一旦设备的优先次序被固定，设备的优先级就按0,1,…,n 的顺序降序排列，而且固定不变；计数器也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可以有程序设定，故优先级次序改变。且该电路对电路故障不敏感，增加了控制线数，控制也叫复杂。

…

BS －总线忙 BR －总线请求

? 独立请求方式：每一台设备均有一对总线请求线BR i 和总线同意线BG i 。总线控制部

件中还有一排队电路，可根据优先次序确定哪一台设备的请求。响应时间最快，以增加控制线数为代价。

? 特点：响应速度快，优先次序控制灵活，但控制数最多，总线控制更复杂。 ? 在独立请求方式下，若有n 个设备，则有n 个总线请求信号和n 个总线响应信号。

19. 总线通信控制：在通信时间上，应按分时方式来处理优先等级，即获得总线使用权的先

后顺序分时占用总线。

?

? 总线周期的四个阶段：

? 申请分配地址阶段：由需要使用总线的主模块提出申请，经总线仲裁决定总线使用权。

? 寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块的地址及相关命令，启动参与本次传输的从模块。

? 传数阶段：主模块和从模块进行数据交换，数据从源模块传数到目的模块。 ? 结束阶段：主模块撤销系统总线上的有关信息，让出总线使用权。

数据线 地址线

BG －总线同意

20.总线通信控制四种方式：

同步通信：

?

?时标通常有CPU的总线控制部件发出，也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对他们进行同步。

?

?优点：规定明确、统一，模块间的配合简单一致。

?缺点：主、从模块时间配合属于强制性同步，不需在限定时间内完成规定的要求。

?在同步通信的系统总线中，总线传输周期越短，数据线的位数越多，直接影响总线的传输率。

?数据传输率(MBps)=总线的宽度（B）/总线传输周期（μs）

?同步通信在系统总线设计室，对T1、T2、T3、T4都有明确的规定：

对于读命令，传输周期如下：

1)T1 ——主模块发地址。

2)T2 ——主模块发读命令。

3)T3 ——从模块提供数据。

4)T4 ——主模块撤销读命令，从模块撤销数据。

对于写命令，传输周期如下：

1)T1 ——主模块发地址。

2)T1.5 ——主模块提供数据。

3)T2 ——主模块发出写命令，从模块收命令，将总线上的数据写到地址总线所

指的单元。

4)T4 ——主模块撤销读命令，从模块撤销数据。

?

? 没有公共的时钟标准，采用应答方式（又称握手方式）。

? 应答方式，即当主模块发出请求信号(Request)时，一直等待从模块反馈回来的响应信号（Acknowledge ）后，才开始通信。主模块和从模块之间增加两条应答线。 ? 异步通信的应答方式又可分不互锁、半互锁和全互锁三种类型。

? 异步通信可用于并行传送或串行传送。 ? 异步串行通信的数据传送速率用波特率来衡量。

? 波特率是指单位时间内传送二进制数据的位数，单位用bps （位/秒）表示，记作波特。

? 比特率即单位时间内传送二进制有效数据的位数，单位是bps （位/秒）。 ? 半同步通信：

? 半同步通信既保留了同步通信的基本特点，都严格参照系统时钟的某个前沿开始，而接受方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模块和谐地工作。为此增设一条“等待“ （WAIT ）响应信号线。 ? 同步 — 送方用系统时钟前沿发信号，接收方用系统时钟后沿判断、识别。 ? 异步 — 允许不同速度的模块和谐工作。

不互锁 半互锁

全互锁

请

求

回 答

?将一个传输周期分解为两个子周期，两个传输子周期都只有单方向的信息流，每个模块都变成了主模块。

?特点：

1)各模块有权申请占用总线

2)采用同步方式通信，不等对方回答

3)各模块准备数据时，不占用总线

4)总线被占用时，无空闲

5)充分提高了总线的有效占用