基于数字电路的四路抢答器
数字电路与自动化课程设计报告
设计题目：数字智能抢答器
姓名：某某某
班级：应用电子技术（1）班
学号： 1 0 0 6 0 1 0 1 0 6
小组成员：****************
设计时间：2011年12月15号~ 2011年12月30号
目录
一、设计目的 (3)
二、设计要求 (3)
三、方案论证与比较 (4)
四、设计原理 (4)
五、硬件制作与调试 (5)
六、设计小结 (6)
七、参考书目 (7)
八、编程 (7)
九、电路原理图 (14)
一、设计目的
1、提高查找相关所需资料的能力；
2、学会Multisim与QuartusⅡ软件的基本应用及仿真功能；
3、进一步掌握电路板实际焊接的基本技能；
4、掌握译码器计时器、锁存器、编码器和译码器的工作原理及相关应用。
5、学会各种逻辑门电路的基础知识及使用方法；
6、设计一个在规定时间内（20秒）四位选手进行抢答，能锁存选手编号，显示选手编号，显示抢答所用时间，在规定时间内无人抢答时即报警的智能抢答器，同时具有清零和暂停功能。
二、设计要求
结合所学知识，运用74160、74175、555、4511、与门、非门、七段数码管等元器件设计一个如下所要求的数字智能抢答器电路。
功能：
1、有四个抢答开关1、
2、3和4，可以用其发出抢答信号。
2、另有一个控制开关，可以将系统清零，并且控制着抢答开关的开始和计时器的开始。
3、按下抢答开关的话，对应数码管上显示最先抢答者的组号。
4、电路具有互锁功能，有人优先抢答后系统能自动关闭其他路的输入信号。
5、有一个计时器，当计时器到达20秒仍然无人按抢答开关，即报警并且将禁止进行抢答。
6、打开控制开关，计时器开始计时，抢答开关可以开始抢答。
要求：
1、完成电路在Multisim的仿真设计和在QuartusⅡ的编程。
2、完成电路的排版、焊接和调试，使电路板能实现所要求的所有功能。
3、书写设计报告，拿给老师检查并进行答辩。
三、方案论证与比较
方案a:该方案的数字智能抢答器的抢答部分是由555定时器产生相应的脉冲通过74175寄存器当选手抢答时会由4511译码器在七段显示器上显示选手数字，然后通过四路与门反馈到74160然后控制计时器的显示停止，当计时到二十秒的时候会由发光二极管发出警报控制前面的抢答部分不能抢答（图见附录:电路原理图a）。
方案b:该方案的抢答部分与方案a的抢答的相同在通过反馈的过程中多用到一个三路与门电路比较复杂难懂。对于焊接电路板来说这无疑是加大了不少的难度，虽然有益于对我们的焊接技术进行锻炼，但是过于复杂的电路对于现在我们的水平仍然是不保险，可能会制作不出来电路板。所以简单点的才是我们的首选(图见附录:电路原理图b)。
所以本组所用的是方案a的原理图。
四、设计原理
抢答部分：通过555定时器产生的脉冲提供给74175寄存器一个脉冲使得74175工作，当选手按下按钮后产生个高电平提供给74175寄存器，然后在由4511译码器作用到七段数码管上控制选手号数的显示。当计时电路的时间到20秒仍无人抢答的话，将产生出一个高电平脉冲控制555定时器的脉冲，使其不能再提供给74175相应的脉冲，使得74175寄存器不能再工作，从而使得抢答控制开关的脉冲无效化不能在进行抢答。
脉冲部分：本组的脉冲部分是由555定时器提供脉冲从而使得74175寄存器与74160计时器工作，我们脉冲的主要通过两个电阻与两个电容来控制脉冲产生的快慢从而答到二十秒计时的快慢的。
计时部分：该部分的功能是由555定时器产生的脉冲而使得74160计时器工作，当555定时器每提供一次高电平并通过计时器时，计时器74160的计数脉冲次数将叠加一次。再在通过4511译码器把电平信号转换成数字在七段数码管上
显示出来，从而达到计时的目的。如果在规定时间内（20秒）有选手抢答时会产生一个反馈用的电信号来控制74160的使能端，使得74160停止计时工作。并锁存住当前的数字，从而达到当有选手抢答后，计时电路停止计时并且锁存当前时间的目的。最后当计时器到达20秒的时间时会由74160输出端产生一个反馈信号来控制前面的脉冲部分不提供脉冲，使得抢答部分不能抢答，整个抢答电路不工作。
清零部分:此部分的功能主要是由主持人来控制，当按下按钮时会产生个低电平信号控制74175寄存器、74160计时器不能工作，保持是0的状态不能进行抢答。
警报部分:此功能是当计时器到达规定时间（20秒）时，产生一个警报信号使得发光二极管亮起来，同时也使得抢答电路的部分不起作用。
例如:当3号选手在规定时间内按下按钮时会显示数字3而计数器部分不能继续工作计时停止，且其他选手的抢答同时也是无效的。
如果选手抢答过程思考过久超过规定时间（20秒）时会由计时器部分产生的警报的二极管发出警报从而控制抢答部分的选手们抢答是无效的，实现超时不能抢答的目的
五、硬件制作与调试
1、领取电器元件：4511、74160、74175、、555、控制开关、电路板、7404、500欧电阻、七段数码管、7408、7421等所需元器件；
2、上网调查各元器件各端口所指的意思，以便电路连接时可以使用；
3、测试可以测试的那些元器件是否都是可用的，去掉损坏的元器件，换成好的；
4、根据Multisim所画且仿真成功的电路原理图，利用Protel 99SE软件画出该原理图的PCB图，然后根据所画的PCB图进行硬件制作的初始排版，使得电路在焊接的时候可以尽量的简单；
5、根据排版进行电路焊接；
6、焊接完成；
7、购买相应电池作为电源接入电路，测试电路是否可行。
8、打开抢答开关，看四个抢答器是否都能抢答，计时器是否能用，清零的按键时否能用等。看电路是否可以实现所要求的所有功能。若都能实现则电路板的制作与调试成功，电路板制作完成。若不一样则进一步用相应的电器元件测试看是否是哪里焊接不完整、虚焊或者电路焊接错误等，找出原因并修改对应的地方，修改好再继续重复调试的步骤直至成功。
出现的问题：
电路板排版弄得不够好，焊接时仍然需要用到不少导线进行跳接；全部焊接完成后计时电路、抢答电路、控制电路、报警电路分开测试时都可以实现其功能，但连接一起后却实现不了功能了；焊接中出现虚焊与焊接不好出现断路、短路等现象。
六、设计小结
通过这次数字智能抢答器的制作与调试，比起上次老师要求弄得电路相对来说难度高了好多，但也因为这样让我可以学到更多不懂得知识。现在我已经可以熟练的运用Multisim软件画仿真电路原理图；懂根据Multisim软件所画得仿真电路原理图画出Protel 99SE的PCB图，让我在电路焊接的排版水平上高出许多不用像上次一样没有预先排版就随意的进行元器件的放置、连接使得电路焊接复杂且出问题后难查、难改；且为设计出能实现所要求的功能的电路不断的学习，使我各种电子元器件之间的综合运用与连接处理等，通过书本上学的理论与在实际操作中的差别让我记得更深刻，理解得更透彻。
即使电路原理图已经制作出并且仿真也成功了，但制作出来的电路却不一定可行，可能无法实现仿真时可以出来的效果或者干脆就连用都不能用七段数码管亮都不给你亮一下；在电焊过程可能出现焊错或者虚焊等；总之焊接电路板可能出现的问题是非常之多。但就死因为这样多疑让我更懂得了理论与现实成品之间的差距有很大，理论可行的想要在现实中想要实现出来还是需要认真、谨慎、努力的。最重要的是让我懂得了焊接电路前一定要进行电路的排版，可以使电路
的焊接与错误地方的检查变得容易许多。小小的电子元器件看似简单，真运用起来还真不是那么容易轻松的呢！
经过这次训练，我掌握了很多书上及理论上得不来的知识。收获颇丰。
七、参考书目
1、潘松，黄继业.EDA技术实用教程（第三版）.北京：科学出版社，2007.
2、曹林根.数字逻辑.上海：上海交通大学出版社，2000.
3、王玉龙.数字逻辑实用教程.北京：清华大学出版社，2002.
4、朱定华，高晓清，曾西洋.数字逻辑.北京：中国铁道出版社，2005.
5、潘明，潘松.数字电子技术基础.北京：科学出版社，2008.
6、https://www.360docs.net/doc/9014181969.html,百度图片
7、https://www.360docs.net/doc/9014181969.html,百度知道
8、https://www.360docs.net/doc/9014181969.html,/?fr=bk百度文库
9、https://www.360docs.net/doc/9014181969.html,/百度贴吧
附：编程：
1．抢答鉴别电路QDJB的VHDL源程序和模块（图1和图2）
--QDJB.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY QDJB IS
PORT(CLR: IN STD_LOGIC;
A, B, C, D: IN STD_LOGIC;
A1,B1,C1,D1: OUT STD_LOGIC;
STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END ENTITY QDJB;
ARCHITECTURE ART OF QDJB IS
CONSTANT W1: STD_LOGIC_VECTOR: ="0001";
CONSTANT W2: STD_LOGIC_VECTOR: ="0010";
CONSTANT W3: STD_LOGIC_VECTOR: ="0100";
CONSTANT W4: STD_LOGIC_VECTOR: ="1000";
BEGIN
PROCESS(CLR,A,B,C,D) IS
BEGIN
IF CLR='1' THEN STATES<="0000";
ELSIF (A='1'AND B='0'AND C='0'AND D='0') THEN
A1<='1'; B1<='0'; C1<='0'; D1<='0'; STATES<=W1; ELSIF (A='0'AND B='1'AND C='0'AND D='0') THEN
A1<='0'; B1<='1'; C1<='0'; D1<='0'; STATES<=W2; ELSIF (A='0'AND B='0'AND C='1'AND D='0') THEN
A1<='1'; B1<='0'; C1<='1'; D1<='0'; STATES<=W3; ELSIF (A='0'AND B='0'AND C='0'AND D='1') THEN
A1<='0'; B1<='0'; C1<='0'; D1<='1'; STATES<=W4; END IF;
END PROCESS;
END ARCHITECTURE ART;
图 1抢答鉴别电路的模块
图 2抢答鉴别电路QDJB仿真图
2. 计分器电路JFQ的VHDL源程序（图3和图4）
--JFQ.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JFQ IS
PORT(RST: IN STD_LOGIC;
ADD: IN STD_LOGIC;
CHOS: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
AA2,AA1,AA0,BB2,BB1,BB0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CC2,CC1,CC0,DD2,DD1,DD0: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END ENTITY JFQ ;
ARCHITECTURE ART OF JFQ IS
BEGIN
PROCESS(RST,ADD,CHOS) IS
VARIABLE POINTS_A2,POINTS_A1: STD_LOGIC_VECTOR(3 DOWNTO 0); VARIABLE POINTS_B2,POINTS_B1: STD_LOGIC_VECTOR(3 DOWNTO 0); VARIABLE POINTS_C2,POINTS_C1: STD_LOGIC_VECTOR(3 DOWNTO 0); VARIABLE POINTS_D2,POINTS_D1: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
IF (ADD'EVENT AND ADD='1') THEN
IF RST='1' THEN
POINTS_A2: ="0001"; POINTS_A1: ="0000";
POINTS_B2: ="0001"; POINTS_B1: ="0000";
POINTS_C2: ="0001"; POINTS_C1: ="0000";
POINTS_D2: ="0001"; POINTS_D1: ="0000";
ELSIF CHOS="0001" THEN
IF POINTS_A1="1001" THEN
POINTS_A1: ="0000";
IF POINTS_A2="1001" THEN
POINTS_A2: ="0000";
ELSE
POINTS_A2: =POINTS_A2+'1';
END IF;
ELSE
POINTS_A1: =POINTS_A1+'1';
END IF;
ELSIF CHOS="0010" THEN
IF POINTS_B1="1001" THEN
POINTS_B1: ="0000";
IF POINTS_B2="1001" THEN
POINTS_B2: ="0000";
ELSE
POINTS_B2: =POINTS_B2+'1';
END IF;
ELSE
POINTS_B1: =POINTS_B1+'1';
END IF;
ELSIF CHOS="0100" THEN
IF POINTS_C1="1001" THEN
POINTS_C1: ="0000";
IF POINTS_C2="1001" THEN
POINTS_C2: ="0000";
ELSE
POINTS_C2: =POINTS_C2+'1';
END IF;
ELSE
POINTS_C1: =POINTS_C1+'1';
END IF;
ELSIF CHOS="1000" THEN
IF POINTS_D1="1001" THEN
POINTS_D1: ="0000";
IF POINTS_D2="1001" THEN
POINTS_D2: ="0000";
ELSE
POINTS_D2: =POINTS_D2+'1';
END IF;
ELSE
POINTS_D1: =POINTS_D1+'1';
END IF;
END IF;
END IF;
AA2<=POINTS_A2; AA1<=POINTS_A1; AA0<="0000"; BB2<=POINTS_B2; BB1<=POINTS_B1; BB0<="0000"; CC2<=POINTS_C2; CC1<=POINTS_C1; CC0<="0000"; DD2<=POINTS_D2; DD1<=POINTS_D1; DD0<="0000"; END PROCESS;
END ARCHITECTURE ART;
图 3 计分器电路JFQ的模块
图4 计分器电路JFQ仿真图3. 计时器电路JSQ的VHDL源程序（图5和图6）
--JSQ.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JSQ IS
PORT(CLR,LDN,EN,CLK: IN STD_LOGIC;
TA,TB: IN STD_LOGIC;
QA: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); QB: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END ENTITY JSQ;
ARCHITECTURE ART OF JSQ IS
SIGNAL DA: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL DB: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
PROCESS(TA,TB,CLR) IS
BEGIN
IF CLR='1' THEN
DA<="0000";
DB<="0000";
ELSE
IF TA='1' THEN
DA<=DA+'1' ;
END IF;
IF TB='1' THEN
DB<=DB+'1';
END IF;
END IF;
END PROCESS;
PROCESS(CLK) IS
VARIABLE TMPA: STD_LOGIC_VECTOR(3 DOWNTO 0); VARIABLE TMPB: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
IF CLR='1' THEN TMPA: ="0000"; TMPB: ="0110"; ELSIF CLK'EVENT AND CLK='1' THEN
IF LDN='1' THEN TMPA: =DA; TMPB: =DB;
ELSIF EN='1' THEN
IF TMPA="0000" THEN
TMPA: ="1001";
IF TMPB="0000" THEN TMPB: ="0110"; ELSE TMPB: =TMPB-1;
END IF;
ELSE TMPA: =TMPA-1;
END IF;
END IF;
END IF;
QA<=TMPA; QB<=TMPB;
END PROCESS;
END ARCHITECTURE ART;
图 5计时器电路JSQ的模块
图 6计时器电路JSQ仿真图
4. 译码器电路YMQ的VHDL源程序（图7和图8）
--YMQ.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY YMQ IS
PORT(AIN4: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
DOUT7: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END YMQ;
ARCHITECTURE ART OF YMQ IS
BEGIN
PROCESS(AIN4)
BEGIN
CASE AIN4 IS
WHEN "0000"=>DOUT7<="0111111"; --0
WHEN "0001"=>DOUT7<="0000110"; --1
WHEN "0010"=>DOUT7<="1011011"; --2
WHEN "0011"=>DOUT7<="1001111"; --3
WHEN "0100"=>DOUT7<="1100110"; --4
WHEN "0101"=>DOUT7<="1101101"; --5
WHEN "0110"=>DOUT7<="1111101"; --6 WHEN "0111"=>DOUT7<="0000111"; --7
WHEN "1000"=>DOUT7<="1111111"; --8
WHEN "1001"=>DOUT7<="1101111"; --9
WHEN OTHERS=>DOUT7<="0000000";
END CASE;
END PROCESS;
END ARCHITECTURE ART;
图 7译码器电路YMQ的模块
图8译码器电路YMQ仿真图
附：电路原理图：
（电路原理图a）
（电子原理图b）
数字电子设计_八路抢答器介绍
数字电子技术 课程设计任务书 专业 班级 姓名 学号 指导老师 年月日 学院
目录 摘要 第一章设计技术要求 第二章系统的组成框图及工作原理第三章单元电路设计 1.1 抢答电路的设计 1.2 定时电路的设计 1.3 报警电路的设计 1.4 时序控制电路的设计 第四章整机电路的设计 第五章元件清单 第六章参考文献 第七章设计总结
摘要 进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。 主要介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能，若超过抢答时间则抢答无效。 该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。 关键词: 抢答器编码译码定时报警 第一章设计技术的要求 （1）设计8路抢答器，编号与参赛选手一一对应。 （2）具有优先显示抢答序号及时间的功能并禁止其他选手的抢答。（3）主持人预置抢答时间，控制比赛的开始与结束。 （4）报警电路：主持人按下“开始”键时报警并进入抢答状态；当抢答者发出抢答信号时报警提示；在规定抢答终止时间到时报警。 第二章系统的组成框图及工作原理 抢答器的组成框图
四路智力竞赛抢答器设计
数电课程设计 智力竞赛抢答器 姓名：郭堃 学号：200800800050 学院：信息工程学院专业：通信工程 年级2008级 指导教师：张军蕊
四路多路智能抢答器设计 前言 关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛。 在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。 前言 (1) 一、实验目的 (2) 二、实验内容和要求 (2) 三、设计思路 (2) 四、电路设计 (2) 1．电路设计指标 (3) 2．仿真电路组成 (4) （1）四路抢答器原理 (4) （2）定时器实现 (5) （3）计数电路 (6) （4）完整电路 (7) 五、总结与体会 (7) 六、参考文献 (8)
一、实验目的 1．学习智力竞赛抢答器电路的工作原理。 2．学习综合数字电子电路的设计、实现和调试方法。 二、实验内容和要求 设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。 要求：每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。在此基础上再增加计分电路和犯规电路。 三、设计思路 可将整个系统分为三个主要模块：抢答鉴别模块QDJB ；抢答计时模块JSQ ；抢答计分模块JFQ 。整个系统的组成框图如图5-5-8所示。 图--1 智力竞赛抢答器系统框图 四、电路设计 CLR A B C D 抢答 鉴别 电路 ALED BLED CLED DLED 组别显示译码 电路 组别显示 计分 电路 SCOREA SCOREB SCOREC SCORED ADD 计时 电路 LOAD L1 L0 CLK EN 计时显示译码 电路 JSXS1 JSXS0
8路数字抢答器课程设计报告
八路抢答器课程设计报告设计课题：数显八路抢答器 专业班级 08电气一班 学生姓名：陈建运 - 学号：06 指导教师： 设计时间： 2010-12 %
目录 课程设计任务书 (2) 摘要 (4) ）Abstract (5) 一、实验目的 (6) 二、设计要求与内容 (6) 三、设计及原理 (7) 总体方案设计 (7) 设计思路 (7) 总电路框图 (7) 各模块设计方案及原理说明 (8) \ 抢答电路 (8) 倒计时电路 (12) 四、电路仿真 (14) 抢答电路 (14) 倒计时电路 (17) 五、实验结果及分析 (20) 六、收获、体会和建议 (22) 附录 (25) > 1.总电路图 (25) 2. 元件引脚图 (26) 3.元器件清单 (28) 主要参考文献 (29) `
￥ 摘要 抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用peotul完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。 关键词: 电子设计自动化；数字电子技术；抢答器；仿真 Abstract 。 Responder is a tool that has been widely used in various intelligence and knowledge competitions occasions. The design to eight-way quiz Responder basic concepts, from the practical application, the use of electronic design automation (EDA) technology, with digital, analog electronics design extension of the answering device. The design of the Responder use Multisim11 completed the schematic design and circuit simulation, with digital display, countdown shows, coding and decoding functions, with good results.
8路抢答器基于fpga解析
基于FPGA的多路数字抢答器的设计 摘要：本文主要介绍了以FPGA为基础的八路数字抢答器的设计，首先对各模块的功能进行分配，此次设计主要有七个模块，依次为分频模块、抢答模块、加减分模块、倒计时模块、设置倒计时模块、蜂鸣器模块和数字显示模块。主持人按下开始键可以实现抢答开始，选手号的显示，加减分模块，积分的显示，积分的重置，并启动倒计时模块；若有选手犯规或者倒计时记到五秒，停止倒计时，开启蜂鸣器，并为进入加减分模块做准备。此次设计程序用Quartus II12.0为软件开发平台，用Verilog语言来编写，使用模块化编程思想，自上向下，通过寄存器变量来控制各个模块的运行。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上稍加修改可以增加很多其他功能的抢答器，因此后期可塑性很强，因为核心是FPGA芯片，外围电路比较简单，可靠性强、运算速度高，因此便于维护，并且维护费用低。 关键词：FPGA、抢答器、倒计时、犯规报警、加减分、显示 目录 第一章绪论................. . (2) 第二章 FPGA原理及相关开发工具软件的介绍 (3) 2.1 FPGA的简介..... . (3) 2.1.1 FPGA的发展与趋势......... .. (3) 2.1.2 FPGA的工作原理及基本特点 (4) 2.1.3 FPGA的开发流程 (5) 2.1.4 FPGA的配置... . (5) 2.2 软件介绍............... .. (6) 2.2.1 Verilog HDL的介绍........... .. (6)
2.2.2 Quartus II软件.................... .. (7) 第三章数字抢答器系统设计方案和主要模块 (8) 3.1 功能描述及设计架构...... .. (8) 3.2 抢答器程序流程图以及各模块代码分析 (10) 3.2.1 抢答器程序结构及主程序流程图 (10) 3.2.2 秒分频模块 (15) 3.2.3 倒计时以及倒计时剩5S时报警模块...... 错误！未定义书签。 3.2.4 倒计时显示及倒数计时设置显示模块 (20) 3.2.5 选手号显示及违规报警模块 (26) 3.2.6倒计时设置模块 (30) 3.2.7顶层模块 (35) 3.3 硬件电路 (37) 3.3．1 按键电路图 (38) 3.3．2 数码管显示电路图 (38) 3.3．2 蜂鸣器电路图 (39) 第四章管脚分配及功能 (40) 第五章总结 (41) 参考文献 (418) 第一章绪论 1.1 课题研究背景 随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方
人竞赛抢答器实验报告
数电实验报告 姓名：侯婉思 专业：通信工程 班级：1111 学号： 指导老师：田丽娜 四人竞赛抢答器实验报告 一．前言 现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。 对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则。 本文介绍了一种用74系列常用集成电路设计的高分辨率的4路抢答器。该抢答器为全数字集成电路设计，具有分组数多、分辨率高等优点。该抢答器除具有基本的抢答功能外，还具有优先能力,定时及复位功能。主持人通过控制开关使抢答器达到复位的功能。 二．实验目的 1. 学习并掌握抢答器的工作原理及其设计方法 2. 熟悉各个芯片的功能及其各个管脚的接法。 3. 灵活运用学过的知识并将其加以巩固，发散思维，提高学生的动手能力和思维的缜密。 三．设计任务与要求 1、设计任务 设计一台可供4名选手参加比赛的竞赛抢答器。选手抢答时，数码显示选手组号。 2.设计要求： 抢答器的基本功能： 1.设计一个智力抢答器，可同时供四名选手或四个代表队参加比赛，编号为一，二，三，四，各用一个抢答按钮，分别用四个按钮S0——S3表示。 2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管清零）。 3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，此外，要封锁输入电路，实现优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。
4路智力竞赛抢答器
信息与电气工程学院 课程设计说明书（2013 /2014学年第二学期） 课程名称：单片机应用 题目：4路智力竞赛抢答器 专业班级：自动化 学生姓名： 学号： 指导教师： 设计周数：两周 设计成绩： 2014年07月10日
一、课程设计目的 通过长达两周的单片机课程设计,使我加深对《单片机原理及应用》课程所学理论知识的理解,并将理论与实践相结合。结合课程设计的内容，学会单片机最小系统及外围电路的设计，基本电子元器件的使用，利用Protel软件绘制电路原理图和PCB图，编写程序并结合protues进行仿真，检查电路的合理性及可行性，进行软硬件联机调试，发现问题并解决问题。学会查阅相关专业技术资料及设计手册，提高团队合作及独立解决问题的能力。 二、课程设计任务及要求 2.1 原始数据及主要任务 采用STC90C52作为控制单元，实现4路智力竞赛抢答器的设计。 1.设计键盘输入电路。 2.设计显示电路。 3.合理分配地址，编写系统程序。 4.利用Protel设计硬件电路原理图和PCB图。 5.用protues仿真 2.2 技术要求 设计一台以MCS-51为核心的可供4名选手参加比赛的智力竞赛抢答器。4名选手各一个按键抢答，主持人一个按键用来系统清零和开始；1个数码管显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器响；选手抢答成功时，一个数码管显示选手号，同时蜂鸣器发3声间隔1秒笛响，倒计时停止。初始状态，2个数码管均为0，当抢答成功时，时间数码管显示暂停时间，选手号数码管显示选手号，直到系统清零。 三、设计思路及原理 3.1 设计思路 设置5个独立按键，其编号分别是1到5，key1为主持人按键，key2-key5分别为1-4号选手按键。主持人未按键时，其他选手抢答无效，只有当主持人按下开始按键时才可以进行抢答，左边数码管从“9”到“0”开始倒计时，当4个按钮只要有一个按下即只要有人抢答时，左边数码管倒计时停止，右边数码管显示选手编号，蜂鸣器发出3声间隔1秒笛响，选手前面的指示灯也一同点亮，其他抢答都无效。当选手答完后，由主持人按键将数码管清零，继续开始抢答。若10秒内无人抢答，则声鸣器发出超时报警声。选用两个共阳极数码管作为显示，数码管倒计时采用定时器T0进行1S钟计时。 3.2设计原理图
单片机实验8路抢答器C语言版
单片机综合实验报告 题目: 8路抢答器实验 班级： 姓名： 学号： 指导老师： 时间：
一、实验内容： 以单片机为核心，设计一个8位竞赛抢答器：同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。本实验有Protues软件仿真。 分别设置一个抢答控制开关S1和复位开关S2，由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮抢答时，锁存相应的编号，并且优先抢答选手的编号一直保持显示在显示器上，直到主持人将系统复位为止。 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定为30秒。 当主持人启动“开始”键后，定时器进行减计时，同时绿色LED灯亮。 二、实验电路及功能说明 分别设置一个抢答控制开关S1和复位开关S2，由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮抢答时，锁存相应的编号，并且优先抢答选手的编号一直保持显示在显示器上，直到主持人将系统复位为止。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统复位为止。复位后参赛队员可继续抢答。 如果定时时间已到，无人抢答，本次抢答无效，系统报警红色LED灯亮，并禁止抢答，定时显示器上显示00。
三、实验程序流程图： 主程序； 非法抢答序；抢答时间调整程序；回答时间调整程序；倒计时程序；正常抢答处理程序；犯规处理程序；显示及发声程序。主流程图如下图所示 子程序
四、实验结果分析 五、心得体会
六、程序清单 #include
四路竞赛抢答器设计
四路竞赛抢答器设计与仿真。 一、设计题目：四路竞赛抢答设计与仿真 二、设计要求 设计并仿真能容纳四组参赛队参赛的声光显示抢答器，要求： 1）主持人按下复位后，允许开始抢答， 2）有人抢答成功，即发出光、声报警信号，并封锁其他参赛队抢答信号的输入 主要器件 1）74LS175、74LS04； 2）发光二极管、蜂鸣器、三极管等。
三、题目分析 为达到设计要求可以有两种方案可以选择 方案1：采用CD4511芯片作为抢答信号的触发、锁存和译码输出。这样虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。 方案2：采用集成4D触发器来完成抢答部分。虽然元件较多，但在实现锁存功能时可以简单的实现。 经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。然后利用软件Multisim来进行仿真调试，再进行逐步改进。智力竞赛是在竞赛中分成几组参加，我设计的为四组，这时针对主持人提出的问题，各组一般进行抢答，对于抢答，需要一种逻辑电路抢答器作为裁判员。先由主持人控制主电路，各组再进行抢答，优先抢答者抢到并回答问题解除抢答信号后，电路才恢复下一次抢答。 以下是我设计的智力竞赛抢答器的主要设计思路：主持人控制开关接地与四组开关接5V 电压，我集成4D触发器74LS175，起到优先抢答的作用。利用当其中一组抢答即对应的开关关闭，对应的锁存输入端为高电平，对应的输出端也为高电平，经过与门，实现锁存功能。这样，当一组抢答时其它组就被屏蔽了。举个例子来说，若一组得到抢答权，则由于接上电压该组输出高电压，又由于锁存器的锁存原因，其它二组，三组，四组输出的为低电平，与一组相连的发光二极管会发光，同时通过或非门与报警电路相连，使之发出连续响声。因为由两个或门与译码器连接，译码器是输入高电平有效，而第一组输出高电平时，对应的LED 亮，说明改组拥有回答问题的权利。当主持人的控制开关复位时，各组的抢答者就开始抢答，当主持人的控制开关清零复位时，开始下一轮抢答。 以上就是我设计的竞赛抢答器的设计思路。
数电智力竞赛抢答器课程设计完全版
电子技术 课程设计 成绩评定表 设计课题：智力竞赛抢答器 学院名称：电气工程学院 专业班级：电气1503 学生：段帅朋 学号： 201523010310 指导教师： 设计地点：31-220 设计时间： 2017.6.26-2017.7.2
电子技术课程设计任务书
目录 1.绪论 (3) 1.1设计目的 (3) 1.2 设计要求 (3) 2.方案设计 (3) 2.1系统工作流程图 (3) 2.2 元器件清单 (4) 2.3主要元器件选择与分析 (5) 2.3.1 轻触开关 (5) 2.3.2 74LS192计数芯片 (5) 2.3.3共阴极数码管以及其驱动芯片74LS48 (6) 2.3.4 74LS175四路D触发器 (7) 2.3.5 555定时器 (8) 2.3.6 集成门电路 (8) 2.3.7 无源蜂鸣器 (8) 3.原理分析 (9) 3.1 抢答必答模式选择及其指示电路 (9) 3.2 抢答电路 (9) 3.3 脉冲产生电路 (10) 3.4单稳态定时电路 (11) 3.5 定时电路 (12) 3.6 音响电路 (13) 3.7整机电路分析 (13) 3.8加减分数电路 (14) 4.设计总结 (15)
1.绪论 1.1设计目的 1、注重培养学生正确的设计思想，掌握课程设计的主要容、步骤和方法。 2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。 3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。为以后从事电子电路设计、研制电子产品打下基础。 4、了解电子线路设计的工程，学会书写设计说明书。 5、培养学生严肃、认真的科学态度和工作作风。 6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 7、培养学生自主学习能力，扩展知识面。 8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。 9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。 1.2 设计要求 用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。 2.方案设计 2.1系统工作流程图 系统流程图如2.1所示，控制电路是核心组成部分，它控制抢答电路、音响电路、指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑实现对各个模块的控制。1K脉冲主要用于触发器时钟，秒脉冲主要用于计时器。
8路抢答器的设计报告(数字电路课程设计)资料
《数字电子技术》课程设计报告 8路智力抢答器 设计与制作 设计要求： 1、可同时供8名选手或8个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答 的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由 主持人设定； 5、具有报警功能。 成绩：评阅人： XX科技学院理学院
8路智力抢答器 设计与制作 8路智力抢答器是一种用数字电路技术实现由主持人控制、定时抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间时，即使抢答，不会显示选手号码。 8路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于8路智力抢答器包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 一、设计要求 （一）设计指标 1、计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、 2、 3、 4、 5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0——S7。 2、给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，
同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 6、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 （二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试； （三）制作要求自行装配和调试，并能发现问题和解决问题。 （四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、原理框图 抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时
八路数字显示抢答器的设计要点
目录 1实习目的与要求 (2) 2实习内容 (3) 2.1电路设计……………….……………………………………………………. .3 2.1.1抢答电路设计 (3) 2.1.2定时电路设计 (4) 2.1.3报警电路设计 (5) 2.1.4时序控制电路设计 (6) 2.2整体电路设计 (6) 2.3 电路的仿真 (6) 2.3.1 抢答电路的仿真 (7) 2.3.2定时电路的仿真 (8) 2.3.3脉冲发生电路的仿真 (9) 2.3.4报警电路的仿真 (11) 3心得体会 (11) 参考文献 (12) 附录 (13) 附录A 整体仿真图 (13) 附录B 整体图 (13)
1实习目的要求 实习内容 本次实习的内容是独立完成一个八路数显抢答器的设计，采用电路仿真设计软件完成竞赛抢答器电路的设计及仿真调试，在微机上仿真实现数字式竞赛抢答器的设计。 实习具体内容为：比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。同时还应设计记分、犯规和奖惩记录等多种功能。 设计要求： 1、基本部分 (1) 抢答器可供八组使用，组别键(信)号可以锁存；抢答指示用发光二极管(LED)。 (2) 记分部分独立(不受组别信号控制)，至少用2位二组数码管指示，步 进有10分、5分两种选择，并且具有预置、递增、递减功能。 (3) 要求性能可靠、操作简便。 2、发挥部分(选做) 数字智力竞赛抢答器(自动记分)原理框图
(1) 增加抢答路数，数码管显示其组别键(信)号。 (2) 自动记分(受组别信号控制)：当主持人分别按步进得分键、递增键或递减键后能够将分值自动累计在某组记分器上）。 (3) 超时报警。 实习任务要求 1、画出总体设计框图，以说明数字式竞赛抢答器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 2、设计各个功能模块的电路图，加上原理说明。 3、选择合适的元器件，在仿真软件上连接验证、仿真、调试各个功能模块的电路。在连接验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的仿真、调试和故障排除。 4、在验证各个功能模块基础上，对整个电路的元器件和连接，进行合理布局，进行整个数字钟电路的连接验证、仿真、调试。 5、自行接线验证、仿真、调试，并能检查和发现问题，根据原理、现象和仿真结果分析问题所在，加以解决。学生要解决的问题包括元器件选择、连接和整体设计引起的问题。 2实习内容 2.1电路设计 2.1.1 抢答电路设计 如图1所示为抢答电路图。电路选用优先编码器 74LS148 和锁存器74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于"
智力竞赛抢答器设计
智力竞赛抢答器设计
项目任务书题目：智力竞赛抢答装置的设计与调试 系部电子信息工程学院 学科门类工学 专业光电信息工程 2014年12月15日
智力竞赛抢答装置的设计与调试 摘要 随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答 器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏, 再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。 关键词：抢答电路定时电路报警电路时序控制
目录 一引 言 (1) 1.1课题来源及意义 (2) 1.2 研究现状及趋 势 (3) 二系统设计 (4) 2.1概述 (5) （阐述抢答器的系统原理，包括综述，组成框图及各部分介绍） 2.2方案比较 (6) （总结各个方案的优缺点，比较几种方案） 2.3 方案确定 (7) （通过上节内容中的几种方案的比较，得出最优方案，并详细介绍）三电路设计与调试 (8) （包括单元电路设计，参数计算，元器件选型，最终得出总电路图，并阐述调试方法与过程）
四总结与展 望 (9) （总结你的设计方案的优缺点，并提出改进方案） 4.1总结 (10) 4.2展 望 (11) 参考文献 (12) 附录 (13) （附系统总体电路图，用正规软件绘制）
8路数字抢答器设计说明
简易8路数显抢答器： 简单实用的八路数显抢答器，主要包括抢答、编码、优先锁存、数显、复位及音频振荡等电路。元器件主要包括 CD4511.N E555、IN 4148、三极管（901 4）、LED 共阴极数码管、扬声器、小型按钮开关及电阻电容等。 说明： 抢答数显电路： J1～J8八个按钮开关组成抢答键。D1～D12十二个二极管组成编码器，将抢答键按对应的BCD 码进行编码，并将所得的高电平加在CD4511所对应的输入端。CD4511是一块含BCD —七段锁存/译码/驱动电路于一体的集成电路。CD4511的 1、2、 6、7脚为BCD 码输入端，9～15脚为显示输出端。3脚为测试端（LT），当L T 为“0 ”时，输出全为“1 ”。4脚为消隐端（B I ），当B I 为“0 ”时，输出全为“0 ”，因此此时可以清除锁存器内的数值，即可使用为复位端。5脚为锁存允许端（L E ），当L E 端由“0 ”→“1 ”时，a 、b 、c 、d 、e 、f 、g 七个输出端保持在LE 为“0”时所加BCD 码对应的数码显示状态。 16、8脚分别接电源正负极。由CD4511的引脚图可知， 6、2、 1、7脚分别代表BCD 码的 8、4、
2、1位。按下对应的键，即可得到 0001、0010、 0011、0100、 01、0110、 0111、1000八个一系列的BCD 码。高电平加在CD4511对应的输入端上，便可以由其内部电路译码为十进制数在数码管上显示出来。优先锁存电路由两个二极管（ D13、D14）、一个三极管（VT）、两个电阻及CD4511的锁存允许端（LE）完成。在初始状态或复位后的状态时，CD4511输入端都与一个电阻（10K）串联接地，所以此时BCD码输入端为“00”，则CD4511输出端a、b、c、d、e、f 均为高电平，g 为低电平，且数码显示为“0”。而当d 为高电平，三极管（VT）导通及g 为低电平时， D13、D14的正极均为低电平，使CD4511的LE 端为低电平“0”，可见，此时没有锁存即允许BCD码输入。而当任一抢答键按下时，由数码显示可知，CD4511输出端d 输出为低电平或输出端g输出为高电平，两个状态必有一个存在或着都存在。迫使CD4511的LE端，由“0”→“1”，即将首先输入的BCD 码显示的数字锁存并保持。此刻，其它按键编码就无法输入，从而达到了抢答的目的。音频振荡电路为NE555组成的多谐振荡器推动扬声器发出讯响声。四只二极管（IN4148）组成二极管或门电路分别接CD4511的 1、2、 6、7引脚，为NE555提供电源+Ucc，即任何抢答键按下时，扬声器都能发出报警声。元器件清单 序号910元件名称 电阻 电阻
四路数字竞赛抢答器
南京晓庄学院 综合电子设计报告 设计题目：四路数字竞赛抢答器的设计与实现 学生姓名： 学号： 专业：电子信息科学与技术 所在院系：物理与电子工程学院 指导教师： 时间：2012年10月至2012年12月 目录 目录 ......................................................................................................................................... 错误!未定义书签。 1、设计目的 ........................................................................................................................... 错误!未定义书签。 2、设计要求 ........................................................................................................................... 错误!未定义书签。 3、设计方案 ........................................................................................................................... 错误!未定义书签。 3.1总体设计 ..................................................................................................................... 错误!未定义书签。 3.2系统的硬件电路设计及原理分析 ............................................................................. 错误!未定义书签。 4、系统单元电路模块功能分析 ........................................................................................... 错误!未定义书签。 4.1抢答模块及主要功能分析 ......................................................................................... 错误!未定义书签。 4.2倒计时显示模块主要功能分析 ................................................................................. 错误!未定义书签。 4.3单稳态触发电路模块主要功能分析 ......................................................................... 错误!未定义书签。 4.4时基电路模块功能分析 ............................................................................................. 错误!未定义书签。 5、元件清单........................................................................................................................... 错误!未定义书签。设计心得 ................................................................................................................................. 错误!未定义书签。参考文献 ................................................................................................................................. 错误!未定义书签。
8路数字抢答器课程设计报告
学号： 课程设计 题目八路数字抢答器 学院信息工程学院 专业通信工程 班级 姓名 指导教师 2010年 7月 9日
课程设计任务书 题目：八路数字抢答器 起始条件：要求对数字电路里555电路的运用有所了解，同时熟悉计数电路和译码电路的运用，还要能够运用Multisim软件进行电路的仿真。 要求完成的主要任务: 1．运用数字电路设计一个能够满足特定要求的八路抢答器 2．绘制电路原理图并进行仿真，要求在报告中画出正确的波形。3．按照所画的原理图，在仿真的基础上焊接实物并进行调试。 时间安排： 编号 任务时间 1 查资料、原理图设计3天 2 仿真电路并修改 3天 3 实物焊接与调试5天 4 报告撰写 2天 5 答辩1天 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 课程设计任务书 (2) 摘要 (4) Abstract (5) 一、实验目的 (6) 二、设计要求与内容 (6) 三、设计及原理 (7) 3.1 总体方案设计 (7) 3.1.1 设计思路 (7) 3.1.2 总电路框图 (7) 3.2 各模块设计方案及原理说明 (8) 3.2.1 抢答电路 (8) 3.2.2 倒计时电路 (12) 四、电路仿真 (13) 4.1 抢答电路 (13) 4.2 倒计时电路 (15) 五、实验结果及分析 (17) 六、收获、体会和建议 (19) 附录 (21) 1.总电路图 (21) 2. 元件引脚图 (22) 3.元器件清单 (24) 主要参考文献 (25)
摘要 抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。 关键词: 电子设计自动化；数字电子技术；抢答器；仿真
基于plc的四路抢答器
基于p l c的四路抢答器 The Standardization Office was revised on the afternoon of December 13, 2020
沈阳化工大学 三级项目 项目名称：基于plc的四路抢答器 学院：机械工程学院 班级： 小组成员： 指导教师： 2018年11月22日
摘要 近年来随着科技的飞速发展，PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC(Programmable Logic Controller)对PLC控制智力抢答器进行控制。首先，选择这个题目之后，我们对本次设计进行了全面的思考。使我们对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。 关键词:智力控制，四路抢答器，PLC
目录 一、绪论 研究背景 (1) 二、方案选择 功能介绍 (1) 竞赛抢答器控制要求 (1) 三、硬件电路设计 控制分析 (2) 外部接线图 (2) 四、软件设计 I/O地址分配 (3) 梯形图设计与分析 (4) 五、程序仿真 程序仿真运行 (7)
四路智力竞赛抢答器设计说明
建筑大学 电气与电子信息工程学院数字电子技术课程设计报告 设计题目：四路竞赛抢答电路 专业班级：信工131班 学生： 学号： 指导老师： 设计时间：
前言 关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非抢答器的设计与制作智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间，使人们增加一些科学知识和生活常识。常广泛。 在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
目录 前言 (4) 一 . 课程设计目的 (5) 二 . 课程设计题目与容 (5) 三 . 系统设计方案 (7) 四 . 电路工作原理 (8) 五 . 单元电路设计参数计算及元器件选择 (11) 六 . 完整电路图 (16) 七 .需要的元器件清单： (17) 八 . 总结与体会 (18) 九 . 参考文献 (20)
数字电子技术课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电子技术的基本知识，独立设计比较复杂的数字电路的能力。 通过数字电路课程设计使学生做到： 1、综合运用电子设计课程中所学到的理论知识，独立完成一个设计课题。 2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、了解常用电子器件的类型和特性，并掌握合理选用的原则。 4、学会电子电路的安装与调试技能，掌握电子电路的测试方法。掌握常用电子仪器的使用方法。 5、学会撰写课程设计总结报告。