debussy使用
前期问题解决方案
1.altera后仿真问题
系统内有宏模块库的仿真:
需要添加库文件，路径\altera\80\quartus\eda\sim_lib
220model.v :带有用户原语类型的Quartus自带的IP核的库文件
altera_mf.v：Quartus自带的IP核的库文件
cycloneii_atoms.v:相应系列的器件库，这个和你选择的器件有关，这一点一定要注意，如果你选择CycloneIII，那就选择III代的，不然会编译不通过，因为你在新建项目的时候已经确立了选用芯片的型号。
布局布线后仿真：
首先在新建工程时要选择Modelsim作为仿真工具，在quartus II中编译后，在工程文件夹中生成一个:\simulation\modelsim文件夹，其中包括
*.vo是仿真网表文件，可以用来代替设计文件
*_modelsim.xrf是Quartus编译生成的信息文件；
*_v.sdo是工程延时的文件
将*.vo和*_v.sdo添加在工程中。
注意：后仿真可以不加载altera_mf.v，因为*.vo中包含了构造信息和参数。
总结：
RTL级前仿真，如果有宏模块库必须加载altera_mf.v，不需要cycloneii_atoms.v 综合布局布线后仿真，必须对cycloneii_atoms.v进行编译，altera_mf.v和*.vo 任选一个即可。
2.debuss波形输入问题
Debussy 介绍
Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analy sis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagram、waveform、state bubble diagram 之间，即时做trace，协助工程师debug。
可能您会觉的：只要有simulator如ModelSim就可以做debug了，我何必再学这套软体呢? 其实Debussy v5.0以后的新版本，还提供了nLint -- check coding style & synthesizable，这蛮有用的，可以协助工程师了解如何写好co ding style，并养成习惯。
下图所示为整个Debussy 的原理架构，可归纳几个结论：
Debussy有四个主要单元(component)，nTrace、nWave、nSchema、nState
?nTrace -- Hypertext source code analysis and browse tool (为% Debussy &所开启的主画面)
?nWave -- Waveform analysis tool (可由nTrace内开启，或直接%n Wave &开启)
?nSchema -- Hierarchy schematic generator
?nState -- Finite State Machine Extraction and analysis tool
Debussy本身不含模拟器(simulator)，必须呼叫外部模拟器(如Verilog-X L or ModelSim)产生FSDB file，其显示波形的单元"nWave"透过读取FSDB fi
le，才能显示波形或讯号值的变化
快速上手五部曲：(Debussy v.5.2)
1. Import Files and generate FSDB file
2. Trace between hierarchy browser and source code
3. Trace between hierarchy browser、source code and schematic
4. Trace between hierarchy browser、source code、schematic and w aveform
5. nLint
(nState本文没介绍，有兴趣的读者，请依文后的连结，自行下载CIC所提供的NOVAS原厂编写教材参考)
1. Import Files and generate FSDB file
1-1 启动Debussy：% Debussy & (此处的D大小写都可以，但其它指令的大小写可能就有差别)
开启nTrace window如下，此时工作目录下会新建一个"DebussyLog"目录
1-2 Import Files：File \ Import Design...
结果如下图所示：nTrace视窗中，含有三个区域，Hierarchical Brower、Source code window、Message window。
(如果不想看波形，只想查看source code与schematic的关係，您可以
直接跳到step 2-1)
此时DebussyLog目录内会有Debussy.cmd、turbo.log、compiler.log三个档案。Debussy.cmd纪录所有import
的档案与之后所有的执行程序。我们可以直接引用这个档案来执行上一次我们做过的一连串程序(refer to 1-5)。
1-3 设定外部模拟器，藉其產生FSDB file：Tools \ Options \ Preferen ces...
1-4 切换到Interactive Mode：Tools \ Interactive Mode(此时ToolBar 上会出现Simulation选单)
开始执行模拟：Simulation \ Run/Continue (模拟结束工作目录下就会產
生dump_i.fsdb )
Source code目录下，要有先前ModelSim所建立的此project的work li brary，不然会有错误讯息：Failed to access library 'work' at "work"。另外，你不能只是开一个work资料夹，而是要真的用ModelSim產生work library，并且把design compile to the work library后，step 1-4才会正确动作。
1-5 结束程式：File \ Exit
1-6 快速启动执行序
把DebussyLog目录下的指令记录档Debussy.cmd复制到目前工作目录下，重新编辑此档(删掉最后一行的"debExit"
然后储存)，引用它来开启Debussy可重复之前同样的动作程序
% Debussy -play Debussy.cmd & (结果相当於从步骤1-1做到1-4)
1-7 其他启动Debussy的方法
% Debussy -f xxx.f (类似开启一个事先编写的批次档，可以同时一次载入多个.v)
% Debussy -vhdl -f xxx.f (类似开启一个事先编写的批次档，可以同时一次载入多个.vhd)
以上都是属於Import design from file的方法，另外还有一种方法是Imp ort design from library。两者的差异在於：
Import design from file是将design compile to RAM，而Import desi gn from library则是将design compile to library
(default lib. is "work")。
对於比较大的project，为了避免每次使用Debussy都要花时间compile，建议採用Import design from library的方
法，而且mixed-language design一定要用Import design from library 的方法。
Ex. for Verilog files：%vericom -inc-f run.f
%Debussy -lib work -top xxx &
Ex. for VHDL files：%vhdlcom -93-f run.f
%Debussy -lib work -top xxx &
2. Trace between hierarchy browser and source code
2-1 在Hierarchy browser点击A1(FourBitAdder)左侧的符号"+"，可以展开四个full adder (fa0, fa1, fa2, fa3)
－>
2-2 试著双击Hierarchy browser内的testbed or A1 or fa0 ...
右边的source code window会立即切换到相对的module
也可以利用滑鼠"中键"，将左边的module name直接拖曳丢进右边sour ce code window，效果相同。
(利用滑鼠中键在不同视窗间拖曳，是Debussy中最常用的方法) 2-3 双击上图source code window内的"fulladder"(in line 8)，软体会自动帮你追踪出引用fa0的地方
结果示於下图-- A1(FourBitAdder)的fa0 (in line 32)；若再双击fa0(in line 32)，则又回到上图。
--> 你可以藉由这个方法，轻易的追踪出project内的所有design彼此之间的关连性
：恢复上一动作
2-4 除了追踪designs之间的关连性，也可以用同样的方法追踪出signal's d rivers and loads。
若双击上图的讯号c_in (in line 24)，将显示该讯号的所有的drive load s
结果如下图-- message window显示，有4处drive c_in，分别在add
4test line 69, 71, 73, 75
用Show Next 来查看所有的drive loads (at line 69, 71, 73, 75)
选定line 69, Trace \ Load 则可用来追踪该讯号的所有"loads"
3. Trace between hierarchy browser、source code and schematic
3-1 开启nSchema有三种方法
* (nTrace) Tools \ New Schematic \ ...
* 双击工具列上的New Schematic icon
* 把想看schematic的部分，直接以滑鼠中键，从hierarchy brows er拖曳丢进icon (常用)
下图是把A1(FourBitAdder)丢进New Schematic icon的结果：
如果想直接看symbol "fulladder"的source code，先以左键选定(highlig ht)该元件，然后按右键，从快速选单选择"Display Source Code"
选择(highlight)第一个full adder的第二条输出讯号，然后按Tools \ Ne w Schematic \Fan-In Cone试试
分别用来缩小/放大画面，则是让图形大小自动调整至填满整个视窗(如上图)
回前一画面；回最上层画面
3-2 双击上图内的元件符号(如第一个fulladder)可进一步看到其内容/ 细部电路组成(fa0)
3-3 请自行尝试，在hierarchy browser、source code与schematic windo w之间，用滑鼠中键互相拖曳designs/signals的效果
4. Trace between hierarchy browser、source code、schematic a
nd waveform
4-1 接下来的操作，需要利用模拟器所产生的资料(.fsdb)，以"nWave"显示讯号波形，有两种可能作法
?从1-6(对Import files已作compile，也有其.fsdb file)，接著开启"n Wave"
?从1-1~1-2，然后开启"nWave"，载入1-4所产生的dump_i.fsdb。
开启"nWave"的方法有三种
* 按(nTrace)工具列的(New Waveform icon)
* (nTrace) Tools \ New Wavefo rm
* % nWave &
4-1-1 如果是从1-2接著打开nWave window，一开始nWave内容是空的，要执行(nWave) File \ Open...
以载入dump_i.fsdb。
4-1-2 接著按Get Signals icon，此时就会看到有讯号可以让你选择了
-- 如果你看不到讯号，把想观察的design(A1)，直接从(nTrace) H
ierarchy browser拖进nWave就可以
4-1-3 (nWave) View \ Zoom \ Zoom All
-- 如果你看不到波形，请再执行一次(nTrace) Simulation \ Run/Co
ntinue就会看到
已在signal window选择的讯号，如果想要删除：选定要删除的讯号hig hlight，按滑鼠右键选择"Cut"
如果是从1-6接著打开nWave window的，直接进行step 4-1-2即可4-2 启动Active Annotation功能：(nTrace) Source \ Active Annotation 能够在nWave选择讯号触发缘，同时在nTrace的source code的所有讯号符号下方，直接看到数值的变换
4-3 在nWave双击想观察其触发状况的讯号(如c_out)
4-4 从(nTrace)Hierarchy browser双击A1(FourBitAdder)，按Search Forward icon，看看在nTrace与nWave的变化
. nLint
5-1 开启图形介面的nLint
% nLint -gui &(大小写不能改，n一定要小写，L一定要大写)
开启nLint window如下，此时工作目录下会新建一个"nLintLog"目录
Tornado IDE与VxSim目标仿真环境
实验六 Tornado IDE 与 VxSim目标仿真环 境 6.1 实验目的 熟悉 Tornado开发环境，编辑、编译、下载、调试程序，熟练使用 GNU/Diab 编译器、 Cross Wind/Wind Shell 调试工具、Brower/Wind View 分析工具、VxSim目标仿真器，了解嵌 入式开发的基本方法和过程。 6.2 实验内容 (1) Hello World和 Goodbye World实验。使用 Tornado集成开发环境新建一个工作空间 和工程，通过编辑器编辑程序，并使用工程工具的 GNU编译程序，将程序下载到运行在主 机上的 VxWorks 目标仿真器，使用Wind Shell 运行程序， (2) 通过调试 Tornado 自带的 cobble 程序，掌握使用 Browse 观察目标仿真器的内存使 用情况，使用 Wind View图形化地跟踪监视示例程序的执行流程，使用Debugger 调试运行 时应用程序的错误。 6.3 实验软硬件环境 硬件： 主机： PIII800 ，内存 256M ，硬盘 30G 及以上 目标机：VxSim目标仿真器 软件： 主机： Windows2000/XP，Tornado2.2 目标机：VxWorks5.5 6.4 实验预备知识 Tornado 软总线体系结构，Tornado的工具集组成及其功能。 6.5 实验项目与步骤 6.5.1 Hello World 与 Goodbye World 实验 在本实验中，要求使用 Tornado工具编写一个“Hello World”的程序。该程序中有两个 函数，可以在 Tornado的 Wind Shell 工具中输入这两个函数的名称来启动这两个函数执行。 步骤见下。
物流仿真实验心得体会
物流仿真实验心得体会
物流仿真实验心得体会 【篇一：物流信息系统实验心得体会】 物流信息系统实验心得体会 2011年十一月一日在交通运输学院实验大楼309机房，我们参观并做了物流信息系统实验。总体来说，这次实验做得还算成功的，效果很不错。因为这次实验设计得很有趣味性，在做的过程中，我们不仅学到了知识，了解了物流的有关程序及其操作步骤，同时也让我们在愉快做实验的同时思考采取不同措施对利润的影响，很有意义。总的来说，这次做的是两个实验，一个是关于物流决策的模拟，另外一个是运输组织的模拟。现在分别对这两个实验的具体操作步骤加以说明，并谈谈自己的感受。 一、物流决策模拟实验 首先说明这两个实验都是由中海2000物流教学系列软件实现的，在这里我便不对该软件进行介绍了，我主要谈谈它的操作步骤。该实验是由六部分构成的，事先由人为设计好，输入一定的数据，通过每一个环节的操作，到最后就会得到相应的利润图像和盈亏状况，自己通过更改相应的数据或者让计算机随机生成相应的数据，便会得到不同的利润，自己的方案还可以同其他的人竞争，很有意思。 1.挑选方式。挑选时配送流程中最关键的功能之一，订单挑选对资源提出了最高要求，是各种仓库最具客户敏感性的的部分。因此在该步骤中，仓库需要布置合适的人员才能使仓库的效率最高同时又能降低成本开支。在该步骤中，实验者可以自己创建，但要输入一定范围的实验背景和一定的服务值，成本和初始收益，然后就可以进入实验。实验是分周期进行的，在一定的周期内，改变服务水平会得到不
同的收益。通过反复地改变服务水平，我们可以得到结论，提高服务水平可以提高收益，但是更多的增加了成本，虽然知名度提升了，但是成本的增加幅度更大，从而使的收益提升的幅度变小了。 2.服务水平。服务水平是企业的一种经营模式，对于不同的企业有不同的战略模式。比如一些资产丰厚的企业，它的战略模式可能就是以服务为主导的，在对客户的服务上有了很大的提升，打出了自己的知名度和品牌，为自己远期占有大份额市场奠定了基础，是一种远期的战略计划。但是通过分析，这对近期的利益获得花费的代价是很大的。由于提高服务水平可以提高收益，但是更多的增加了成本，虽然知名度提升了，但是成本的增加幅度更大，从而使的收益提升的幅度变小了。故对于企业来讲应该采取综合措施才是好办法。 3.安全库存。这也是很重要的步骤，任何企业都必须保证物品的安全。这对综合管理物品提出了更高的要求。只有保证了物品的安全和完整，才能对客户更好地服务，故物品的安全是一切活动的必要条件。 4.扭亏为盈。在这个环节中，如果玩家得到的利润是负的或者自己获得的利润并不是自己理想中的利润时，玩家可以采取一定的措施来使自己扭亏为盈，当然自己所获得利润不可能无限的大。比如提高服务水平，降低运输成本和采购成本，提高出售价格等措施均可以使自己的利润得到改善，但是我们应加以综合考虑，不能只顾其中的一项或者某项，应该多者兼顾，注重系统性。 5.物流竞争。该环节中的竞争包括两个部分，一是合作性竞争， 二是非合作性竞争。前者主要针对的是个人或者是单个的企业，这种竞争模式是把自己当做一个系统，把别人当做一个系统，竞争的是任一个系统的功能，功能强大的顾名思义就是胜利者，即获得的利润大。这种竞争考查的是自己系统内部元素的协调性和相互关联系，各个元素协调的好的竞争力就很有优势。后者针对的是多个企业或者个人，与前者所不同的是，这种模式是把几个企业当成一个完整的系统，不仅要把构成企业各要素的关系协调好，而且企业之间的合作也要合理的调整，才能获得更多的利润。
如何使用debussy与modelsim做co-simulation(soc)(verilog)(vhdl)(debussy)(modelsim)
如何使用Debussy與ModelSim做Co-Simulation (SOC) (Verilog) (VHDL) (Debussy) (ModelSim) Abstract 本文介紹如何使用Debussy與ModelSim做Co-Simulation，並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。 Introduction 使用環境：Debussy v9 + ModelSim SE 我之前一直使用Debussy + NC-Verilog做simulation，Debussy (Verdi)可以說是HDL的Source Insight，是trace與debug的神兵利器，NC-Verilog也是Verilog simulator中速度最快的，可是最近因工作需要，拿到的一包code卻是用Verilog寫RTL，用VHDL寫testbench，所以必須2種語言一起做simulation，我在NC-Verilog一直無法成功讓兩種語言一起simulation。ModelSim雖然支援Verilog + VHDL co-simulation，但用慣Debussy的我還是無法忘懷其方便的trace code方式，所以若能讓ModelSim也能dump出Debussy所需要的fsdb檔案，這樣就太完美了。 接下來會分4個方式討論 與testbench皆使用Verilog 與testbench皆使用VHDL 使用VHDL，testbench使用Verilog 使用Verilog，testbench使用VHDL 與testbench皆使用Verilog Step 1： 設定ModeSim使用Verilog PLI (因為testbench使用Verilog) 將C:\Novas\Debussy\share\PLI\modelsim_pli\WINNT\複製到C:\\win32\下 修改C:\\，將Veriuser部分修改成如下所示： ; List of dynamically loaded objects for Verilog PLI applications ; Veriuser = ; use by verilog Veriuser = ; use by vhdl ; Veriuser = 复制代码 是個read only檔，要修改前記得修改其屬性才能存檔。
Debussy 仿真快速上手教程
快速上手五部曲： (Debussy v.5.2) 1. Import Files and generate FSDB file 2. Trace between hierarchy browser and source code 3. Trace between hierarchy browser、source code and schematic 4. Trace between hierarchy browser、source code、schematic and waveform 5. nLint (nState本文没介绍，有兴趣的读者，请依文后的连结，自行下载CIC所提 供的NOVAS原厂编写教材参考) 1. Import Files and generate FSDB file 1.1 启动Debussy：% Debussy &(此处的D大小写都可以，但其它指令的大小写 可能就有差别) 开启nTrace window如下，此时工作目录下会新建一个"DebussyLog"目录
1.2 Import Files：File \ Import Design
结果如下图所示：nTrace视窗中，含有三个区域，Hierarchical Brower、Source code window、Message window。 (如果不想看波形，只想查看source code与schematic的关係，您可以直 接跳到step 2.1) 此时DebussyLog目录内会有Debussy.cmd、turbo.log、compiler.log三个档案。Debussy.cmd纪录所有import的档案与之后所有的执行程序。我们可以直接引用这个档案来执行上一次我们做过的一连串程序(refer to 1.5)。 1.3 设定外部模拟器，藉其產生FSDB file： Tools \ Options \ Preferences
仓库物流仿真实验心得体会
竭诚为您提供优质文档/双击可除仓库物流仿真实验心得体会 篇一：物流仿真试验心得报告 物流仿真试验心得报告 （邱碧云09物流二班20xx1040213） 这次实习是通过软件模拟进行的物流试验,以模拟仿真代替实际操作过程. 一.实习目的 这次试验的目的是我们参与物流软件系统在电脑上的 操作,加深对物流流程的了解和掌握,通过理论和实践相结合,培养我们的创新能力,实际操作能力,为步入社会和工作打下扎实的基础.通过乐龙软件,结合实际情况,了解物流中心模型构造,加深对课本理论知识的认识.通过实验实习,切入了解大型企业产品在生产过程中,流水线操作的过程演示和了解,为以后进入企业,在生产流程这一块,对产品分类装卸程序运行和设计打下基础. 通过物流仿真实验实习,我么了解到,物流仿真技术是 借助计算机技术、网络技术和数学手段，采用虚拟现实方法，对物流系统进行实际模仿的一项应用技术。随着物流系统变
得越来越复杂并且内部关联性越来越强，仿真技术日益成为其研究的重要手段。运用计算机仿真技术对现有的生产物流系统的优化或新生产物流系统的设计，不仅可以避免建立物理试验模拟系统的投资，减少设计成本，而且可以通过计算机技术进行精确计算和验证分析，提高系统方案的可行性。根据物流中心的工艺设备参数和工艺流程建立起来的计算 机仿真系统，可以形成直观立体的三维仿真动画，提供生产系统的生产量，确定瓶颈位置，报告资源利用率。还可以被用来支持投资决定，校验物流系统设计的合理性，通过对不同的物流策略进行仿真实验来找出最优解。仿真运行结束后可根据统计数据生成仿真报告，显示各个物流设备的利用率、空闲率、阻塞率等数据。最后根据仿真报告提供的数据对物流系统的优缺点进行判断，做出科学决策。同时物流仿真可以降低整个物流投资成本。 通过指导书,我们知道目前几个应用较多的大型仿真软 件有automod、witness、arena、Flexsim、em-plant、simanimation、showFlow、Ralc等专业仿真软件。我们主要学习了乐龙软件的操作和应用. 二.这次实验实习,我们接触了五个实验,分别是: 1.通过型物流中心（logisticscenter）的模型构筑 其目的是本章通过“通过型物流中心”的例子来学习利用部件生成器、传送带（直线、分流、弯曲）、部件消灭器、
十二位著名音乐家的简单生平代表作集锦
1，贝多芬 生平： 路德维希·凡·贝多芬（德语：Ludwig van Beethoven，1770年12月16日－1827年3月26日），古典音乐作曲家、钢琴演奏家。出生在德国波恩，祖籍佛兰德，自幼跟从父亲学习音乐，很早就显露了音乐上的才华，八岁便开始登台演出。12岁出版了钢琴奏鸣曲，1972年经海顿指引去维也纳深造。从1796至1800年，整整4年，贝多芬的耳朵日夜作响，1820年听力开始减弱，中年失聪。他一共创作了9首编号交响曲、35首钢琴奏鸣曲（其中后32首带有编号）、10部小提琴奏鸣曲、16首弦乐四重奏、1部歌剧、2部弥撒等等。这些作品对音乐发展有着深远影响。在东亚，贝多芬被尊称为“乐圣”。 作品：《月光曲》、《第七交响曲》、《骑士芭蕾》《钢琴奏鸣曲》《致爱丽丝》（献给爱丽丝）创作《第七交响曲》、《第八交响曲》《威灵顿的胜利》 2.柴可夫 生平 柴可夫斯基（1840年5月7日—1893年11月6日），俄罗斯伟大的浪漫乐派作曲家，莫斯科音乐学院教授，俄罗斯民族乐派的代表人物。柴可夫斯基出生于沃特金斯克一个贵族家庭，从小在母亲的教导下学习钢琴，后进入圣彼得堡音乐学院，跟随安东·鲁宾斯坦学习音乐创作，成绩优异。毕业后，在尼可莱·鲁宾斯坦的邀请下，担任莫斯科音乐学院教授。他的作品常被世界各国剧院所演奏，在中国一些剧场或公众娱乐场合，用他的乐曲做伴奏编排的现代歌舞，在某些地方也深受大众喜闻乐见，其风格直接和间接地影响了很多后来者。1893年的11月6日逝世。 作品：六部交响曲、四部协奏曲、芭蕾《天鹅湖》《胡桃夹子》《睡美人》 3.德彪西 生平: 阿希尔·克劳德·德彪西（Achille-Claude Debussy，1862年8月22日－1918年3月25日），是十九世纪末、二十世纪初欧洲音乐界颇具影响的作曲家、革新家，同时也是近代“印象主义”音乐的鼻祖，对欧美各国的音乐产生了深远的影响。1873年入巴黎音乐学院，1884年以大合唱《浪子》获“罗马大奖”.他的代表作品有管弦乐《大海》，《牧神午后前奏曲》，钢琴曲《前奏曲》和《练习曲》，而他的创作最高峰则是歌剧《佩利亚斯与梅丽桑德》。第一次世界大战期间，他写过一些对遭受苦难的人民寄予同情的作品，创作风格也有所改变。此时他已患癌症，于1918年3月25日德国进攻巴黎时去世。 4，格里格 爱德华·格里格（1843年6月15日－1907年9月4日），挪威作曲家，出生于卑尔根，祖先是苏格兰人。1907年9月4日卒于同地。6岁随母学钢琴，得到音乐启蒙教育。经著名小提琴家O.布尔推荐，1858～1862年在莱比锡音乐学院学习。毕业后，在卑尔根举行首次作品音乐会。1863～1866年在丹麦首都哥本哈根活动，与挪威民族音乐的倡导者音乐家R.诺
modelsim仿真小结
Modelsim仿真小结 Modelsim的基本仿真流程大致分以下几个步骤：建库、编译工程、前后仿真、调试等。Modelsim仿真既可以在modelsim界面操作，也可以用do文件实现，这里结合学习的教程、网上看到的资料，和实际遇到的一些问题，分别做一整理小结。 1.建库 建库包括Altera库和Xilinx库，同时都包括Verilog和VHDL。这里只建了Verilog库，VHDL和Verilog步骤相同。 对于Altera库主要包括lpm元件库、Mega_Function库atera_mf、altera原语库altera_primitive和各器件系列模型库。前三种是调用altera模块的必备库，第四种是进行综合后功能仿真和布线后时序仿真需要的库，和器件系列有关，只选对应系列即可。 Altera库创建和编译步骤如下： a)在Modelsim安装目录下新建文件夹，命名altera_lib，以存放编译后的库文件，可 以在altera_lib下新建Verilog和VHDL两个子文件夹，分别存放Verilog和VHDL库。 b)打开Modelsim，新建Library，file ->new->library .. c)如下图，创建lpm库，路径E:\modeltech_10.1a\altera_lib\Verilog\lpm
d)添加库文件，并编译，compile -> compile …，出现compile source files窗口， library 指定到lpm下，查找范围，选quartus安装目录下… eda\sim_lib目录里的仿真原型文件：220model.v ，点c ompile ，点done。 到此，lpm库建立完毕。 e)同理，建立altera_mf库添加altera_mf.v ，建立primitive库添加altera_primitive.v 建立各系列的模型库，命名可用系列名加_ver“xxx_ver”，也可随意吧，添加各系列的xxx_atoms.v。 这里，也可以把以上库放在一个文件夹，这样做简单，一次就搞定，分开也就是条理清楚，没人去看，所以没必要。 f)修改modelsim.ini文件，为的是让modelsim能自动map到已经编译的这些库上。 先去掉只读属性，在[Library]和[vcom]之间加上：库名=库路径[绝对路径或者相对路径]，相对路径是相对于modelsim安装路径，modelsim安装路径用$MODEL_TECH 表示。 这里所有库都放在E:\modeltech_10.1a\altera_lib下，库名是altera_lib，这里只添加一句：altera_lib = E:\modeltech_10.1a\altera_lib g)保存退出，改回modelsim.ini只读属性，防止乱改。至此altera库建立完毕。 Xlinx库创建和编译步骤如下： 相比altera，xilinx建库很方便。xilinx有批处理命令，直接在console命令窗口，输入compxlib命令，调出编译库的窗口，先改掉modelsim安装目录下modelsim.ini只读属性。设置如下图：
供应链实训心得体会
本次实训，旨在加深我们对物流管理专业课程综合知识理解的同时具备分析问题和解决的能力。树立全局观念，注重培养我们的物流资料收集、分析、处理和集成能力，计划及执行。强化我们对物流各岗位职业技能的了解，进一步提高制造物流运营方案的设计能力。本次实训内容主要是围绕着供应链管理。三个星期的实训中，我们根据系统软件，分别扮演供应商，制造商，零售商，物流公司，模仿真实的公司运作，通过实践操作，了解物流在实际工作中所遇到的困难。 供应链管理是一种集成的管理思想和方法，它执行供应链中从供应商到最终用户的物流的计划和控制等职能。从单一的企业角度来看，是指企业通过改善上、下游供应链关系，整合和优化供应链中的信息流、物流、资金流，以获得企业的竞争优势。 我们主要是按照拉式的供应链方式操作，从零售商下订单，到制造商生产需要原材料在进行采购，在从上游往下游流动的这么一个过程。先是从零售商下订单，然后制造商接受订单，并按照订单制作出供货计划。根据供货计划，制作出mds主需求计划、mps主生产计划以及mrp物料需求计算，并发出需求通知。物流公司接收到物料需求通知，制作采购计划，生成采购订单发送给供应商。供应商按订单接收后，进行订单备货，并发送给物流公司。物流公司收到物料后，按照配送指令，制作配送计划，将原材料配送给制造商。制造商进行收料后，开始生产，并进行检验，将成品发送至物流公司。物流公司收到成品后，按照配送指令，制作配送计划，配送给零售商。零售商收到成品后，就可以往市场进行销售。整个供应链流程就结束。在供应链系统中，物流公司充当的是第三方物流公司角色，零售商、制造商、供应商都是将配送业务外包由物流公司完成。 我在制造商、供应商、零售商、物流公司中扮演了具体的角色，体会到了供应链上各个节点企业是息息相关的，一个环节的运行需要相应环节的回应，否则寸步难行。例如在做物料齐套时，配套的材料必须严格仔细清点数量，否则无法进行。 通过这次实训的实际操作，使我对整个社会物流有了更加深入的了解，同时也对物流相关性的业务流程有了一定的了解，它把我们日常学习的与专业有关的知识紧密的结合了起来，将我们所学到的专业知识和具体实践相结合，以提高我们的专业素质和能力，让我们对物流公司的营运流程有一个整体的了解。提高学习专业知识的兴趣，真正理解并吸收课堂中所学到的知识，为将来走上工作岗位打下良好基础。篇二：供应链实训小结 实训小结 终于迎来了我们的实训周，我们每个人都充满了热情和期待迎接它的到来。这次实训的主要内容是erp的供应链物流管理，这是我们之前没怎么接触到的，所以这次实训是一次尝试和练习。 关于供应链的实训，它主要包括“总账”、“应收款管理”、“应付款管理”、“采购管理”、“销售管理”、“库存管理”、“存货核算”等这些部分。这次实训内容分为了六个实验，不同实验包括着不同的业务处理。 最开始，也是最基本的就是要建立帐套，在建立之前要注意把系统时间改为实训练习中所要求的时间，这也是每天上机操作的第一件事，虽然是件很小的事，但对后来的操作很重要。建完帐套后紧接着就是设置各项基础档案，这和我们之前的电算化实训一样的，所以我们对这些操作很熟悉，只要细心点输入，基本上没有多大问题。不过这些看起来很基本，很简单，老师第一天只要求我们做这些，她不希望我们一口吃个胖子，而是将最原始最基本的信息做到准确无误，这样才能保证之后的操作没有问题。真正的难题是从实验三的采购管理开始，开始做里面第一个业务时就花费了很长的时间，怎么填写各种单据，怎么结算，怎么记账，怎么生成凭证，这些都像是新生事物，我们一步一步小心的探索着，生怕出什么差错，所以每次我在做到自己不怎么确定又害怕出错的地方，就将帐套输出，以防万一。不想在这次实训中，我遇到的最惊险的问题就是电脑显示帐套“输出成功”，然而等我回头查看时却只
modelsim和NCverilog的区别
Modelsim和NCverilog的比较 集成电路的发展趋势是，单位面积集成的晶体管的数目越来越多，可靠性越来越越高、稳定性越来越好。现在芯片集成度已经超出可人们的想象，有的芯片内部集成了数百万的晶体管，已经远远超出了人的大脑可以分析的范围。这就对EDA工具提出了更高的要求，不管是设计、仿真、综合软件的发展，都给集成电路工程师带来了巨大的便利。 modelsim是Mentor graphics公司推出的HDL代码仿真工具，也是业界最流行的HDL仿真工具之一。支持图形界面操作和脚本操作，常见的图形界面操作相对直观，但是由于重复性操作几率高、处理效率低、工程的非保存性，对于大规模的代码仿真不推荐使用；脚本操作完全可以克服以上的缺点，把常见的命令，比如库文件和RTL加载、仿真、波形显示等命令编辑成.do脚本文件，只需要让Modelsim运行.do文件即可以完成仿真，智能化程度高。 NCverilog是candence公司推出的Verilog HDL的仿真工具。NC-Verilog是Verilog-XL的升级版, 它采用Native-Compiled技术, 无论仿真速度, 处理庞大设计能力, 编辑能力, 记忆体容量和侦错环境都以倍数升级。C-Verilog是一个编译仿真器，它把Verilog代码编译成Verilog程序的定制仿真器。也就是它把Verilog 代码转换成一个C程序，然后再把该C程序编译成仿真器。因此它启动得稍微慢一些，但这样生成的编译仿真器运行得要比Verilog-XL的解释仿真器快很多。Ncverilog是shell版的，nclaunch是以图形界面为基础的，二者调用相同内核；Ncverilog的执行有三步模式和单步模式，在nclaunch中对应multiple step和single step；Ncverilog的三步模式为：ncvlog(编译) ncelab(建立snapshot文件) ncsim(对snapshot文件进行仿真)基于shell的ncverilog操作(尤其是单步模式)更适合于大批量操作，hncverilog的波形查看配套软件是simvision，其中包含原理图、波形、信号流等查看方式。 Ncverilog命令使用库文件或库目录 ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //一般编译文件在run.f 中, 库文件在lib.v中,lib2目录中的.v文件系统自动搜索使用库文件或库目录,只编译需要的模块而不必全部编译。 Verilog Testbench信号记录的系统任务: 1). SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化。 ex). $shm_open("waves.shm"); //打开波形数据库 $shm_probe(top, "AS"); // set probe on "top" 第二个参数: A -- signals of the specific scrope
浅谈Tornado2.2下程序调试
浅谈Tornado2.2下程序调试 “调试一段程序的难度是写出这段程序的难度的两倍，因此，如果你的代码尽可能清楚，那么你就不用费力的调试它”-- Brian W. Kernighan “有时周一宁愿休息而不是花一周余下的时间调试周一的代码” -- Christopher Thompson ….. ….. 调试对于软件的成败至关重要，正确使用恰当的调试工具可以提高发现和改正错误的效率。 一、调试前的准备工作 1、保证目标机跟主机能网络正常通信。如果tornado是装在虚拟机中，则要保 证虚拟机跟目标机能网络通信。用ping xx.xx.xx.xx –l 1500命令。之所以后面要加-l 1500是为了保证最大包也能ping通，如果不加-l 则为ARP包，ARP包只有64个字节。在网络通信中会出现小包能ping通，大包ping不通的情况。 2、保证WDB为Ready状态 图1 如果WDB为unReady状态，很可能是WDB的组件没有加。 二、配置Target Server Target Server是Tornado集成交叉开发环境中最重要的工具。这个工具负责主机与目标机的连接，为其他的工具使用提供通信桥梁。 点击”Tools->Targer Server->configure”。出现如下图2所示：
图2 Target server配置界面 配置界面中Targer Server要填入主机的IP地址，Targer Server PropertiesBack End(后端)默认选择wdbrpc ,它是最常用的连接类型，其支持任意种IP连接(如以太网)。Target Name/Ip Address需要填入目标机的IP地址。主机和目标机的IP地址可以在bootrom起来后看到，如图3所示。 图3 bootrom启动打印 Targer Server Properties 之Core File and Symbols，在File选项中选择主机vxworks镜像的路径，如图4所示。
物流实训报告心得体会(共8篇)
物流实训报告心得体会(共8篇) 篇一：关于物流实训心得体会关于物流实训心得体会 为了更好的适应以后的学习和工作，在本学期的上半学期。在这短短的半学期里我们主要感官物流业的宏观和微观发展以及主要的物流流程。 通过这段时间的学习，使我对我国的物流行业现状有一定的了解。中国物流业大多是运输、仓储业转变而来的，各方面的设施设备都还不够完善，管理有的还保留原有的管理模式。现在国内物流企业很多作业都无法运用到现代技术。课本上知识的现代化在现实中根本无法看到，从而得出，理论与现实有很大的差距，也看得出我国的物流还没有发展到完全信息化、自动化。 在实训中，我学会了许多书本上学不到的知识，将书本上的理论知识与实践相结合，让我明白了实践是检验真理的唯一标准，只有到实际中去，才能真正认识理论其中的意义。总之，通过学习，我不仅学到了书本上的理论知识，还亲身体验了许多物流的操作业务流程，使自己对物流专业的知识有进一步的了解。感谢学校能为我们提供这样一个高水平现代化的物流实训室，让我们每个物流管理专业的学生都可以获得这样一个宝贵机会来实际体验现代化的物流管理系统和设施，这必定为我们将来工作奠定了一定的经验基础，也
是我们学校对比其他学校物流管理专业学生的明显优势。总而言之，虽然这次实训时间非常短，但却让我的课本知识的再度升华，从感性认识上升为理性认识了。篇二：物流综合实训报告江西经济管理职业学院实训报告课程名称： 专业/班级/组别：101级物流一班 报告人：陈伟学号： 920XX37109 指导教师：实训时间：20XX-9-18—20XX-9-22 实训地点: 报告提交时间：实训目的： 为了更好的适应以后的学习和工作，为了更好的让我们了解社会 树立全局观念，着重培养我们的物流资料收集、分析、处理和集成能 进一步提高社会物流运营方案的设计和营销策划能力，这让我们学到了物流管理作业流程的新知识，让我们为以后的学习和工作打下坚实 实训过程及内容: 实训的内容：基础信息管理 资源管理设备资源管理—>新增填写设备的信息然后确定人力管理设备资源管理—>新增填写人力的信息然后确定车辆管理设备资源管理—>新增填写车辆的信息然后确定供应商管理 供应商—新增供应商—填写供应商的信息—提交
Debussy是一个VerilogVHDL调试工具
介绍 一、Debussy是一个Verilog/VHDL调试工具 Debussy是一套很好的Verilog/VHDL调试工具，可以帮助设计者快速理解复杂的设计，查找和定位设计中存在的问题，提高效率。 二、Debussy包含软件模块 Debussy主要有以下几个模块： 1、nTrace：超文本连接方式的源代码追踪及分析 2、nSchema：原理图显示及分析 3、nWave：波形显示及分析 4、nState：有限状态机的显示及分析 5、nCompare：分析仿真结果，比较其相异处。 Debussy的五个组成部分nTrace, nWave, nSchema, nState, nCompare在FSDB和Knowledge Database (KDB)的支持下高度集成。
三、Debussy功能 Debussy直接编译Verilog/VHDL源代码，并且采用了预综合技术识别电路的单元，可以生成原理图。在导入仿真结果后，可以用Active Annotation在源代码、原理图、状态图上动态显示变量的仿真值。 Debussy的输入为：Verilog/VHDL或混合语言源代码，仿真波形文件，SDF 支持的波形格式：vcd，fsdb，模拟波形文件（PowerMill，TimeMill，Avant! Star-Sim，SmartSpice） 支持的仿真器：VCS，Verilog-XL，NC-verilog，NC-VHDL，Modelsim，Leapfrog，Ploaris。
操作 一、启动 1. 启动 %debussy 启动debussy时，弹出一个nTrace窗口，包含三个子窗口： a、左边是Hierarchical Browser窗口，用来显示设计的层次（design hierachy）。 b、右边是Source Code window，显示源代码。跟踪信号的驱动、负载。 c、底下是Message window（消息窗口），用来报告操作的结果。 2．导入设计 File->Import Design Debussy提供了两种导入设计的方法： A、从设计源文件直接导入 B、从库导入（先将源文件编译成库） Note: 可以用命令的方式直接启动debussy并导入设计文件，即在命令行上列出所有的选项和源文件，或者把这些选项和源文件写到一个文件中，用-f选项指定这个文件。例如： %debussy design.v -v lib.v %debussy -f run.f Note: 启动debussy后，会自动建立一个日志目录DebussyLog，在这个目录下，有一个日志文件：，记录了Debussy的编译信息。 3．查看编译信息： File->View Import Log 二、根据仿真结果进行调试 1. 生成仿真的波形文件 Debussy提供的新的波形文件格式FSDB(Fast Signal DataBase)，相比于VCD格式，压缩量大，比vcd文件小5-50倍，加载速度快。 Debussy提供了PLI（for Verilog）和FLI（for VHDL）接口，我们可以在仿真时直接导出FSDB文件。例如，在Verilog的测试模块中加入如下语句：
Ncverilog_的一些经验
Ncverilog 的一些经验 1.Verilog和Ncverilog命令使用库文件或库目录 ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //一般编译文件在run.f中, 库文件在lib.v中,lib2目录中的.v文件系统自动搜索使用库文件或库目录,只编译需要的模块而不必全部编译 2.Verilog Testbench信号记录的系统任务: 1). SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化. ex). $shm_open("waves.shm"); //打开波形数据库 $shm_probe(top, "AS"); // set probe on "top", 第二个参数: A -- signals of the specific sc rope S -- Ports of the specified s cope and below, excluding library cells C -- Ports of the specified s cope and below, including library cells AS -- Signals of the specifie d scope and below, excluding library cells AC -- Signals of the specifie d scope and below, including library cells 还有一个 M ,表示当前scope的m emories, 可以跟上面的结合使用, "AM" "AMS" "AMC" 什么都不加表示当前scope的por ts; $shm_close //关闭数据库 2). VCD数据库也可以记录在设计仿真过程中信号的变化. 它只记录你选择的信号的变化. ex). $dumpfile("filename"); //打开数据库 $dumpvars(1, top.u1); //scope = top.u1, depth = 1 第一个参数表示深度, 为0时记录所有深度; 第二个参数表示scope,省略时表当前的scope. $dumpvars; //depth = all scope = all $dumpvars(0); //depth = all scope = current $dumpvars(1, top.u1); //depth = 1 scope = top. u1 $dumpoff //暂停记录数据改变,信号变化不写入库文件中 $dumpon //重新恢复记录 3). Debussy fsdb数据库也可以记录信号的变化,它的优势是可以跟debus sy结合,方便调试.
企业经营仿真实习心得体会
篇一：企业经营综合仿真实习个人年度总结报告模板 仿真综合实习报告 单位类别：渠道商b3 公司名称：欧瑅鞋业有限责任公司 学号： 411071824 姓名：林镇炳 班级： 指导教师：吴秀曼 提交日期：2014 年10 月27 日 广东财经大学华商学院教务处制评语： 指导教师（签名）年月日题目： 目录 一、xxxxx (1) (一)xxxx (二)xxxx (三)xxxx 二、xxxxx 2 …………………………………………………………… 3 …………………………………………………………… 6 …………………………………………………………… 8 ……………………………………………………………实习报告要求与排版字号： 1．个人年度实习报告字数要求不少于1000字。 2．实习报告排版打印统一用a4（21 x 29.7cm）格式。 3．标题用小二号黑体加粗，正文用四号宋体。行距为固定值20磅。 4．页面上边距2.54cm，下边距2.54 cm，左边距3cm，右边距2.2mm； 5．实习报告页码从正文页面起计算。页码字号，选用小四号粗黑体并居中。 6.封面的单位类别指的是生产商、渠道商、外围机构；公司名称是各团队工商注册的公司名称。 7.个人年度总结重在梳理所学所感所悟，并能发现问题提出个人见解。 个人年度总结报告 目录 一、公司基本情况 (1) 1．实习单位基本情况 (1) 2．所从事岗位的概况 (1) 二、仿真实习情况 (2) 1．实习项目及内容 (2) 2．存在问题与改进措施 (3) 三、仿真实习体会感受………………………………………………………4篇二：仿真综合实习心得体会 仿真综合实习心得体会 一、引言 一个月的模拟实习时间已经结束了。在这短短的一个月中，我初步了解到了一间公司在一个模拟市场里面是如何进行运作的。虽然我们只用一个月的时间去走完一个企业三年的运营，但是这一个月却是企业三年运营精华的浓缩，对我来说即是挑战，又是学习的好机会。在采
Debussy使用指南(上)2006.03.02
Debussy 入门指南（上） ahan/阿憨 ahan.mail@https://www.360docs.net/doc/909673054.html, Debussy 简介 Debussy 智能调试系统改善了不同层次，门级、RTL和行为级复杂AISC和IC的调试过程。它提供了一个集成Verilog和HDL分析和调试的工具来减少整个芯片设计的时间，提高工程师的工作效率。主要部件有： nTrace – 一个独立的层次行的源代码分析和浏览工具。 nSchema – 一个面向调试的层次性的原理图生成器。 nWave－一个无比全面的波形分析工具。 nState—一个功能强大的快速验证有限状态机功能的调试工具。 所有Debussy模块全部通过一个智能的数据库和FSDB。信号的数值状态自动链接到所有的窗口。操作直观方便，有上下文和超级链接。例如，紧密的集成环境可以让你找到一个信号的源代码或者原理图和波形图，通过把这个信号拉入源代码窗口中。 Debussy 有两种工作模式：交互模式和后处理模式。使用你设计的HDL 源代码，Debussy 可以生成FSDB（Fast Signal DataBase）。你也可以通过Debussy把VCD或者TimeMill、PowerMill 仿真结果转为FSDB。Debussy支持在读入VCD文件的时候直接转化为FSDB格式。交互模式可以让你实时的控制你的仿真并用图形调试仿真结果。后处理模式可以让你输出仿真的结果通过PLI输出到FSDB文件中。在仿真结束后再到debussy中做交互式调试。
Debussy窗口界面 Debussy是一个多窗口，用户界面简便的应用软件。它可以在Linux，Motif，OpenWindows和其他X－window的系统上运行。下面我们逐一介绍： nTrace – 一个独立的层次形的源代码分析和浏览工具。 当你启动Debussy，nTrace会显示在中间的窗口中，作为其他窗口创建的主界面。当你在nTrace中打开一个新的设计，Debussy就会关闭存在的nWave和nSchema窗口。 Source Debug Mode（源代码调试模式） 分三个部分，层次浏览窗口，信息浏览窗口和超文本的代码窗口。超文本源代码窗口可以显示设计中的源代码和对于的原理图，这取决于观看的模式的选择。从工具栏中View->Source Code View or Schematic View下拉菜单可以切换模式。 Interactive Mode(交互模式) 通过Tool->Interactive Mode 可以进入交互模式。交互模式是从Debussy界面调用仿真器做调试，个人建议先dump 波形再到debussy做调试。 nWave－一个无比全面的波形分析工具。 窗口又分三个主要界面，信号界面，数值界面和波形界面，基本结构和 nWave Modelsim的Waveform没有太大区别。
TORNADO环境下的命令行编译文件
Tornado环境下的命令行编译文件 Table of contents目录 T ABLE OF CONTENTS目录 (1) 1TORNADO及其编译工具简介 (2) 2两种编译工具下的C/C++文件编译 (4) 2.1GNU T OOL的编译 (4) 2.2D IAB T OOL的编译 (5) 3MAKEFILE的编译 (6) 3.1特殊变量的定义（以DCN DS45XX项目为例） (6) 3.2MAKEFILE.LOCAL的建立 (7) 3.3命令实现 (8) 4REFERENCE DOCUMENTS参考文献 (9)
1Tornado及其编译工具简介 Tornado是嵌入式实时领域里最新一代的开发调试环境。Tornado给嵌入式系统开发人员提供了一个不受目标机资源限制的超级开发和调试环境。Tornado 包含三个高度集成的部分： ·运行在主机和目标机上的强有力的交叉开发工具和实用程序； ·运行在目标机上的高性能、可裁剪的实时操作系统VxWorks； ·连接主机和目标机的多种通讯方式，如：以太网，串口线，ICE或ROM 仿真器等。 对于不同的目标机，Tornado给开发者提供一个一致的图形接口和人机界面，如图1-1所示。 图1-1 当使用Tornado的开发人员转向新的目标机时，不必再花费时间学习或适应新的工具；对深嵌入式应用开发者来说更重要的是，Tornado所有的工具都是驻留在开发平台上的。在嵌入式系统工具发展历史上，Tornado是第一个实现了当目标机资源有限时开发工具仍可使用而且功能齐全的开发环境。另外，所有工具都通过一个中央服务器（Target Server）与目标机的通讯，因此无论连结方式是Ethernet，还是串口线、ICE仿真器、ROM仿真器或客户设计的调试通道，所有工具均可使用。 Tornado提供了一套完整的GNU Tool开发工具链，其中包括： ·CPP:C预处理
物流仿真实验心得体会
物流仿真实验心得体会 篇一：物流仿真实验实训报告 《物流规划与设计》 课程实验报告 实验报告题目：仿真实验学院名称：交通与物流学院专业：港口管理班级：港口09-1班姓名：学号：成绩： 《物流规划与设计》仿真实验报告 一、实验名称 物流仿真模拟实习 二、实验目的 1、掌握仿真软件Flexsim的操作和应用，熟悉通过软件进行物流仿真建模。 2、记录Flexsim软件仿真模拟的过程，得出仿真的结果。 3、总结Flexsim仿真软件学习过程中的感受和收获。 三、实验设备 PC机，Windows XP，Flexsim教学版 四、实验步骤 实验一 1、从库里拖出一个发生器放到正投影视图中，如图1所示：
图1 2、把其余的实体拖到正投影视图视窗中，如图2所示： 1 / 9 图2 3、连接端口 连接过程是：按住“A”键，然后用鼠标左键点击发生器并拖曳到暂存区，再释放鼠标键。拖曳时你将看到一条黄线，释放时变为黑线。 图3 4、根据对实体行为特性的要求改变不同实体的参数。我们首先从发生器开始设置，最后到吸收器结束。 指定到达速率、设定临时实体类型和颜色、设定暂存区容量、为暂存区指定临时实体流选项、为处理器指定操作时间 5、重置，编译，运行得到如下图所示： 2 / 9 6、保存模型。 实验二 1、装载模型1并编译 2、向模型中添加一个分配器和两个操作员 3 / 9 3、连接中间和输入/输出端口 4、xx暂存区临时实体流设置使用操作员
4 / 9 篇二：物流仿真试验心得报告 物流仿真试验心得报告 （邱碧云 09物流二班 20XX1040213） 这次实习是通过软件模拟进行的物流试验,以模拟仿真代替实际操作过程. 一. 实习目的 这次试验的目的是我们参与物流软件系统在电脑上的操作,加深对物流流程的了解和掌握,通过理论和实践相结合,培养我们的创新能力,实际操作能力,为步入社会和工作打下扎实的基础.通过乐龙软件,结合实际情况,了解物流中心模型构造,加深对课本理论知识的认识.通过实验实习,切入了解大型企业产品在生产过程中,流水线操作的过程演示和了解,为以后进入企业,在生产流程这一块,对产品分类装卸程序运行和设计打下基础. 通过物流仿真实验实习,我么了解到, 物流仿真技术是借助计算机技术、网络技术和数学手段，采用虚拟现实方法，对物流系统进行实际模仿的一项应用技术。随着物流系统变得越来越复杂并且内部关联性越来越强，仿真技术日益成为其研究的重要手段。运用计算机仿真技术对现有的生产物流系统的优化或新生产物流系统的设计，不仅可以避免建立物理试验模拟系统的投资，减少设计成本，而且可以通过计算