数字式秒表实验报告

《电子技术》课程设计报告

题目数字式秒表

学院（部）信息学院

专业电子信息专业

班级

学生姓名

学号39

12 月19 日至12 月30 日共2 周

指导教师（签字）

前言

如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。

二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。

与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。

此次课设更是加深了我们对数字技术的理解和认识。

目录

题目摘要关键词设计要求 (4)

第一章系统概述 (5)

第二章单元电路与分析 (6)

2.1 秒信号发生器 (6)

2.1.1 555定时器的功能 (7)

2.1.2 555构成的多谐振荡器 (7)

2.1.3 多谐振荡器的仿真图 (8)

2.2 控制电路 (8)

2 .3 分、秒、毫秒计数器电路设计 (10)

2.3.1 选择计数器的方案 (10)

2.3.2 74LS161计数器的功能介绍 (11)

2.3.3 计数器最终连线图 (12)

2.4译码部分 (12)

2.4.1 译码器的基本原理 (12)

2.4.2 方案的提出 (12)

2.4.3 方案对比与选择 (13)

2.4.4 74LS48的功能介绍 (14)

2.5 数码管 (15)

2.5.1 七段数码管工作原理 (15)

2.5.2 七段数码管内部结构介绍 (15)

2.5.3 显示器匹配电路图 (16)

2.5.4 译码器与数码管匹配电路的仿真图 (16)

第三章总体电路图 (16)

第四章结束语 (17)

4.1 总结语 (17)

4.2 故障分析 (17)

参考文献 (18)

元器件明细表 (18)

鸣谢 (19)

收获与体会 (19)

评语 (20)

摘要

本次的设计任务是一个数字秒表，而秒表与普通的钟表不同，它的目的是对从某一时刻到另一时刻的时间间隔进行计时。

在翻阅相关资料后，我们把秒表的设计分成了三大部分：基准脉冲产生部分；控制部分和计数、译码、显示部分。

基准脉冲产生部分由石英振荡器和由计数器组成的分频器构成。在石英振荡器中，石英晶体的固有频率是1M Hz，即振荡器的输出为1M Hz的矩形脉冲。而分频器将1M Hz 分频为100 Hz的基准脉冲。

控制部分可由基本RS触发器和相应的开关组成。

计数、译码、显示部分中，将使用同步四位二进制加法计数器74LS161 来计数。74LS48是BCD-7段译码器/驱动器，专用于驱动LED七段共阴极显示数码管。

关键词基准脉冲计数译码数字显示

技术要求

1.秒表最大计时值为99分59.99秒；

2. 6位数码管显示，分辨率为0.01秒；

3 .具有清零，启动计时，暂停及继续计数等控制功能；

4.控制操作间不超过二个。

第一章系统概述

所为数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。

选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。其核心部分使用六个74160计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。由于555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以CP 脉冲是由555多谐振荡器产生的。

数字式秒表实际上是一个频率（100HZ ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ 的时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图所示。由图可见，数字电子钟由以下几部分组成：555振荡器和分频器组成的秒脉冲发生器；防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等

串电阻

串电阻

串电阻

第二章单元电路设计与分析

§2.1秒信号发生器

§2.1.1 555定时器的功能

555定时器组成及工作原理如下：

图2-1-1 555定时器电路结构图

如图2是555定时器电路结构的简化原理图和引脚标识。由电路原理图可见，该集成电路由下述几部分组成：串联电阻分压电路、电压比较器C1和C2、基本RS触发器、放电三极管T以及缓冲器G组成。（注释：编号555的内涵是因该集成电路的基准电压是由三个5kΩ电阻分压组成）

定时器的功能主要取决于比较器，比较器C1和C2的输出控制着RS触发器和放电三极管T的状态，R D为复位端。当R D=0时，输出U0=0,T管饱和导通。此时其他输入端状态对电路清零0状态无影响。正常工作时，应将R D接高电平。当控制电压输入端5脚悬空时，比较器C1、C2的基准电压分别是2Ucc/3和Ucc/3。如果5脚Uic外接固定

电压，则比较器C1、C2的基准电压为Uic和Uic/2。由图1中可知，若5脚悬空，当Ui6<2Ucc/3,Ui2Ucc/3时，比较器C1和C2输出均为高电平，即R=1, S=1.。RS触发器维持原状态，使Uo输出保持不变。

当Ui6>2Ucc/3，Ui2>Ucc/3时，比较器C1输出低电平，比较器C2输出高电平，即R=0，S=1，基本RS触发器置0，放电三极管T导通，输出Uo=0。

当Ui6>2Ucc/3，Ui2

综上分析，可得555定时器功能表如下表2-1-1所示：

表2-1-1

输入输出

R D Ui6 Ui2 Uo T状态

0 X X 0 导通

1 >2Ucc/3 >Ucc/3 0 导通

1 <2Ucc/3 >Ucc/3 不变不变

1 <2Ucc/3

§2.1.2 555构成的多谐振荡器

当接通电源Ucc后，电容C上的初始电压为0 ，比较器C1、C2输出为1和0，使Uo=1,使放电管T截止，电源通过R1、R2向C冲电。Uc上升至2Ucc/3时，RS触发器被复位，使Uo=0,T导通，电容C通过R2到地放电，Uc开始下降，当Uc降到Ucc/3时，输出Uo又翻回到1状态，放电管T截止，电容C又开始充电。如此周而复始，就可在3脚输出矩形波信号。

图2-1-2 555构成的多谐振荡器电路图

图2-1-3 555多谐振荡器工作波形

§2.1.3 多谐振荡器仿真图

根据设计要求，我们需要产生一个频率为100HZ的信号，由于f=1/T,带入可以算出R1=R1=4.7KΩ,在仿真软件上仿真的时候我们可以设置电阻为4.7KΩ，加上一个50Ω的电位器来调节脉冲信号的精确度。我们就可以得到一个频率为100HZ的脉冲了

§2.2 控制电路

1.启动和暂停控制开关

启动和暂停控制开关是由基本RS触发器构成的。基本RS触发器是由两个与非门交叉耦合而成的，是TTL触发器的最基本组成部分，其逻辑图如图1.8所示，它能够存储1位二进制信息，但存在R+S =1的约束条件。

基本RS触发器的用途之一是作无抖动开关。例如触发器是具有记忆功能的二进制

信息存储器件，是时序逻辑电路的基本器件之一。在图1.9（a ）所示的电路中通过希望在开关S 闭合时，A 点电压的变化是从+5V 到0V 的清楚跃迁，但是由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这在有些情况下是不允许的。为了消除开关的接触抖动，可在机械开关与驱动电路间接入一个基本RS 触发器（如图1.10所示），把带RS 触发器的无抖动的开关称为逻辑开关。

而本设计电路中使用的即为图1.10（a ）中所示的开关。在秒表的设计电路图中，启动和暂停控制开关电路如下图所示。

R1

10kΩ

R210kΩ

U1A

74LS00D

&

U2A 74LS00D &

VCC 5V J1Key = A

J2

Key = A

Q

Q

—

由图上图知，当开关J1和开关J2都打开时，基本RS 触发器的两输入端都是1，

触发器输出保持原状态不变。当开关J1闭合是，Q 输出1，基准脉冲可以输入到计数单元，秒表起动计时；当开关J2闭合是，Q 输出0，基准脉冲无法输入到计数单元，秒表

暂停计时。若要继续计时，合上开关J1即可。

2.清零开关的设计

清零功能的实现相对而言比较简单。把计数单元的所有74LS161的清零控制端Rd连接在一起，通过一个开关接地，需要清零时，闭合开关就行。

§2.3 分、秒、毫秒计数器电路设计

§2.3.1选择计数器的方案

这里我们选择用计数器74LS161芯片，通过反馈置数法构成100进制和60进制计数器。经方案论证，本课程计数器选择方案如下：

●100进制计数器

反馈置数法：将两片74LS161级联构成16×16＝256进制计数器，然后用反馈置数法构成100进制计数器，下图为计数范围0—99的100进制计数器。

●60进制计数器

原理如100进制计数器。图如下

§2.3.2 74LS161计数器的功能介绍

74LS161是集成同步二进制计数器，该计数器具有同步预置、异步清零、计数和保持四种功能，且有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图2.3.1和表2-3-1。

图2.3.1 74LS161引脚图

表2-3-1 74LS161逻辑功能表

EP ET CP 功能

0 ××××清零

1 0 ××↑置数

1 1 1 1 ↑计数

1 1 0 ××保持

1 1 ×0 ×保持

2.3.3计数器最终连线图

§2.4 译码部分

2.4.1 译码器的基本原理

译码部分最主要的组成器件就是译码器了，译码器是将输入的二进制码转变为特定信输出的电路，译码是编码的逆过程。译码器也是一种多输出的组合逻辑电路。从原理上将，它是把N个输入变量变换为它所对应的M个输出状态。每输入一组二进制代码，在M个输出状态中最多有一个为“1”（其余为“0”）或者有一个为“0”（其余为“1”）。一次译码器中和输入二进制代码对应有输出信号的那条线显示有特定信号（和其他输出线不同）。例如，当输入某一单元地址码，译码器就将这组代码译出一个特定的信号（比如为“0”），送到要找的单元（往往送到单元的使能端），接着才能更换（写入）或取出（读出）单元中的内容，进行算术或逻辑运算。译码器的输入端数n和输出端数m有如下关系：2n m，2n=m时，称为全译码；当2n>m时,称为部分译码。

§2.4.2 方案的提出

方案一：利用7447七段显示译码器

7447七段显示译码器输出为低电平有效，用以驱动共阳极数码管。逻辑符号见图9，其功能表见表2。7447有4个BCD码输入端A、B、C和D，其中D为最高有效

位，A为最低有效位，它们分别与输出端口中的4位相连。7447的7个输出引脚a～g 直接与LED的相应引脚相连。当灭灯输入/动态灭灯输出（BI/RBO）开路或为高电平而试灯输入为低电平，则所有输出端都为1。BI/RBO是线与逻辑，作灭灯输入（BI）或动态灭灯（RBO）之用，或者兼为二者之用。

图2-4-1.7447显示译码器

方案二：利用74LS48显示译码器

74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。其管脚功能如图2-4-1所示

图2-4-2. 74LS48管脚图§2.4.3 方案对比与选择

7447七段显示译码器输出为低电平有效，用以驱动共阳极数码管，而74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。在软件Multisim仿真的时候出现错误，无法正常工作，所以为了得到正确的设计结果，我们选用74LS48显示译码器。

§2.4.4 74LS48功能介绍

74LS48除了有实现7段显示译码器基本功能的输入（DCBA ）和输出（Ya ～Yg ）端外，74LS48还引入了灯测试输入端（LT ）和动态灭零输入端（RBI ），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO ）端。 其功能表如下表2-4-1

74ls48引脚功能表—七段译码驱动器功能表 十进数 或功能 输入

BI/RBO

输出

备注

LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1 1 1 1 1 1 0 1

1 H x 0 0 0 1 H 0 1 1 0 0 0 0

2 H x 0 0 1 0 H 1 1 0 1 1 0 1

3 H x 0 0 1 1 H 1 1 1 1 0 0 1

4 H x 0 1 0 0 H 0 1 1 0 0 1 1

5 H x 0 1 0 1 H 1 0 1 1 0 1 1

6 H x 0 1 1 0 H 0 0 1 1 1 1 1

7 H x 0 1 1 1 H 1 1 1 0 0 0 0

8 H x 1 0 0 0 H 1 1 1 1 1 1 1 9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11

H x 1 0 1 1 H

0 0 1 1 0 0 1 12 H x

1 1 0 0 H

0 1 0 0 0 1 1 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 BI

x

x x x x x

L 0 0 0 0 0 0 0 2

RBI H L 0 0 0 0 L 0 0 0 0 0 0 0 3

LT L x x x x x H 1 1 1 1 1 1 1 4

由74LS48真值表可获知74LS48所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经74LS48译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表2-4-1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表2-4-1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT = 0）

此时BI/RBO端作为输出端，端输入低电平信号时，表2-4-1最后一行，以及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表2-4-1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA ≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。

2.5 数码管

§2.5.1 七段数码管工作原理

在这个部分我们用七段数码管（LED）来显示结果，七段数码管有七个发光段，即a.b.c.d.e.f.g，根据设计要求的需要，我们使用了四个无小数点显示和两个有小数点显示的数码管。它们分别如图2-5-1和2-5-2。

数码显示与发光段之间的对应关系如下表2-5-1所示。

表2-5-1

BCD码显示数码发光管BCD码显示数码发光管

0000 Abcdef 0101 acdfg

0001 Bc 0110

cdefg

0010 Abdeg 0111 Abc

0011 Abcdg 1000 Abcdefg

0100 Bcfg 1001 Abcfg §2.5.2 七段数码管内部结构介绍

七段数码管内部由发光二极管构成。在发光二极管两端加上适当的电压时，就会发光。

发光二极管有两种接法：即共阴极接法和共阳极接法，如下图2-5-3,2-5-4所示。

图2-5-3 图2-5-4 §2.5.3 显示器匹配电路图

本设计采用共阴数码管与74LS48匹配。其连接图如图2-5-5所示

图2-5-5

§2.5.4 译码器与数码管匹配电路的仿真图

第三章总体电路图

第四章结束语

§4.1 总结语

通过一周半的设计，总算是有了一个结果。方案和结果都让我们比较满意，完成了所有的设计要求：1.秒表最大计时值为99分59.99秒；2. 6位数码管显示，分辨率为0.01秒；3.具有清零、启动计时、暂停及继续计数等控制功能；4. 控制操作键不超过二个。在这次课题设计中，我们的整体思路主要是参考了老师的意见，然后进行不断的研究与探索而成的。实现了电路的最简洁，使电路图简单易懂。防抖开关的使用，使我们的电路更加的稳定，这是我们这次设计中一个比较大的亮点。但是，在这次设计过程中，我们也遇到不少的麻烦，经过多次反复的检查和排除，最终实现了部分功能。

§4.2故障分析

故障1：脉冲发生器（555定时器构成的多谐振荡器）没法实现0.01s的脉冲信号。

原因：参数不对。

排除方法：利用f=1.43/R1+2R2)C适当的选取定值电阻、电容的大小和可变电阻的最大阻值，其中，外加可调电阻，对其进行左右微调，以提高精度，最大限度的保证输出波形不失真。