宏力半导体发布国内首个0.18微米电压可调CDMOS制程

宏力半导体发布国内首个0.18微米电压可调CDMOS制

程

上海宏力半导体制造有限公司(宏力半导体)，专注于差异化技术的半导体制造业领先企业之一，近日发布了国内首个适用于模拟集成电路和电源管

理集成电路的0.18 微米电压可调CDMOS(CMOS、LDMOS 及高压Bipolar)制程。

与标准0.5 和0.35 微米的电源管理CDMOS 制程相比，宏力半导体的最新0.18 微米电压可调CDMOS 拥有更为紧凑的设计规则和包括STI、Co silicide 和ONO spacer 等在内更为先进的工艺模块，从而可以减小单元尺寸并提高芯片的性能。由5V 电压驱动的高压LDMOS 器件的dual-gate 解决方案建立在0.18 微米CMOS 低压逻辑制程上，由此可以促进智能电源管理产品的开发。

该制程可调电压的范围是NLDMOS(12V-60V)和PLDMOS(12V-45V)，

其卓越的连续可调特性适用于对电压有不同要求的电源管理应用。客户可在同

一个工艺平台上调节ESD 和Latch up，而无需在不同电压的平台上进行工艺的调整。

宏力半导体还特别为这个制程研发了一整套功能丰富的模型，以支持全

程电压可调LDMOS 晶体管的工作电压和相关几何参数。与此同时，为工艺平

台配套的设计工具包(PDK)提供的Pcells 可以让设计师基于用户输入的最大工

作电压(Vdsmax)、和多指结构中的指宽度和指数目而设计出晶体管的版图。此外，该设计工具包的关键之处在于应用Rdson(导通电阻)的输入、最大工作电

压和布局风格的功率单元之合成，从而用户可以很方便地合成输出功率单元的

版图。

低Rdson 提供了极高的工作效率并允许高负载电流，由此芯片的功耗将

半导体全制程介绍

《晶圆处理制程介绍》基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管（Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空

半导体封装制程简介

（Die Saw）晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使芯片互相碰撞，而圆环撐住膠帶以便於搬運。圖一圖二

（Die Bond）粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点

上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶粒座上。装片完後的引线框架再由传输设备送至料盒（magazine）。装片后的成品如圖所示。引线框架装片成品胶的烧结烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。（Wire Bond）焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當

品质异常处理流程98703

品质异常处理流程（公开文件，共4页）一、目的：规范品质异常处理流程，提高品质异常处理的时效性，确保来料质量及生产的正常运转，同时满足顾客的质量要求。二、范围：适用于本公司来料、制程、出货品质异常的处理。三、定义： 3.1 来料品质异常： a、不符合相关检验标准要求，且不良率超过质量目标时； b、合格物料制程中发现重点物料不合格时； c、有经过改善且有效果确认，但又重复发生品质异常时。 3.2 制程品质异常： a、使用不合格的原料或材料； b、同一缺陷连续发生； c、不遵守作业标准或不遵守工艺要求； d、机械发生故障或精度磨损； e、其他情形影响到产品质量时。 3.3 出货品质异常： a、客户投诉或抱怨；四、职责 4.1 来料品质异常：品质：a.负责填写《品质异常联络单》“异常描述”部分； b.负责将《来料检验报告》、《品质异常联络单》发送于采购，抄送工程、生产； c负责品质异常改善结果确认。采购：负责将《来料检验报告》、《品质异常联络单》发送给供应商并及时与供应商联系跟踪供应商及时回复“原因分析”“纠正与预防措施”并将结果回复品质部. 4.2 制程品质异常：品质部: a,负责品质异常之最终判定； b,负责确认品质异常责任部门； c,负责主导品质异常案例的处理过程； d,负责对责任单位的改善结果进行追踪确认

异常责任单位： a负责品质异常的原因分析，提出临时措施及长期改善对策并执行。生产部： a负责品质异常的改善和预防措施的实施及验证改善措施的有效性；其它相关单位： a在需要时进行异常改善的配合 4.3 出货品质异常：品质部： a负责将品质异常通知各部门及确定责任部门； b负责异常改善后的跟踪确认； c负责处理客户抱怨异常责任单位： a负责品质异常的原因分析，提出临时措施及长期改善对策并执行。生产部： a负责品质异常的改善和预防措施的实施及验证改善措施的有效性；营业部： a负责将客户抱怨反馈给相关部门。其它相关单位： a在需要时进行异常改善的配合五、工作程序： 5.1 进料品质异常： 5.1.1 依相关检验标准判定不合格，针对不合格物料标示“不合格”，并立即移至不良品区域。 5.1.2 异常成立4小时内开立《品质异常联络单》通知采购。 5.1.3 采购接《品质异常联络单》后4小时内转责任供应商。 5.1.4 供应商需于1个工作日内针对异常物料提出临时对策，如对异常内容有疑问，需在4 小时与品质相关人员确认清楚。 5.1.5 供应商必须在《品质异常联络单》要求的期限前（如无明确要求，默认为《品质异常联络单》发出后2个工作日内）回复完整的改善方案。 5.1.6 品质部对供应商回复内容进行确认，针对改善措施不合格部分予以退件，要求供应商重新回复。改善措施合格，则报告予以归档，跟踪后续进料品质状况，依5.1.7执行。 5.1.7 针对供应商改善后产品加严检验，连续追踪3批无异常予以结案，转正常检验；连续追踪3批中途发现不良现象仍存在，则重复5.1.2-5.1.7。 5.1.8 如供应商改善措施回复后连续2个月无进料，则强制结案，后续进料依正常检验执行。 5.1.9

半导体制造基本概念

半导体制造基本概念晶圆（Wafer）晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。光学显影光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。干式蚀刻技术在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：

1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。化学气相沉积技术化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。物理气相沉积技术如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。解离金属电浆（IMP）物理气相沉积技术

制程异常处理流程

制程异常处理流程 MK-QF-PIE-0001 A/0 制订：审核：批准：受控状态：发放号： 2017-05-06发布 2017-05-06实施

总经办 1．目的规定当制程出现异常时的处理流程及各相关部门的责任，使异常能够得到及时解决，确保生产正常运行。 2．适用范围适用于制程出现异常时的处理。 3．职责 3．1各生产车间：当生产过程中制程出现异常时发出《制程品质异常联络函》通知IPQC

3．2 品质部IPQC：对制程异常现象进行确认，并通知QE或PE来现场进行原因分析和处理 3．3品质部QE：对制程异常进行原因分析并确认责任部门，并对责任部门制订的改善对策进行验证 3．4工程部PE：对功能及结构性制程异常进行原因分析并确认责任部门 3．5责任部门：负责制定异常的临时对策和永久对策并实施。 4．工作流程 4．1制程异常发生的时机，当同一不良现象重复出现且不良率达到一定比例时； 4．2 制程异常的发出、确认及通知： 4．2．1由车间生产线根据不良现象和事实填写《制程品质异常联络函》，填写内容包括：订单号、产品型号、生产数量、不良数量、不良率、提出部门、提出时间、订单交期、不良现象描述。经车间主管（经理）审核后给车间 IPQC确认； 4．2．2 IPQC在收到车间发出的《制程品质异常联络函》后，对异常现象、不良数量、不良率进行确认，如果确认结果与车间填写的内容不相符时，可退回车间重新填写。 4．2．3 IPQC确认后以电话形式通知以下人员到发生异常的现场进行原因分析：（1）如果是外观异常，电话通知QE工程师与PE工程师到现场进行原因分析；（2）如果是功能和结构性异常，电话通知结构工程师和PE工程师到现场进行原因分析； 4．3原因分析： 4．3．1 QE工程师和PE工程师接到通知后，应在第一时间到异常发生的车间现场进行确认和原因分析。 4．3．2问题分析时应运用5WHY、5M1E、QC七大手法、IE手法等问题分析技术分析异常的根本原因,根据根本原因确认责任部门及提出临时对策。 4．3．3当所发生异常是开发设计缺陷时，由工程部PE工程师通知研发工程师

半导体各工艺简介5

Bubbler Wet Thermal Oxidation Techniques

Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.

背光模组产品制程介绍 [相容模式]讲解

主题：背光模組產品製程介紹背光模組產 1 TFT-LCD 及 BLU的構造 TFTBLU的構造 LCD(液晶顯示器是顯示各種資訊的裝置，但因它本身不會自主發光，所以在其背面需放光源使 LCD畫面能均勻的發光，因此發光源即背光模組(BLU;Back Light Unit，對於B/L要求顯示面的輝度要均勻，液晶板的透光率須低於10%，需維持一定的水準。為了要使B/L達到輕薄化、高輝度、低耗電量、均勻度等，必須要擁有高度的技術才行。 LCD Panel LCD Panel DBEF Diffuser Up Prism Up Diffuser Sheet- 2 Diffuser Sheet-1 Backligh ht Diff Diffuser D Down Light Guide Plate Lamp Reflector Backlig ght Prism Down Light Guide Plate Lamp p Reflectior Support Main Case(Backlight Body Notebook Monitor 側光式背光模組側光式背光模組：為達到輕、薄與低耗電量的要求，筆記型電腦之TFT面板以採用側光式背光模組為主，側光式背光模組的光源，一般僅為單支燈管，燈管的外徑通常採用φ1.8mm，而燈管放置的位置顧名思義為背光模組的側面，由於光源僅從單邊進入，故整體背光模組的亮度均勻性較直下式背光模組更難以控制，且亮度亦較低，通常在筆記型電腦及中、小尺寸之(15”以下之背光模組上使用單支燈管，17”監視器、側光式背光模組通常在筆記型電腦及中小尺寸之(15”以下之背光模組上使用單支燈管17”監視器側光式背光模組通常使用2支燈管，圖所示為側光式背光模組之構造。側光式背光源的構造直下式背光模組直下式背光模組：直下式背光模組的燈管是置於背光模組的正下方，且數量通常為2支以上，由於使用的燈管數多於側光式背光模組，連帶使得直下式背光模組的耗電量大增，故大部供應對耗電量較不要求的大型液晶監視器或液晶電視之TFT面板上，以期獲得較多的亮度，直下式背光模組的亮度分佈較為均勻，不過相對地需佔用較大的空間，如圖所示：大的空間如圖所示直下式背光源的構造光行進方向稜鏡片擴散膜導光板或擴散板反射板冷陰極管 2 成型射出- 工序圖(射出室成型射出- 工序圖(射出室原料(LGP Resin -保管及庫存管理原料供應設備 -注意異物流入除濕乾燥機 -調整正確乾燥溫度/時間成型機 -模具溫控機模具設計模具製作精密設出高品質導光板超大型起薄型高平坦

半导体制程气体介绍

一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..

半导体全制程介绍

半导体全制程介绍《晶圆处理制程介绍》基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管（Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面形成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。

半导体技术-半导体制程

半导体制程一、洁净室一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1．内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2．为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3．所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4．所有建材均以不易产生静电吸附的材质为主。 5．所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6．人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7．除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染MOS晶体管的载子信道（channel），影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M?-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8．洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向 (orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关) 三、半导体制程设备半导体制程概分为三类：(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类：(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程，而新近发展的第(d)项机台，则分别应用于制程(1)与(3)。

半导体制程简史

半导体制程简史当线宽远高于10 微米时，纯净度还不像今天的器件生产中那样至关紧要。旦随着器件变得越来越集成，超净间也变得越来越干净。今天，工厂内是加压过滤空气，来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。半导体制造车间里的工人被要求着超净服来保护器件不被人类污染。在利润增长的推动下，在1960 年代半导体器件生产遍及得克萨斯州和加州乃至全世界，比如爱尔兰、以色列、日本、台湾、韩国、新加坡和中国，且在今天已是一个全球商业。半导体生产商的领袖大都在全世界拥有生产车间。英特尔，世界最大的生产商，以及在美其他顶级生产商包括三星(韩国)、德州仪器(美国)、AMD(超微半导体)(美国)、东芝(日本)、NEC 电子(日本)、意法半导体(欧洲)、英飞凌 (欧洲)、瑞萨(日本)、台积电(台湾，参见TSMC 网站)、索尼(日本)，以及恩智浦半导体(欧洲)在欧洲和亚洲都有自己的设备。在2006 年，在美国有大约5000 家半导体和电子零件生产商，营业额达1650 亿美元(摘自Barnes 报告《2006 美国工业和市场展望》)。以下为各半导体工艺节点出现时间和主要代表产品 ITRS : International Technology Roadmap for Semiconductors(国际半导体技术蓝图) ITRS 是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起的。发起组织分别是European Semiconductor IndustryAssociation(ESIA，欧洲半导体工业协会)，the Japan Electronics and InformationTechnology Industries

制程管理规定

制程管理规定 1.总则 1.1.制定目的为加强品质管制，使产品于制造加工过程中的品质能得到有效的掌控，特制定本规定。 1.2.适用范围本公司制造过程之品质管制，除另有规定外，悉依本规定执行。 1.3.权责单位 1)品管部负责本规定制定、修改、废止之起草工作。 2)总经理负责本规定制定、修改、废止之核准。 2.管制规定 2.1.管制责任 2.1.1.生技部生技部对制程品质负有下列管制责任： 1)制定合理的工艺流程、作业标准书。 2)提供完整的技术资料、文件。 3)维护、保养设备与工装，确保正常运作。 4)不定期对作业标准执行与设备使用进行核查。 5)会同品管部处理品质异常问题。 2.1.2.制造部制造部对制程品质负有下列管制责任： 1)作业人员应随时自我查对，检查是否符合作业规定与品质标准，即开展自检工作。 2)下工程（序）人员有责任对上工程（序）人员之作业品质进行查核、监督，即开展互检工作。 3)本公司装配车间应设立全检站，由专职人员依规定之检验规范实施全检工作，确保产品的重要品质项目符合标准，并作不良记录。 4)制造部各级干部应随时查核作业品质状况，对异常进行及时排除或协助相关部门排除。 2.1. 3.品管部品管部对制程品质负有下列管制责任： 1)派员（PQC）依规定之检验频率与进机，对每一工作站进行逐一查核、指导，纠正作业动作，即实施制程巡检。 2)记录、分析全检站及巡检所发现之不良品，采取必要之纠正或防范措施。 3)及时发现显在或潜在之品质异常，并追踪处理结果。- 2.1.4.PQC工作程序制程品质管制人员，也称PQC（Process Quality Control），其工作程序规定如下： 1)PQC人员应于下班前了解次日所负责之制造单位的生产计划状况，以提前准备相关资料。 2)制造单位生产某一产品前，PQC人员应事先了解、查找以下相关资料： A)制造命令。 B)产品用料明细表（BOM）。

半导体制程基本简介说明

(基本觀念) IC製程說明介紹半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array (圖一) 不同外形半導體元件(圖二)EPROM內部晶片 (圖三)EPROM晶片接腳放大圖(圖四)LED 燈

(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種: 一種是插入電路板的銲孔或腳座，如PDIP、PGA 一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序: 前一段是先製造元件的核心─晶片，稱為晶圓製造後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

制程品质控制规范

1 目的确保生产制程、产品入库均在有效管制状态下执行，从而使出货产品质量符合客户要求。 2 适用范围适用于公司所有产品的制造过程。 3 定义 3.1 自检：各工位必须按照相应的《作业指导书》要求来检查自身作业，依照《成品外观检验标准》对个阶段物料实施检查。 3.2 巡检：根据要求巡检制程中的产品质量或作业情况,减少因作业疏忽而造成的不良。 3.3 抽检：按照工艺/产品需求，抽检制程中对应的产品质量，并做相应记录。 3.4 全检：对产品重要质量特性实施100%检查,避免不良流出。 4 职责 4.1 生产部： 4.1.1负责按各项要求执行生产； 4.1.2 严格对照《作业指导书》进行自检； 4.1.3 严格依照《**成品外观检验标准》对各阶段的物料实施检查； 4.1.4 发现任何影响产品品质或正常生产的问题，应及时反馈给相关人员或提出《异常问题处理单》； 4.1.5 负责所有生产工具和测试治具的点检。 4.2 品质部： 4.2.1负责制定产品检验标准，并确保产品符合标准； 4.2.2 负责依据检验规范对产品进行各项质量决议和查核； 4.2.3 负责制程巡检出现异常时制程异常反馈并记录及产品异常改善和处理结果的确认； 4.2.4 负责改善各项品质指标（如DPPM、FQA直通率、客户投诉）； 4.2.5 分析处理数据，开展品质会议。 4.3 工程部： 4.3.1 负责制造作业规范，测试作业规范，老化作业规范，包装作业规范等文件的制定； 4.3.2 负责培训生产人员，规范生产操作，不断完善生产作业方式； 4.3.3 负责制程异常的分析，处理和完成相关验证； 4.3.4 负责各生产测试治具的维护。 4.4 计划部：严谨制作各类生产领料表,保证领料表的正确性。 4.5 物料部：严格按单发料,确保所发物料与领料表的符合性。 5 作业程序 5.1产品质量计划制定及应用

品质异常管理规定

品质异常管理规定 1.目的：使发现的产线品质异常能立即向相关部门和人员反映，以使其能得到及时有效地分析和处理。 2.适用范围：本文件适用于公司所有电池的制造过程。 3.权责： 3.1制造部负责： 3.1.1不良样品及不良资讯的提供； 3.1.2临时处理措施之执行； 3.1.3制程品质异常最终处理方案的执行； 3.1.4永久改善措施之提出与执行（属制造责任部分）； 3.2技术部负责： 3.2.1临时措施的协助提出； 3.2.2永久改善措施之提出与执行。 3.2.3责任归属之判定； 3.3品质部： 3.3.1品质异常之提出； 3.3.2制程异常问题处理历史记录信息之回馈（IPQC; 3.3.3临时措施的提出（必要时请其他技术部门协助）； 3.3.4根本原因分析，责任归属之判定； 3.3.5不良现象问题的调查分析确认（IPQO; 3.3.6制程品质异常处理方案的提出及标准确定； 3.3.7改善成效之追踪。 4.内容 4.1制程品质异常之提出： 4.1.1各制造单位在同一型号同一批次之电芯投产量大于500PCS或首检出现严重偏离技术或品质标准）时，依如下时机提出： ?配料过程：配比，母液、浆料外观，出料时出现明显异常时，浆料粘度超出品

品质异常管理规定质标准时；浆料固含量超出品控标准时； ?涂布过程：制程中出现极片外观不良现象时，与工艺不符时，附料量无法控制时（1.厚度波动大时2.面密度与厚度不成正比时）等异常； ?制片过程：经调试机器后，滚压厚度仍不能达到品控标准时、滚压时极片外观不良时，脆片时，分条后（毛刺、掉料、尺，外观等）不能满足品控标准不良大于2% 寸，烘箱温度达不到标准时（烘烤间）； ?卷绕过程：极片报废率＞1%寸； ?装配各工序：不良率＞0.5%寸； ?烘箱温度达不到标准时（干燥间）； ?注液过程：注液量不准时，电池外观被电解液腐蚀不良率＞0.5%时；手套箱、封口、敲钢珠不良率＞0.5%寸； ?化成过程：低电压或短路比例＞2%寸，工艺设置错误时，外观不良，性能不良（充断、短路、漏夜等）率＞1%寸； ?分容过程：低电压比例＞2%寸，标称容量以下比例＞5%寸，外观不良（包括低压、低容量、大内阻、低平台等）率＞2%寸，大内阻比例＞3%寸； ?PACK组装过程：整批不良率＞1%寸。 4.1.2制程中用错材料或混料时。 4.1.3来料不良＞2%寸。 4.1.4其它不可预测之品质事故发生时。 4.1.5品质、技术人员或其他部门发现制程中某些操作手法可能导致产品存在较高比例的严重品质隐患时。 4.3制程异常确认 4.3.1品质部IPQC对异常不良现象，不良率进行确认。 4.3.2生产单位通知品质主管、技术人员及车间管理人员到现场；品质及技术人员在10 分钟内到达现场对制程问题严重性进行确认与评估：如异常问题可接受，则正常生产；如异常问题不可接受，请生产线将异常实际状况详细填写于《品质异常处理单》4.3.3如有以下状况，属重大品质异常，制造部应立即开出《停产记录单》

《半导体测试制程介绍》

《晶柱成長製程》矽晶柱的長成，首先需要將純度相當高的矽礦放入熔爐中，並加入預先設定好的金屬物質，使產生出來的矽晶柱擁有要求的電性特質，接著需要將所有物質融化後再長成單晶的矽晶柱，以下將對所有晶柱長成製程做介紹。長晶主要程序︰融化（MeltDown）此過程是將置放於石英坩鍋內的塊狀複晶矽加熱製高於攝氏1420度的融化溫度之上，此階段中最重要的參數為坩鍋的位置與熱量的供應，若使用較大的功率來融化複晶矽，石英坩鍋的壽命會降低，反之功率太低則融化的過程費時太久，影響整體的產能。頸部成長（Neck Growth）當矽融漿的溫度穩定之後，將<1.0.0>方向的晶種漸漸注入液中，接著將晶種往上拉昇，並使直徑縮小到一定（約6mm），維持此直徑並拉長10-20cm，以消除晶種內的排差（dislocation），此種零排差（dislocation-free）的控制主要為將排差侷限在頸部的成長。晶冠成長（Crown Growth）長完頸部後，慢慢地降低拉速與溫度，使頸部的直徑逐漸增加到所需的大小。晶體成長（Body Growth）利用拉速與溫度變化的調整來遲維持固定的晶棒直徑，所以坩鍋必須不斷的上升來維持固定的液面高度，於是由坩鍋傳到晶棒及液面的輻射熱會逐漸增加，此輻射熱源將致使固液界面的溫度梯度逐漸變小，所以在晶棒成長階段的拉速必須逐漸地降

低，以避免晶棒扭曲的現象產生。尾部成長（Tail Growth）當晶體成長到固定（需要）的長度後，晶棒的直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應力造成排差與滑移面現象。

《晶柱切片後處理》矽晶柱長成後，整個晶圓的製作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進行外徑研磨、切片等一連串的處理，最後才能成為一片片價值非凡的晶圓，以下將對晶柱的後處理製程做介紹。切片（Slicing）長久以來晶圆切片都是採用內徑鋸，其鋸片是一環狀薄葉片，內徑邊緣鑲有鑽石顆粒，晶棒在切片前預先黏貼一石墨板，不僅有利於切片的夾持，更可以避免在最後切斷階段時鋸片離開晶棒所造的破裂。切片晶圓的厚度、弓形度（bow）及撓屈度（warp）等特性為製程管制要點。影響晶圓品質的因素除了切割機台本身的穩定度與設計外，鋸片的張力狀況及鑽石銳利度的保持都有很大的影響。圓邊（Edge Polishing）剛切好的晶圓，其邊緣垂直於切割平面為銳利的直角，由於矽單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強度，更為製程中污染微粒的來源，且在後續的半導體製成中，未經處理的晶圓邊緣也為影響光阻與磊晶層之厚度，須以電腦數值化機台自動修整切片晶圓的邊緣形狀與外徑尺寸。研磨（Lapping）研磨的目的在於除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達到可進行拋光處理的平坦度。蝕刻（Etching）晶圓經前述加工製程後，表面因加工應力而形成一層損傷層（damaged layer），在拋光之前必須以化學蝕刻的方式予以去除，蝕刻液可分為酸性與鹼性兩種。去疵（Gettering）利用噴砂法將晶圓上的瑕疵與缺陷趕到下半層，以利往後的IC製程。

半导体制程

半导体制程概要 PIE 03 DIFF 10 IMP 15 VACUUM 17 WET 19 CVD 21 PVD 24 CMP 27 PHOTO 30 ETCH 41 MFG 49 FAC 69 Accounting 73 FA 75

PIE 1, 300mm wafer代表何意义？答：12寸芯片直径为300mm即12寸wafer. 2, 为何需要300mm? 答：wafer size变大，单一wafer上的芯片数变多，单位成本降低。200->300面积增加2.25倍，芯片数目约增加2.5倍。 3, 300mm wafer所用的原材料type? 答：P-type。 4, 何谓p-type的wafer? 答：P-type的wafer是指掺杂positive dopant（3价电荷元素）的芯片。 5, 何谓N-type的wafer? 答：N-type的wafer是指掺杂negative dopant（5价电荷元素）的芯片。 6, 目前常用的芯片阻值? 答：P-type的芯片，阻值为8~12Ω。 7, 为何需要长start oxide? 答：不希望有机成分的光阻直接碰触Si表面。 8, 何谓Laser mark? 答：Laser mark是用来刻wafer ID。 9, 何谓wafer ID? 答：wafer ID就如同晶片上的身份证一样，一个ID代表一片晶片的身份。 10, 为何需要zero layer? 答：作为将来曝光机对准的标识，芯片的制程需要许多不同道题，非导体层，层与层相迭对就有了对准的为题，一般来说ASML曝光机需要有zero mark用来对准，而canon曝光机是把对准做在芯片曝光区内的，是不需要另外的zero mark的。 11, 为何需要把元件(device)越做越小呢？答：1，增加单位面积组件的密度。2，增加组件的电流速度。 12, 芯片制程里为何需要用SiO2? 答：1，SiO2是一种稳定的非导体，用来当介质(dielectric)。 2，SiO2可用于当绝缘层(isolation)。 3，SiO2可由高温的制程产生。

制程品质异常处理规范

1.目的为了规范、及时、高效地处理制程品质异常问题，保障制程产品品质，特制订本标准。 2.适用范围适用于在生产过程中产品出现质量异常时的信息反馈与处理、不合格品流转与处置。 3.定义产品质量异常的含义为： 1)产品明显的不合格。如：不符合产品的企业技术标准、工艺标准、检验标准等； 2)产品有缺陷，已达到临界状态且有严重化的趋势，各部门对是否需改善有一定的争议的； 3)产品状态或性能有异常，但现行产品标准未定量明确说明该异常状态是否可接受，各部门对该异常的处置有不同意见的。 4.职责 4.1品质部：负责对发现或反馈来的产品品质异常进行检验判定、品质异常时的处理协调、不合格品的处置跟进，纠正与预防整改效果的验证、不合格信息传递与跟进等。 4.2生产部：负责来料异常协助处理、制造不良与设计不良的纠正与预防措施的落实。影响生产或发货计划时应及时更新与公布生产与发货计划。 4.3开发部：负责对设计不良或产品标准不明确的整改制订纠正与预防措施；对制造不良的纠正与预防措施给予技术支持。 4.4工艺技术部：负责对整改措施的工艺文件与作业标准的固化，指导与培训整改措施的实施。 4.4财务部：负责对不良品的损失进行核定，负责对不良品的出入库的管理。 4.5采购部：负责来料不合格时与供应商的沟通，取得不合格处理信息的反馈。 5.程序内容 5.1制程品质异常处理流程详见附件《制程品质异常处理流程图》 5.2流程作业说明 1)制程反馈/反现异常：任何部门/人在都有义务与责任对制程中的品质异常作出及时反馈，生产部作为第一主体，在得到异常信息时，应立即进行核查，并及时输出与传递《制程品质异常联络单》。 2)异常确认：品质部为异常判定唯一权威部门，若因涉及技术方面问题，品质部没有能力判定时，可请技术部门给出意见，但仍由品质部输出结论。 3)不良品标识/隔离：当确认为不良品，由品质部作出标识与隔离，生产部给予协助。标识/隔离状态的解除也由品质部执行，任何部门/人在未经品质部许可时，不得擅自移除或更改。 4)同类不良追溯排查：排查由品质部组织协调，产品归属单位给予协助。 5)是否批量或重大不良：是以是否造成停线超过8小时、返工或材料损失可能超过1000元以上、重大安全隐患等为基准。 6)专项检讨会或现场判定：输出两项内容，一是对不良品的处理方案，以及再发生的预防措施，二是对不良品的产生责任归属进行判定，严重时，须对责任部门/人进行作业考核通报。 7)不良问题类别分为三类：制造问题、设计问题及来料问题，分别由生产部、开发部、采购部主