跨导运算放大器及其Spice电路模型的构建

2.1 CMOS模拟集成电路基本单元

2.1.1 MOS场效应管的基本结构

绝缘栅场效应管又叫作MOS场效应管，意为金属-氧化物-半导体场效应管。图2.1为MOS场效应管的结构和电路符号。图中的N型硅衬底是杂质浓度低的N型硅薄片。在它上面再制作两个相距很近的P区，分别引为漏极和源极，而由金属铝构成的栅极则是通过二氧化硅绝缘层与N型衬底及P型区隔离。这也是绝缘栅MOS场效应管名称的由来。因为栅极与其它电极隔离，所以栅极是利用感应电荷的多少来改变导电沟道去控制漏源电流的。MOS场效应管的导电沟道由半导体表面场效应形成。栅极加有负电压，而N型衬底加有正电压。由于铝栅极和N型衬底间电场的作用，使绝缘层下面的N型衬底表面的电子被排斥，而带正电的空穴被吸引到表面上来。于是在N型衬底的表面薄层形成空穴型号的P型层，称为反型层，它把漏源两极的P区连接起来，构成漏源间的导电沟道。沟道的宽窄由电场强弱控制。MOS场效应管的栅极与源极绝缘，基本不存在栅极电流，输入电阻非常高。[20,21]

图2.1MOS场效应管的结构和电路符号

Fig.2.1 Structure and circuit symbol that MOS Field-Effect Transistor 场效应管有P型和N型之分。这里的P型或N型，指的是导电沟道是P型还是N 型，即导电沟道中是空穴导电还是电子导电。因为场效应管中只有一种载流子参加导电，所以又常称为“单极型晶体管”。P型沟道和N型沟道的MOS场效应管又各分为“耗尽型”和“增强型”两种。耗尽型指栅极电压为零时，就存在导电沟道，漏源中间有一定电流。增强型MOS场效应管，则只有在栅极电压大于零的情况下，才存在导电沟道。

2.1.2 MOS场效应管的模型化

MOS管的大信号（直流）特性可以用它的电流方程来描述。以N沟道增强型MOS

管为例，特性曲线和电流方程如图2.2所示。

图2.2 特性曲线和电流方程

Fig.2.2 Characteristic property curve and electric current equation

如果栅源偏置电压GS V 大于MOS 管的阈值电压T V ，则在P 型衬底的表面由于静电感应会产生大量的电子，形成导电沟道。当漏区相对于源区加一正电压DS V 时，在器件内部的沟道中就会产生电流D I 。

MOS 管的工作状态可分为三个区，即电阻区（线性区）、饱和区和截止区。 （1）截止区： V GS V T 且V DS

])(2[2'2

DS DS T GS D V V V V L

W K I --=

(2.1) 其中，W 是沟道宽度，L 是沟道长度，V T 阈值电压，0'C K μ=称为跨导参数，μ是载流子的沟道迁移率，0C 是单位电容的栅电容。

（3）饱和区：V GS >V T 且V DS >V GS －V T 。临界饱和条件为V DS =V GS -V T ，临界饱和时的漏极电流为：

2'()2D GS T K W

I V V L

=

- (2.2) 在饱和区，V DS 增大时，I D 几乎不变，所以上式也是饱和区的漏极电流一般公式。

当考虑到沟道长度调变效应之后，饱和区的MOS 管漏极电流为：

2'()(1)2D GS T DS K W

I V V V L

λ=

-+ (2.3)

其中，λ为沟道长度调制系数，对于长度为L 的MOS 管，其大信号特性可近似认为λ是常数，并只取决于生产工艺，而与D I 无关。[22,23] MOS 场效应管的小信号模型

输入信号的幅度与电源电压相比较一般很小，它在直流偏置工作点附近变化时，可以近似认为器件工作在线性区间。大信号特性可以确定器件的直流工作点，小信号特性可以用来设计器件和电路的性能。

MOS 管的小信号模型可以直接由直流模型得出。在大多数应用中，MOS 管被偏置在饱和区工作，考虑到栅源、栅漏及漏源之间的寄生电容，MOS 管的饱和区小信号模型如图2.3所示。

GS

D

m V I g ??=

(2.4) 式中， m g 为跨导，表征输入电压对输出电流的控制能力。 对于在饱和区工作的模型参数，应用式2.2和2.4得： D m I L

W

K g '2=

(2.5) 其中，D I 是漏极的直流电流。

G

图2.3 小信号模型 Fig.2.3 S mall signal model

当电路在低频工作时可以不考虑这些寄生电容的影响，此时的小信号等效电路如图2.4所示。

图2.4不考虑电容影响的小信号等效电路

Fig.2.4 Small signal equivalent circuit that do’t consider capacitance affects

2.1.3 CMOS 电流镜

电流镜是模拟集成电路中普遍存在的一种标准部件，在传统的电压模式运算放大器设计中，电流镜用来产生偏置电流和作为有源负载。 基本CMOS 电流镜

IR

VSS

IO

IR

(a)基本NMOS 电流镜 （b ）基本PMOS 电流镜

图2.5 基本CMOS 电流镜

Fig.2.5 Fundamental CMOS electric current mirror

基本CMOS 电流镜如图2.5所示，其中图(a)为NMOS 电流镜，图(b)为PMOS 电流镜。在图(a)中，M 1的栅源短接，V DSI >V GS - V TI ，所以M l 总工作于饱和区。只要V DS2>V DS1-V T2，M 2也工作于饱和区，漏极的交流输出电阻很高，这是图(a)作为电流镜的必要条件。在这个条件下，由式2.3，有：

)1()(2'222222

2

2DS T GS O V V V L W K I λ+-=

(2.6) )1()(2'112111

1

1DS T GS R V V V L W K I λ+-=

(2.7) 如果Ml 与M2完全匹配，有''21'K K =，V T1=V T2，，λ1＝λ2 =λ，则：

212121(1)

(1)

O DS R DS I W L V I W L V λλ+=

+ (2.8) 对于基本CMOS 电流镜，由于沟道长度调制效应的影响，当MOS 管的漏源电压不等时，会引起电流镜电流跟随误差。但由于λ很小，所以误差也很小。 CMOS 级联电流镜

VSS

IO

IR

(a)NMOS 级联电流镜 (b)PMOS 级联电流镜

图2.6 CMOS 级联电流镜

Fig.2.6 CMOS level unites the voltaic mirror

图2.6为级联电流镜电路图。图中M 1与M 3级联，M 2与M 4级联。图2.6(a)为NMOS 级联电流镜，图2.6(b)为PMOS 级联电流镜。

在图2.6中，有I O =I D2，I R =I D1 ，V GS1=V GS2，由式2.3得：

)

1(')

1('1121122122DS DS R O V L W K V L W K I I λλ++=

(2.9) 因为M 1与M 3级联，I D1=I D3，又V DS1=V GS1，V DS3=V GS3，那么当M1与M3的工艺参数相同时，由饱和区漏极电流表达式可知：V GS1＝V GS3 。

M2与M4级联，有I D2=I D4，由饱和区漏极电流表达式可知:V GS2＝V GS4。 对于V DS1、V DS2，有V DS1＝V GS1，V DS2＝V GS3－V GS4＋V GS1 ，又V GS1＝V GS2，可得:V DS1＝V DS2 。

如果M 1、M 2的工艺参数相等，那么可得：

21

12

O R I W L I W L =

(2.10) 当

1

1

22L W L W =

时，有： R O I I = (2.11)

由于级联电流镜的漏源电压基本相等，其电流跟随特性较好，跟随精度较高。 2.1.4 基本源耦差分对电路的跨导分析

源耦合差分放大器在模拟集成电路中有着广泛的应用，如集成运放的输入级均采用差分放大器的电路结构[24]。这是因为差分放大器只对差分信号进行放大，而对共模信号可进行抑制，有很强的抗干扰能力，并具有漂移小、级与级间很容易直接耦合等优点。

如图2.7所示为一个基本的MOS 源耦合差分对管电路。图中的M1、M2是完全对称的，其工作电流(IDI 、ID2)由电流源Iss 提供。输出电流ID1、ID2的大小依赖于输入电压的差值(Vi1-Vi2)，但ID1和ID2之和恒等于电流源Iss ，在M1和M2的漏极分别接上电阻负载或MOS 管有源负载，即构成差分放大器，由电流输出转换成电压输出，实现电压放大。

Vi1

Vi2

V-

图2.7 基本源耦合差分放大器电路

Fig.2.7 Fundamental source coupling differences amplifiers circuit

MOS 管M1和M2满足理想对称条件，其体效应和沟道长度调制效应均可忽略，并且始终工作在饱和区，则根据MOS 管在饱和区的电流方程式有:

211)(T G S D V V K I -?= (2.12) 222)(T G S D V V K I -?= (2.13)

式中，L

W

K K 2'=

差模输入电压为：K

I

K I V V V D D GS GS id 2121+=

-= (2.14) 又：SS D D I I I =+21 (2.15) 则联立可得：

2

1212221

id SS

SS id SS D V I K KI V I I -

+=

(2.16) 2

22122

21

id SS

SS id SS D V I K KI V I I -

-= (2.17) 从而得到源耦合差分对的输出电流为：

2

21212id SS

id SS D D O V I K V I K I I I -

???=-= (2.18) 跨导： SS

id SS

id

SS id

O

m I V K I V K I K V I g 21)

1(22

2

?-?-?=??=

(2.19)

上式表明，CMOS 源耦差分放大器的跨导与Iss 的平方根成正比，同时也与K 的平方根成正比，可通过调节偏置电流或差分对管沟道宽长比W/L 来调节跨导的数值。

2.2 MOS-OTA 基本电路模型及工作原理

跨导运算放大器，简称OTA （Operational Transconductance Amplifier ），是一种电压输入、电流输出的电子放大器，可分为双极型和MOS 型两种，它们的功能在本质上是相同的，都是线性电压控制电流源。但是，由于集成工艺和电路设计的不同，产生它们在性能上的一些不同，相对双极型跨导运算放大器而言，CMOS 跨导运算放大器的增益值较低，增益可调范围较小，但它的输入阻抗高、功耗低，易与其他电路结合实现CMOS 集成系统。

2.2.1 OTA 的基本概念

OTA 的电路符号如图2.8所示。“-”号代表反相输入端，“+”号代表同相输入端。I O 是输出电流，I abc 是用于调节OTA 跨导的外部控制电流。

图2.8 OTA 的电路符号 Fig.2.8 The OTA circuit symbol

理想OTA 的传输特性是：

)(n p m id m O V V g V g I -== (2.20)

其中，V id 是差模电压，V p 、V n 分别是同相端与反相端电压。g m 是跨导，它是外部控制电流I abc 的函数。理想OTA 的输入和输出阻抗都是无穷大。 2.2.2 CMOS-OTA 基本电路模型及工作原理

CMOS 跨导运算放大器作为一种通用电路单元，在模拟信号处理领域得到广泛应用。CMOS 电路的输入阻抗高，级间连接容易，又特别适用于大规模集成，因而CMOS OTA 在集成电路，特别是在集成系统中的位置远比双极型OTA 重要。

CMOS OTA 的结构框图如图2.9所示[24]：

图 2.9 CMOS 跨导运放结构框图 Fig.2.9 Structure diagram of CMOS OTA

由图2.9可知，CMOS OTA 的结构由差动式跨导输入级和M1~M4四个电流镜组成。差动式输入级将输入电压信号变换为电流信号，完成跨导型增益作用；电流镜M1~M3将双端输出的电流变换为单端输出电流；电流镜M4将外加偏置电流I B 传输到输入级作尾电流，并控制放大器的增益值。在上述四个电流镜中，M1、M2为P 沟道，M3、M4为N 沟道。

输出电流I O 由下列方程式给出：

13122I m m I m I O -= (2.21)

式中，1m 、2m 、3m 分别为三个电流镜M1、M2、M3的电流传输比，如果取

m m m m ==231，则输出电流I O 为：

)(12I I m I O -= (2.22) 若差动式跨导输入级的增益用g m 表示，则跨导运算放大器的输出电流与输入电压关系式为：

)()(-+-+-=-=I I m I I m O V V G V V mg I (2.23) m m mg G = (2.24) 式中，G m 是跨导运算放大器增益。

在CMOS 跨导运算放大器的电路结构中，差动式跨导输入级是结构的核心部分，也是传输特性非线性误差的主要来源，对跨导运放的性能改善，主要是改善跨导输入级的线性范围和线性程度。如果跨导运算放大器的增益不是由电流控制，而是由电压控制，即可删去图2.9中的电流镜M4，并在相应位置加入电压控制信号。

由图2.9结构图看出，CMOS 跨导运算放大器包含的基本电路是差动式跨导输入级和电流镜。在跨导输入级中，有基本型源耦差分电路和各种改进型电路，在电流镜电路中，主要有基本电流镜、威尔逊电流镜和共源-共栅电流镜。

2.3 CMOS 跨导运算放大器Spice 建模及其测试

2.3.1 Spice 概述

Spice 是由美国加利福尼亚大学伯克利分校在1972年完成的通用电路分析程序。Spice 是这个程序（Simulation Program with Integrated Circuit Emphasis ）的缩写。由于Spice 采用完全开放的政策以及它的强大的功能，自问世以来，在全世界的电工、电子工程界得到了广泛的应用，围绕它的改进工作一直不断的进行，版本不断更新，其中以1981年的Spice 2G 版本最为流行，并于1988年被定为美国国家工业标准。1984年，美国Microsim 公司推出的基于Spice 程序的个人计算机（PC 机）版本PSpice （Personal-Spice ），使Spice 的版本不仅可以在大型计算机上运行，而且也可以在PC 机上运行了。此后各种版本的PSpice 不断问世。

PSpice 是电子电路计算机辅助分析设计中的电子电路模拟软件。它主要用在所设计

的电路硬件实现之前，先对电路进行模拟分析，就如同对所设计的电路进行搭试，然后用各种仪器来进行调整和测试一样，这些工作完全由计算机来完成。用户根据要求来设置不同的参数，计算机就像扫频仪一样，分析电路的频率响应，能像示波器一样，测试电路的瞬态响应，还可以对电路进行交直流分析、噪声分析、Monte Carlo统计分析、最坏情况分析等，使用户的设计达到最优。用计算机仿真有如下优点：（1）为电路设计人员节省了大量的时间；（2）节省了各种仪器设备；（3）生产产品一致性好、可靠性高；（4）产品的更新率高、新产品投放市场快等[25,26]。

2.3.2 基本CMOS跨导运算放大器电路

基本CMOS OTA的电路图如图2.10所示。

图2.10 CMOS跨导运算放大器电路图

CMOS OTA circuit diagram

差分对管M1、M2和电流镜M3、M4组成跨导输入级，其输入是电压，输出是电流，跨导由外控电流Iabc控制。M9和M10组成电流镜，把M2的电流镜像地映射到输出端。M5~M8组成两个电流镜，把M1的电流镜像地映射到输出端。输出电流等于M1和M2的漏极电流之差。

2.3.3 Spice建模与测试

利用Spice软件对图2.10所示COMS OTA的跨导特性进行仿真分析，取VDD=12V，

VSS=-12V，RL=10K。

具体仿真网单文件如下：

COMS_OTA_1

VIP 1 0 20M

VIN 2 0 -20M

VDD 4 0 12

VSS 5 0 -12

Iabc 0 9

RL 10 0 10K

M1 7 2 3 3 MOD1 W=6U L=24U

M2 6 1 3 3 MOD1 W=6U L=24U

.MODEL MOD1 NMOS LEVEL=2

M3 9 9 5 5 MOD2 W=28U L=10U

M4 3 9 5 5 MOD2 W=28U L=10U

.MODEL MOD2 NMOS LEVEL=2

M5 7 7 4 4 MOD3 W=320U L=6U

M6 8 7 4 4 MOD3 W=320U L=6U

.MODEL MOD3 PMOS LEVEL=2

M7 8 8 5 5 MOD4 W=20U L=10U

M8 10 8 5 5 MOD4 W=20U L=10U

.MODEL MOD4 NMOS LEVEL=2

M9 6 6 4 4 MOD5 W=68U L=6U

M10 10 6 4 4 MOD5 W=68U L=6U

.MODEL MOD5 PMOS LEVEL=2

.OP

.DC Iabc 100U 300U 1U

.PROBE

.END

当增益控制电流Iabc的变化范围为100uA到300uA时，仿真结果如图2.11(a)所示。在此区间段内，跨导曲线线性度较差。

减小增益控制电流Iabc变化的范围，截取Iabc的变化范围为从150uA到250uA区间时，进行仿真。所得仿真结果如图2.11(b)所示。此区间段跨导曲线呈线性。

(a)

(b)

图2.11 跨导曲线

Transconductance curve

取输入电压幅值分别为6V、4V、2V、1V，进行多组跨导曲线的仿真。

仿真结果如图2.12所示。经观察，当电压幅值为6V时，跨导的线性度最高。当电压幅值取值为4V、2V、1V时，所对应的跨导特性曲线线性度逐渐变差。

图2.12 多组跨导曲线

Multiunit transconductance curve

观察输入电压与输出电流之间的关系，取外部控制电流Iabc分别为10uA、20uA、50uA时，所得直流传输特性曲线如下图2.13所示，截取输入电压为-1V~1V范围进行观察，对于不同的外部控制电流，跨导均呈线性。并且控制电流Iabc越大，跨导越大。

图2.13 直流传输特性曲线

Direct-current transfers characteristic property curve

取RL=10K，Iabc=200U，VIP= SIN(0 {AMP} 5K 0 0 180 )，VIN=SIN(0 {AMP} 5K )，输入电压幅值动态变化，设置变化范围为1.5V到4.5V，步长为1.5V，进行输出电压瞬态分析。

仿真结果如图2.14所示。经观察，输入电压幅值为1.5V、3V、4.5V时，输出电压波形均无明显失真。

图2.14 输入电压幅值动态变化时的输出电压瞬态分析

Output voltage transient analysis when entering voltage amplitude changes 取输入电压为固定值，VIP=SIN(0 2 5K 0 0 180)，VIN=SIN(0 2 5K)，Iabc=200uA，负载RL动态变化，设置变化范围为40K到100K，步长为20K，进行输出电压瞬态分析。

仿真结果如图2.15所示。经观察，输出电阻达到100K，输出电压波形无明显失真。

图2.15输出电阻动态变化时的输出电压瞬态分析

Output voltage transient analysis when output resistance changes

幅频特性和相频特性

取VIP=-VIN=20M，VDD=12V，VSS=-12V，RL=10K，增益控制电流Iabc=200uA。进行幅频特性、相频特性分析。

幅频特性仿真结果如图2.16所示。观察仿真结果，能够发现，该CMOS-OTA电路的上限截止频率能够达到约50MHz。

图2.16幅频特性

Amplitude-frequency characteristic

相频特性仿真结果如图2.17所示。

图2.17相频特性

Phase -frequency characteristic

2.4 大线性范围的宽带CMOS-OTA电路模型及其仿真

2.4.1MOS管组合线性单元

K．Bult提出了一种二管组合线性单元，如图2.18(a)所示。

+VC _

+

_

(a) 二管单元 (b)三管单元

图2.18 组合线性单元 Composite linear cell(CLC)

图中M1与M2有相同的K 及T V 值，栅源电压V A 和V B 之和保持为常数V C 。 B A C V V V += (2.25) 根据MOS 管在饱和区的电流方程式，可以写出：

21)(T A V V K I -= (2.26) 22)(T B V V K I -= (2.27)

其中,L

W

K K 2'=

由式2.26~2.27，可以解出两管电流之差为

))(2(12A B T C V V V V K I I --=- （2.28） 式2.28表明，在V C 是常数条件下，二管电流之差与)(A B V V -成线性关系，由于 A C C B A B V V V V V V 22-=-=- (2.29) 因此，在V C 保持常数条件下，二管电流之差同样与V B 或V A 成线性关系。 利用图2.18(a)的二管单元，可以构成三管线性V-I 变换单元，如图2.18(b)所示。图中M1、M2组成上述二管单元，新增加的M3与M2参数相等，M3电流由VN 调节，M3与M2串联，其栅源电压相等，即V B =V N 。由式2.28和2.29可以写出：

)2)(2(12C N T C V V V V K I I --=- (2.30) 式2.30表明，M1与M2二管电流之差与V N 成线性关系。因此，图2.18 (b)是一种

线性V-I 变换单元，为使CMOS 管开启并工作在饱和区，V N 与V C 的数值应分别满足：

2

T

C N T V V V V +<

< (2.31) T C V V 2> (2.32)

在图2.18(b)中，虽然实现了线性V-I 变换, 但尚不能作为跨导型运算放大器, 因为其输入信号不能浮地, 信号的直流电平直接影响电路的偏置。跨导型运放结构应能满足下列基本要求：对单浮地输入信号作正常放大；对双共地输入信号作差动放大, 且有共模抑制能力；双端输入、单端输出；独立偏置且不受信号大小影响。

采用图2.18(b)三管线性单元，设计一种新型的跨导运放，基本结构如图2.19(a)所示。

VC

VC1

+-

VC2

(a)基本结构 （b ）改进结构

图2.19 基于组合单元的跨导运放结构

OTA structure based on CLC

该结构的主要特征是：M1、M2、M3与M4、M5、M6分别组成三管线性V-I 变换单元，形成左右对称结构。M1、M2与M4、M5的输出电流先作交叉叠加，后取差值输出。M3、M6组成基本源耦差分对，并用恒定尾电流偏置，提高共模抑制能力。

分析图2.19(a)电路的电流-电压传输特性，该电路中的MOS 管均具有相同的K 、V T 值，可以写出下列方程：

42I I Ia += (2.33) 15I I Ib += (2.34)

取Ia 与Ib 之差作输出电流Io ，即：

)45()12(I I I I Ib Ia Io ---=-= (2.35) VID 是差模输入电压，对M3、M6形成大小相等，极性相反的栅源信号电压，即：

ID GS GS V V V 2

1

63=-= (2.36)

联立上述公式，可得：

ID T SS C V V V V K Ib Ia Io )2(2--=-= (2.37) 结果表明，输出电流与差模输入电压成线性关系，增益m g 可以由C V 加以调节。 在图2.19(b)中，增加P 沟道MOS 管M7、M8及可控电压VC2。M1与M7、M4与M8分别构成CMOS 对管，其等效栅源电压由VC1和VC2之差决定，由于VC2仅与M7、M8的栅极相连，不提供电流，稳定性好，提高了m g 的压控调节精度。

CMOS 高线性度压控跨导运算放大器电路如图2.20所示[27]。

在电路中，M1、M2、M3与M4、M5、M6分别组成三极管V-I 变换单元，形成左右对称结构。M1、M2与M4、M5的输出电流先作交叉叠加，后取差值输出。M3、M6组成基本源耦差分对，并用恒定尾电流偏置，提高共模抑制能力。M1与M7、M4与M8分别构成CMOS 对管，其等效栅-源电压由VC1与VC2之差决定。VC2仅与M7、M8相连，不提供电流，稳定性好，提高了g m 的压控调节精度。M9~M18组成三个电流镜，M19~M20组成基本电流镜，传送偏置尾电流，M21~M24组成电压偏置电路，所有晶体管的衬底与源极连接，利用VC2作增益控制电压。

图2.20 高线性度压控跨导运算放大器电路

High linearity degree pressure charges the OTA circuit

2.4.4 电路仿真

利用Spice软件对图2.20所示的改进型COMS OTA的跨导特性进行仿真，具体仿真网单文件如下：

COMS_OTA

VDD 4 0 12

VSS 5 0 -12

VC1 11 0 3.17

VC2 3 0 -2

VIP 1 0 2

VIN 2 0 -2

RL 12 0 2K

M6 14 2 6 6 MOD1 W=6U L=24U

M3 13 1 6 6 MOD1 W=6U L=24U

.MODEL MOD1 NMOS LEVEL=2

M1 8 13 21 21 MOD2 W=23U L=6U

M4 7 14 18 18 MOD2 W=23U L=6U

.MODEL MOD2 NMOS LEVEL=2

M2 7 11 13 13 MOD3 W=21U L=21U

M5 8 11 14 14 MOD3 W=21U L=21U

.MODEL MOD3 NMOS LEVEL=2

M7 5 3 21 21 MOD4 W=46U L=6U

M8 5 3 18 18 MOD4 W=46U L=6U

.MODEL MOD4 PMOS LEVEL=2

M9 8 10 4 4 MOD5 W=320U L=6U

M10 10 10 4 4 MOD5 W=320U L=6U

M11 12 8 10 10 MOD5 W=320U L=6U

M12 7 9 4 4 MOD5 W=320U L=6U

M13 9 9 4 4 MOD5 W=320U L=6U

M14 15 7 9 9 MOD5 W=320U L=6U

.MODEL MOD5 PMOS LEVEL=2

M15 12 15 20 20 MOD6 W=20U L=10U M16 20 19 5 5 MOD6 W=20U L=10U

M17 15 15 19 19 MOD6 W=20U L=10U M18 19 19 5 5 MOD6 W=20U L=10U

.MODEL MOD6 NMOS LEVEL=2

M19 6 16 5 5 MOD7 W=28U L=10U

M20 16 16 5 5 MOD7 W=28U L=10U