数字电子时钟实验报告

华大计科学院

数字逻辑课程设计说明书

题目：多功能数字钟

专业：计算机科学与技术

班级：网络工程1班

：群

学号：1125111023

完成日期：2013-9

一、设计题目与要求

设计题目：多功能数字钟

设计要求：

1.准确计时，以数字形式显示时、分、秒的时间。

2.小时的计时可以为“12翻1”或“23翻0”的形式。

3.可以进行时、分、秒时间的校正。

二、设计原理及其框图

1.数字钟的构成

数字钟实际上是一个对标准频率 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上加一个校时电路。图1 所示为数字钟的一般构成框图。

图1 数字电子时钟方案框图

⑴多谐振荡器电路

多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。

⑵时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。

⑶译码驱动电路

译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑷数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。

2.数字钟的工作原理

⑴多谐振荡器电路

555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。

⑵时间计数单元

六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低

位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。

⑶校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本RS 触发器的校时电路。

三、元器件

1.实验中所需的器材

单刀双掷开关4 个.

5V 电源.

共阴七段数码管6 个.

74LS90D 集成块6 块.

74HC00D 6个

LM555CM 1个

电阻6个

10uF 电容2个

2.芯片部结构及引脚图

图2 LM555ＣＭ集成块

图3 74LS90D集成块五、各功能块电路图

1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC 电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然

而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中

555 定时器组成的脉冲发生器电路见附图4.

图4 555 定时器组成的脉冲发生器

由于我们要得到1HZ 的信号，所以我们就可以通过555 定时器充放电一次所需的时间的公式。将那时间设为1S 然后设定两个电阻计算出另外那个电容值.在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值，得到的电容值也尽可能让它是比较普遍使用的。这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容值。

在这次设定中我们设定的电阻值RA=10KΩ，RB=62kΩ，C=10uF 经公式

f = 1.43 ÷【（RA + 2 RB ）×C 】

可得近似为1HZ。

2、利用一个LED 数码管 一块74LS90D 连接成一个十进制计数器，电路在晶振的作用下数码管从0—9 显示 见图5。

图5

3 、利用2 片74LS90D 芯片连接成一个六十进制电路，电路可从0—59 显示。第一片74LS90D芯片构成10 进制计数器，第二片74LS90D 芯片构成6 进制计数器。74LS90D 具有异步清零功能。

在第一片74ls90 构成的十进制计数器中，当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时