数字逻辑与数字电路实验指导--7个实验

数字逻辑实验指导书

实验项目目录

实验的基本步骤 (1)

实验的注意事项 (1)

实验报告书写要求 (1)

实验一QuartusII 软件介绍 (2)

实验二基本逻辑门电路功能测试 (15)

实验三一位半加器 (17)

实验四一位全加器 (18)

实验五2-4译码器 (19)

实验六3-8译码器 (20)

实验七基本触发器R-S，D，J-K (21)

实验的基本步骤

本实验指导书的所有实验基于EDA实验台进行。采用软件为Quartus II 7.2,硬件芯片为ALTERA公司的FLEX10K系列的EPF10K10LC84-1和MAX7000S系列的EPM7128SLC84-15。使用本EDA实验台进行数字逻辑实验，不需要进行手工接线。实验工作分2步进行：

1：在PC机上，基于Quartus II软件进行原理图（逻辑图）的设计，设计完成后，需要经过引脚锁定、编译下载到EDA实验台上的FPGA芯片中。下载完成后，即在FPGA芯片中形成物理的逻辑电路。此步工作相当于传统实验的基于物理器件的接线操作。

2：基于第一步形成的逻辑电路（在FPGA中），进行测试验证，从而验证实验的正确性。

实验的注意事项

1：Quartus II的工程名和顶层实体名字必须为英文，存储路径最好不要含中文和空格。

2：Quartus II的设计中所有的命名中，名字不要有空格。

3：Quartus II的设计中放置“input”“ouput”引脚符号时，引脚符号的虚线框和原件的虚线框要对上，以保证连接上。当原理图中出现X说明原理图中有虚接的部分，要认真检查。

实验报告书写要求

书写实验报告，语言要简练，书写端正、作图正规。实验报告一般应包括以下内容;

1：实验名称、目的；所用仪器、仪表；实验原理图。

2：实验项目（指导书的详细内容不必抄入）；测试记录表；波形图及现象记录。

3：实验数据的整理

4：实验分析，包括于理论只的比较、现象分析

实验一QuartusII 软件介绍

一、实验目的：

1、掌握QuarterII软件的破解方法。

2、掌握QuarterII软件的基本使用方法。

二、实验步骤：

（一）软件安装与破解

1、将QuartusII_7.2安装程序下载或拷贝到自己电脑的本地磁盘，打开文件夹，双击Setup.exe 文件，开始安装，根据软件安装的向导一步一步设置好安装目录和用户名、公司名称等，软件便能自己安装到你指定的目录下。安装界面如下图：

图 1-1 安装界面

2、等软件安装完成后，开始破解。点击运行Quartus_II_7.2_b151破解器.exe文件，出现如下对话框，点击【浏览】按钮，将路径选择到软件安装目录C:\altera\72\quartus\bin下的Bin文件夹，找到sys_cpt.dll文件，选中sys_cpt.dll后再点击“应用”。（很多用户上来就点击“应用”，实际上并没有破解这个软件）。破解操作界面如下图：

图1-2 破解器的运行界面

3、创建软件许可文件，首先将license.DAT文件拷贝到安装目录：\altera\72\下。启动QuartusII_7.2，

出现如下对话框，选择最后一项，点击OK。

图 1-3 试用版的标志

接着出现如下图对话框，可以获得本地电脑的网卡号码，假如，软件启动后没有跳出如下对话框，可以在Quartus II 7.2的【Tools】菜单下选择【License Setup】打开下图对话框，在NIC ID一栏后面显示的就是你的电脑网卡号。

图1-4 License Setup 选项

用记事本打开此文件夹中的license.dat文件，找到3个HOSTID=后面的“xxxxxxxxxxxx”用你电脑的网卡号全部替换，并保存好。（注意：license文件存放的路径名称中不能包含汉字和空格，空格可以用下划线代替，且最好放入E盘，因为其他盘开机还原。）

图1-5 License文件需要修改的部分

如下图所示，将修改过网卡号并保存好的License.DAT文件导入，然后点击OK。

图1-6 导入License文件

破解完后，再启动QuartusII 7.2，软件就能正常使用了。

（二）软件基本操作：

1．Quartus II 7.2 启动

◆方法一、直接双击桌面上的图标，可以打开Quartus II 7.2 软件；

◆方法二、执行：【开始】→【程序】→【Altera】→【Quartus II 7.2】→【Quartus II 7.2 TalkBack

Install】菜单命令，可以打开软件。

◆启动软件后，若你的电脑没有连接到Internet互联网，会出现提示，提示你没有连接到Altera的

官方网站，将无法获得更新的资源。点击〖确定〗继续，因为这不影响软件的正常使用。

◆若你的电脑已经正常连接到Internet互联网，则在打开软件时就不会出现以上的提示，并且可以

通过软件界面右下方的两个图标：，直接连接到Altera公司的官方网站，以便获取更多的信息和资源。

2．Quartus II 7.2软件界面

Quartus II 7.2软件的默认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真的结果显示窗口和工程编辑工作区组成。

图1-7 Quartus II 7.2 的启动界面

3．Quartus II 7.2软件使用

3．1 新建项目工程

使用QuartusII7.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件（CPLD、FPGA）中。因软件在完成整个设计、编译、仿真和下载等这些工作过程中，会有很多相关的文件产生，为了便于管理这些设计文件，我们在设计电路之前，先要建立一个项目工程（New Project），并设置好这个工程能正常工作的相关条件和环境。

建立工程的方法和步骤如下：

（1）先建一个文件夹。就在电脑本地硬盘找个地方建一个用于保存下一步工作中要产生的工程项目的文件夹，注意：文件夹的命名及其保存的路径中不能有中文字符。

（2）再开始建立新项目工程，方法是点击：【File】菜单，选择下拉列表中的【New Project Wizard...】命令，打开建立新项目工程的向导对话框。如下图，出现一个对话框，让你选择项目工程保存位置、定义项目工程名称以及设计文件顶层实体名称。方法如下：

1-8 工程向导1

第一栏选择项目工程保存的位置，方法是点击按钮，选择到刚才我们在第一步建立的文件夹。

如右图，第二栏（项目工程名

称）和第三栏（设计实体名称）软

件会默认为与之前建立的文件夹名

称一致。没有特别需要，我们一般

选择软件的默认，不必特意去修改。

需要注意的是：以上名称的命名中

不能出现中文字符，否则软件的后

续工作会出错。完成以上命名工作

后，点击Next，进入下一步。

如下图对话框：

图1-9 工程向导2

图1-10 添加项目工程

这第②步的工作是让你将之前已经设计好的工程文件添加到本项目工程里来，我们之前若没有设计好的文件，就甭理他，跳过这一步，直接点Next，再进入下一步。如下图对话框：

图1-11 选择所需硬件设备

这第③步的工作是让你选择好设计文件下载所需要的可编程芯片的型号，现在我们只做简单的电路设计和仿真，随便指定一个就可以了。以后我们学习数字系统设计自动化或课程设计后，熟悉了CPLD 或FPGA 器件以后再根据开发板的器件选择合适的器件型号（实验中实验箱的型号一般有两种，一个是FLEX10K 系列的EPF10K10LC84-1，另一个是MAX7000S 系列的EPM7128SLC84-15）。点击

图1-12 第三方开发工具及工程建立完毕示意图

这第④步是让你选择第三方开发工具，我不需要，直接点击Next ，进入下一步。出现5图页面： 以上页面显示刚才我们所做的项目工程设置内容的“报告”。点击Finish ，完成新建项目工程的任务。

（到此我们一个新的项目工程已经建立起来，但真正的电路设计工作还没开始。由于QuartusII

Project File 。）

3.2 新建设计文件

建立好一个新的项目工程后，接下来可以开始建立设计文件了。QuartusII7.2软件可以用两种方法来建立设计文件，一种是利用软件自带的元器件库，以编辑电路原理图的方式来设计一个数字逻辑电路，另一种方法是应用硬件描述语言（如VHDL 或Verilog ）以编写源程序的方法来设计一个数字电路。作为学习数字逻辑与数字电路的学生，我们先学会用编辑原理图的方法来设计一些简单的数字逻辑电路。

原理图设计方法和步骤如下：

（1）选择用原理图方式来设计电路

如右图，从File 菜单中选择【New …】命令，或直接点击常用工具栏的第一个按钮 ，打开新建设计文件对话框，如下图。选择【Block Diagram/Schematic File 】，点击OK ，即进入原理图编辑界面。

图1-13 新建一个原理图方法

（2）编辑原理图

QuartusII7.2软件的数字逻辑电路原理图的设计是基于常用的数字集成电路的，要熟练掌握原理图设计，必须要认识和熟悉各种逻辑电路的符号、逻辑名称和集成电路型号。因此努力学好《数字逻辑与数字电路》是后续学习其他专业知识、掌握电路设计的基本条件。 下面我们举例用原理图设计方法设计一个“四输入与门”电路。

电路的逻辑功能是：只有当四个输入端都为高电平（既都为1）时，输出为1，否则输出为0。用A 、B 、C 、D 来表示四个输入端，用E 表示输出结果。真值表如下：

表1-1 四输入与门真值表

A B C D E 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1

1

1

1

1

设计方法和步骤如下：

1）双击原理图的任一空白处，会弹出一个元件对话框。在 Name 栏目中输入 and4 ，我们就得到一个4输入的与门。点击 OK 按钮，将其放到原理图的适当位置。

图1-14 元件图标

2）双击原理图的空白处，打开元件对话框。在Name栏目中输入Input , 我们便得到一个输入引脚。点击OK按钮，放入原理图。重复操作，给我们的电路加上4个输入引脚。也可以通过右键菜单的Copy命令复制得到（或选中一个输入，按CTRL进行拖拽）。使用同样的方法，给原理图中加入一个output.

图1-15 原理图设计需要的所有元件

3）双击输入引脚，会弹出一个属性对话框。在这一对话框上，我们可更改引脚的名字。我们分别给3个输入引脚取名A、B、C、D。

图1-16 更改引脚名称

4）把所用的元件都放好之后，开始连接电路。将鼠标指到元件的引脚上，鼠标会变成“十”字形状。按下左键，拖动鼠标，就会有导线引出。根据我们要实现的逻辑，连好各元件的引脚。

图1-17 连接好的电路原理图

（到这里我们要设计的一个“四输入与门”的电路原理图已经完成，接下来要做的工作是对设计好的原理图进行项目工程编译和电路功能仿真。）

3.3 项目工程编译

设计好的电路若要让软件能认识并检查设计的电路是否有错误，需要进行项目工程编译，QuartusII7.2软件能自动对我们设计的电路进行编译和检查设计的正确性。方法如下：

在【Processing】菜单下，点击【Start Compilation】命令，或直接点击常用工具栏上的按钮，开始编译我们的项目。编译成功后，点击确定按钮。

图1-18 项目编译界面

3.4 功能仿真

仿真是指利用QuartusII软件对我们设计的电路的逻辑功能进行验证，看看在电路的各输入端加上一组电平信号后，其输出端是否有正确的电平信号输出。因此在进行仿真之前，我们需要先建立一个输入信号波形文件。方法和步骤如下：

1）在【File】菜单下，点击【New】命令。在随后弹出的对话框中，切换到【Other Files】页。选中【Vector Waveform File】选项，点击OK按钮。

图1-19 波形仿真文件位置

2）在【Edit】菜单下，点击【Insert Node or Bus…】命令，或在下图Name列表栏下方的空白处双击鼠标左键，打开编辑输入、输出引脚对话框。

图1-20 插入引脚对话框

3）在上图新打开的对话框中点击【Node Finder…】按钮，打开【Node Finder】对话框。点击【List】按钮，列出电路所有的端子。点击>>按钮，全部加入。点击OK按钮，确认。

图1-21 添加所有引脚

点击OK回到Insert Node or Bus对话框，再点击OK按钮，确认。

4）选中A信号，在Edit菜单下，选择【Value => Clock…】命令。或直接点击左侧工具栏上

的按钮。在随后弹出的对话框的Period栏目中设定参数为160ns，点击OK按钮。B、C、D也

用同样的方法进行设置，Period参数分别为80ns、40ns 和20ns。E的状态表明它是输出，由输入信号决定，不能对其进行设置。

图1-22 设置波形样式

QuartusII软件集成了电路仿真模块，电路有两种模式：时序仿真和功能仿真，时序仿真模式按芯片实际工作方式来模拟，考虑了元器件工作时的延时情况，而功能仿真只是对设计的电路其逻辑功能是否正确进行模拟仿真。在验证我们设计的电路是否正确时，常选择“功能仿真”模式。

6）将软件的仿真模式修改为“功能仿真”模式，操作方法如下图所示：

图1-23 设置功能仿真

7）选择好“功能仿真”模式后，需要生成一个“功能仿真的

网表文件”，方法是如右图，选择【Processing】菜单，点击

【Generate Functional Simulation Netlist】命令。软件运行完成

后，点击确定。

图1-24 设置功能仿真的网表文件

8）开始功能仿真，在【Processing】菜单下，选择【Start Simulation】启动仿真工具，或直接点击常用工具栏上的按钮。仿真结束后，点击确认按钮。观察仿真结果，对比输入与输出之间的逻辑关系是否符合电路的逻辑功能。我们看到，只有输入都为1时，输出为1，其他状态都为0，表明我们的实验是正确的。

图1-25 仿真结果

（到这里为止，我们基于QuartusII7.2软件的数字电路设计与仿真工作已经完成。这部分需要大家注意的是，波形图的仿真是对结果的原理图正确与否的验证，因此对于输入端子的状态设置应该包括真值表中出现的所有状态，只有对所有的状态都进行了验证，才能保证原理图的准确。）

实验二 基本逻辑门电路功能测试

一、实验目的：

1、测试与非门及与非门组成的其它逻辑门电路的功能

2、掌握使用QuarterII 软件操作流程。 二、 实验内容：

与非门的逻辑功能是：当输入端中有一个或一个以上低电平时，输出端为高电平。只有当输入端全为高电平时，输出端才为低电平（即有“0”得“1”，全“1”出“0”）。 1、测试二输入与非门的逻辑功能

在原理图方式下输入如下的与非门，在波形仿真图中查看结果，并将测试结果填入表中。

A B

B A F ?=

2、学习用二输入与非门构成其他逻辑电路的方法，并测试。

● 与门逻辑功能：

根据布尔代数的理论，B A F ?==,所以用2个与非门即可实现与门逻辑功能。输入端为A 、B ，按表格中的内容进行设置，输出端为F ，观察波形仿真图，并将测试结果填入表中。

A B

表2-2 与门真值表

●

根据布尔代数的理论，B A B A F +=?=，所以用3个与非门即可实现或门逻辑功能。输入端为A 、B ，按表格中的内容进行设置，输出端为F ，观察波形仿真图，并将测试结果填入表中。

A

B

异或门逻辑功能实现：

根据布尔代数的理论，

B A B A F +=,根跟据此异或逻辑表达式经过变换，逻辑图如下，请自行验证此逻辑图的正确性，同时思考如果直接据逻辑表达式画逻辑图，效果如何，近而体会变换的作用。输入端为A 、B ，按表格中的内容进行设置，输出端为F ，观察波形仿真图，并将测试结果填入表中。

（被加数）Ai

（被加数）Bi

（半加和）Hi

（本位进位）Ci

实验三 一位半加器

一、实验目的：

设计并实验一个一位半加器。

二、实验内容

计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。按照进位是否加入，加法器分为半加器和全加器电路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入、输出，如图5-1。

图5-1 一位半加器示意图

一个半加电路的真值表如表4-1所示，根据真值表可得到半加器的函数表达式：

Bi Ai Bi Ai Hi ?+?= Bi Ai Ci ?=

根据表达式，设计原理图，并进行验证，将验证结果添入下表：

实验四 一位全加器

一、实验目的：

设计并实现一个一位全加器。

二、实验内容

计算机中的加法器一般就是全加器，它实现多位带进位加法。下面以一位全加器为例介绍。一位全加器有三个输入、两个输出，见图6-1。

图6-1 一位全加器示意图

“进位入”C i-1指的是低位的进位输出，“进位出”Ci 即是本位的进位输出。真值表见表5-1。

表6-1 全加器真值表

根据表5-1便可写出逻辑函数表达式：

1111----??+??+??+??=i i i i C Bi Ai C Bi Ai C Bi Ai C Bi Ai Si 11--?+?+?=i i C Bi C Ai Bi Ai Ci

全加器的三个输入端子Ai 、Bi 、Ci-1；两个输出端子是Ci 、Si 。按表达式设计电路，并记录对应结果。

（被加数）Bi （被加数）Ai （进位入）C i-1

（全加和）Si

（进位出）Ci