计算机组成原理第3章习题参考答案解析.doc
第 3 章习题参考答案
1、设有一个具有 20 位地址和 32 位字长的存储器，问
(1) 该存储器能存储多少字节的信息？
(2) 如果存储器由 512K ×8 位 SRAM 芯片组成，需要多少片？
(3) 需要多少位地址作芯片选择？
解：
(1) 该存储器能存储： 220
32
4M 字节
8
(2) 需要 2
20
32 220 32 8片 512 K
8
219
8
(3) 用 512K 8 位的芯片构成字长为 32 位的存储器，则需要每 4 片为一组进行字长的位数扩展， 然后再由 2 组进行存储器容量的扩展。 所以只需一位最高位地址进行芯片选择。
2、已知某 64 位机主存采用半导体存储器，其地址码为 26 位，若使用 4M ×8 位 的 DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为 16M ×64 位，共需几个存条 ?
(2) 每个存条共有多少 DRAM 芯片 ?
(3) 主存共需多少 DRAM 芯片 ? CPU 如何选择各存条 ? 解：
(1) 共需 226
64 4条 存
条
16 M
64
(2) 每个存条共有
16M 64
32 个芯片
4M 8
(3) 主存共需多少 2
26
64 64 M 64 128 个 RAM 芯片，共有 4 个存条，故 CPU
4M 8 4M 8
选择存条用最高两位地址 A 24 和 A 25 通过 2： 4 译码器实现；其余的 24 根地址线 用于存条部单元的选择。
3、用 16K ×8位的 DRAM 芯片构成 64K ×32位存储器，要求：
(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读 / 写周期为 0.5 μ S ，CPU 在 1μ S 至少要访问一次。 试问采用哪种刷新方式比较合理 ?两次刷新的最大时间间隔是多少 ?对全部存储单元刷新一遍所需的实际刷新时间是多少 ?
解：
(1) 用16K ×8位的 DRAM 芯片构成 64K × 32位存储器，需要用 64K 32
4 4 16
16K 8
个芯片，其中每 4片为一组构成 16K × 32位——进行字长位数扩展 (一组的 4个芯片只有数据信号线不互连——分别接 D 0 D 7、D 8 D 15、D 16 D 23和 D 24 D 31，其余同名
引脚互连 )，需要低 14位地址 (A0 A13) 作为模块各个芯片的部单元地址——分成行、列地址两次由 A0 A6引脚输入；然后再由 4组进行存储器容量扩展，用高两位地址 A14、A15通过 2：4译码器实现 4组中选择一组。画出逻辑框图如下。
A0A13
CPU RAS
A0 A6 A0 A6 A0 A6 A0 A6
D 0 7 D 0 7 D 0 7 D0 7
(1) (5) (9) (13)
D8 15 D8 15 D8 15 D8 15 (2) (6) (10) (14)
D16 23 D16 23 D16 23 D16 23
(3) (7) (11) (15)
(4)
D
24 31
D
24 31
D
24 31
D
24 31
(8) (12) (16)
WE WE WE WE WE
RAS RAS RAS
D0 D31
RAS0
A14 2-4 RAS1
RAS2
A15 译码
RAS3
(2)设刷新周期为 2ms，并设 16K 8 位的 DRAM 结构是 128 128 8 存储阵列，则对所有单元全部刷新一遍需要 128 次 (每次刷新一行，共 128 行 )
若采用集中式刷新，则每 2ms 中的最后 128 0.5 s=64 s 为集中刷新时间，不能进行正常读写，即存在 64 s 的死时间
若采用分散式刷新，则每 1 s 只能访问一次主存，而题目要求CPU 在 1μS 至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是
最适合的
比较适合采用异步式刷新：
采用异步刷新方式，则两次刷新操作的最大时间间隔为2ms
15.625 s ，可取128
15.5s ；对全部存储单元刷新一遍所需的实际刷新时间为：15.5 s 128=1.984ms；采用这种方式，每 15.5 s 中有 0.5 s 用于刷新，其余的时间用于访存 (大部分时间中 1 s 可以访问两次存 ) 。
4、有一个 1024K×32位的存储器，由 128K× 8位的 DRAM芯片构成。问：
(1)总共需要多少 DRAM芯片 ?
(2)设计此存储体组成框图。
(3)采用异步刷新方式，如单元刷新间隔不超过 8ms，则刷新信号周期是多少 ?
解：(1)需要1024K 32
8 4 32 片，每 4片为一组，共需 8组128K 8
(2)设计此存储体组成框图如下所示。
A 0 A 16
CPU
WE D 0 D 31
CPU
A 17 A 18
A 19
A 0 A 8
RAS D 0 7
(1) D
8 15
(2) D
16 23
(3)
D 24 31
(4) RAS 0
WE
D 0 7
(17)
D 8 15
(18) D
1623
(19)
D 2431
(20) RAS 4
WE
RAS 0
RAS 1
3-8 RAS 2
RAS 3
译码
RAS 4
RAS 5 RAS 6
RAS 7
RAS 1
RAS 5
(5)
(6)
(7)
(8)
WE
(21)
(22)
(23)
(24)
D 0 7
(9) D
8 15
D
16 (10)
23
(11)
D 24 31
(12)
RAS 2 WE
D 0 7
(25) D 8 15
D
16
(26)
23 D 24
(27)
31
(28)
RAS 6
D 0
7
D 0
7
(13) D 8 15 D 8 15
(14)
D
16
23
D
16 23
(15)
D 24 31
D 24
31
(16)
RAS 3
WE
D 0 7 D 0 7
(29)
D 8 15 D 8 15
(30) D
16
23
D
16 23
(31)
D 24 31
D 24 31
(32)
RAS 7
WE
A 0 A 16
(3) 设该 128K 8 位的 DRAM 芯片的存储阵列为 512 256 8 结构，则如果选择一个行地址进行刷新，刷新地址为 A 0 A 8，那么该行上的 2048 个存储元同时进行刷新，要求单元刷新间隔不超过 8ms ，即要在 8ms 进行 512 次刷新操作。采用 异步刷新方式时需要每隔 8ms
15.625 s 进行一次，可取刷新信号周期为
15.5 s 。
512
5、要求用 256K × l6位SRAM 芯片设计 1024K × 32位的存储器。 SRAM 芯片有两个控制端：当CS 有效时，该片选中。当W/R ＝1时执行读操作， 当W/R=0 时执行写操作。
解： 1024K 32
256K 16
4 2 8片，共需 8片，分为 4组，每组 2片
即所设计的存储器单元数为 1M ，字长为 32，故地址长度为 20 位（ A 19 0），所
~A
用芯片存储单元数为 256K ，字长为 16 位，故占用的地址长度为 18 位（ A 17 0）。
~A
由此可用字长位数扩展与字单元数扩展相结合的方法组成组成整个存储器
字长位数扩展 ：同一组中 2 个芯片的数据线，一个与数据总线的 D 15 0 相连，
一个与 D
~D
~D 相连；其余信号线公用 (地址线、片选信号、读写信号同名引脚互
31 16
连 )
字单元数扩展 ：4 组 RAM 芯片，使用一片 2:4 译码器，各组除片选信号外，其余信号线公用。其存储器结构如图所示
D 16 D 31
D 16 31
CPU
256K CS
256K 256K CS
256K
CS
16 16
CS
16
16
A 0 A 17
W/R
W/R
A 0 A 17
W/R
256K
256K 256K 256K
16 16
16
16
D 0 D 15
D 0 15
D 0 D 15
Y 0
A 18 2-4 Y 1
译码
Y 2
Y 3
A 19
6、用 32K ×8位的 E 2PROM 芯片组成 128K ×16位的只读存储器，试问：
(1) 数据寄存器多少位 ? (2) 地址寄存器多少位 ? (3) 共需多少个 E 2PROM 芯片 ?
(4) 画出此存储器组成框图。
解： (1) 系统 16位数据，所以数据寄存器 16位
(2) 系统地址 128K ＝ 217，所以地址寄存器 17位 (3) 共需
128K
16 4 2 8片，分为 4组，每组 2片 32K 8
(4) 组成框图如下
数据
D8 15 D8 15
寄存器D
0 7
CPU 32K
CS 32K
CS
32K
CS
32K
CS
8 8 8
8
A0 A14
W/R
W/R
A0 A14 地址
寄存器
W/R
32K 32K 32K 32K
8 8 8 8
D0 D7
D0 7
Y0
A 15
2-4 Y1
译码Y 2
Y3
A 16
7．某机器中，已知配有一个地址空间为0000H 3FFFH的 ROM区域。现在再用一个 RAM芯片 (8K×8) 形成 40K×l6 位的 RAM区域，起始地为 6000H。假设 RAM芯片有 CS 和 WE 信号控制端。CPU的地址总线为A15A0，数据总线为D15D0，控制信
号为 R/ W(读/ 写)，MREQ(访存)，要求：
(1)画出地址译码方案。
(2)将ROM与 RAM同 CPU连
接。解：
(1)由于 RAM芯片的容量是 8K×8，要构成 40K× 16的RAM区域，共需要
40K 16 13 ~A
5 2 10片，分为 5组，每组 2片；8K=2 ，故低位地址为 13位：A
8K 8 12 0 每组的 2片位并联，进行字长的位扩展
有 5组 RAM芯片，故用于组间选择的译码器使
用3:8 译码器，用高 3位地址 A15 13
~A 作译码器的选择输入信号
地址分配情况：
各芯片组各组地址区间 A15 14 13
138 的有效输出Y i
A A
ROM
0 0 0 Y 0 0000H 3FFFH
0 0 1 Y 1
0 1 0 Y 2
RAM1 6000H 7FFFH 0 1 1 Y 3
RAM2 8000H 9FFFH 1 0 0 Y 4
RAM3 A000H BFFFH 1 0 1 Y 5
RAM4 C000H DFFFH 1 1 0 Y 6
RAM5 E000H FFFFH 1 1 1 Y 7
注： RAM1 RAM5各由 2片 8K 8芯片组成，进行字长位扩
展各芯片组部的单元地址是 A12~A0由全 0到全 1
(2) ROM、RAM与 CPU的连接如图：
D0 7 D0 7
CPU ROM 8K 8 8K 8 8K 8 8K 8 8K 8
16K 8 CS CS CS CS CS
OE A0 A12
WE
R/ W
A0 A12
A0 A12
WE
8K 8 8K 8 8K 8 8K 8 8K 8
CS CS CS CS CS
D0 D7
D8 15 D8 15
Y 0
MREQ E
3-8
A 15
A14译码
A 13 Y1
Y2
Y3
Y 4
Y5
Y6
Y7
8、设存储器容量为 64M，字长为 64 位，模块数 m=8，分别用顺序和交叉方式进行组织。存储周期 T＝100ns，数据总线宽度为 64 位，总线传送周期， =50ns。求：顺序存储器和交叉存储器的带宽各是多少 ?
解：
顺序存储器和交叉存储器连续读出m = 8 个字的信息总量都是：
q = 64 位×8=512 位
顺序存储器和交叉存储器连续读出8 个字所需的时间分别是：
t 1 = mT = 8 × 100ns = 8×10-7 s
t 2 = T+(m-1) τ = 100ns+7×50ns = 450 ns
=4.5 ×10-7 s
顺序存储器和交叉存储器的带宽分别是：
W1=q/t 1=512/(8 × 10-7)=64×107[ 位/s]
W2=q/t 2=512/(4.5 × 10-7)=113.8 × 107 [ 位 /s]
9、CPU 执行一段程序时， cache 完成存取的次数为2420 次，主存完成存取的次数为 80 次，已知 cache 存储周期为 40ns，主存存储周期为240ns，求 cache ／主存系统的效率和平均访问时间。
解： cache 的命中率：
h N c 2420 96.8%
N m 2420
N c 80
主存慢于 Cache 的倍率：
t m 240
6
r
40
t c
Cache/ 主存系统的效率：
e
1 1
(1 r )h 6 5 86.2%
r 0.968
平均访问时间：
t c 40
46.4ns
t a
0.862
e
10、已知 cache 存储周期 40ns，主存存储周期 200ns，cache/ 主存系统平均访问时间为 50ns，求 cache 的命中率是多少 ?
解：已知 cache ／主存系统平均访问时间 t a
=50ns
由于 t a h t c (1 h)t m
t m t a 200 50
93.75%
所以有 h
t c 200 40
t m
11、某计算机采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中，假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序运行的时间是否相等。
(1)循环程序由 6 条指令组成，重复执行 80 次。
(2)循环程序由 8 条指令组成，重复执行 60 次。
解：设取指周期为 T，总线传送周期为τ，每条指令的执行时间相等，并设为 t 0，存储器采用四体交叉存储器，且程序存放在连续的存储单元中，故取指令操作采用流水线存取方式，两种情况程序运行的总的时间分别为：
(1)t = (T+5 τ+6t 0)*80 = 80T+400 τ +480 t 0
(2)t = (T+7 τ+8t 0)*60 = 60T+420 τ +480 t 0
所以不相等
12、一个由主存和Cache 组成的二级存储系统，参数定义如下：T a为系统平均存取时间， T1为 Cache 的存取时间， T2为主存的存取时间， H 为 Cache 命中率，请写出 T a与 T1、T2、 H 参数之间的函数关系式。
解：
T a H T1 (1 H ) T2
13、一个组相联 cache 由 64 个行组成，每组 4 行。主存储器包含4K 个块，每块 128 个字。请表示存地址的格式。
解：
主存 4K 个块，每块 128 个字，共有 4K 128=219个字，故主存的地址共 19 位；共4K 个块，故块地址为 12 位；每块 128 个字，故块的字地址为 7 位
Cache 有 64 行，每组 4 行，共 16 组，故组号 4 位，组页号 2 位
组相联方式是组间直接映射，组全相联映射方式；
所以主存的块地址被分为两部分：低 4 位为在字段，即 19 位存地址的格式如下：
tag组号
8位4位cache
字地址
7 位
中的组号，高8 位为标记
14、有一个处理机，存容量 1MB，字长 1B，块大小 16B，cache 容量 64KB，若cache 采用直接映射式，请给出 2 个不同标记的存地址，它们映射到同一个 cache 行。
解：
Cache 共有64KB
212个行，行号为12 位16 B
采用直接映射方式，所以cache 的行号 i 与主存的块号 j 之间的关系为：
i j mod m ，m为cache的总行数
20位的存地址格式如下：
tag 行号字地址
4 位12 位 4 位
两个映射到同一个 cache 行的存地址满足的条件是：12 位的行号相同，而 4 位的标记不同即可，例如下面的两个存地址就满足要求：
0000 0 0000=00000H 与
0001 0 0000=10000H
15、假设主存容量16M 32 位， cache 容量 64K 32 位，主存与 cache 之间以每块 4 32 位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格
式。
解：
由已知条件可知 Cache 共有64K
32位214个行，行号为14位
4 32位
主存共有16M 32位22
个块，块地址为 22 位，由行号和标记组成4
2
32位
cache 的行号 i 与主存的块号 j 之间的关系为：i j mod m ，m为cache的总行数
设 32 位为一个字，且按字进行编址，则
24 位的存地址格式如下：
tag 8 位行号
14 位
字地址
2 位
补充：从下列有关存储器的描述中，选择出正确的答案：
A．多体交叉存储主要解决扩充容量问题。B．访问
存储器的请由 CPU发出的。
C．cache 与主存统一编址，即主存空间的某一部分属于cache 。
D．cache 的功能全由硬件实现。
答： D
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理期末试题及答案
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
公务员考试行测真题答案解析(全)
公务员考试行测真题答案解析(全) 1.【答案】D。寒冷天气户外锻炼时，应搓擦暴露在外的身体部位，以促进血液循环 2.【答案】B。《铡美案》—京剧—北京 中公解析：昆曲主要流传地是苏州昆山（属太仓州）一带；越剧主要流传地区是浙江；《花木兰》是豫剧，主要流传在河南。故本题答案选B。 3.【答案】A。平流层温度随高度增加而升高，对流层温度随高度增加而降低 4.【答案】C。（3）建立了经典力学体系 中公解析：图（1）、（2）、（3）、（4）中的人物分别是居里夫人、爱因斯坦、牛顿、达尔文。（1）居里夫人发现了放射性元素镭；（2）爱因斯坦提出了量子力学理论；（3）牛顿建立了经典力学体系；（4）达尔文提出了生物进化论理论。故本题答案选C。 5.【答案】C。用泡沫灭火器扑灭钠、镁等活泼金属火灾 6.【答案】C。上世纪50年代，在党政机关工作人员中开展“三反”运动：反贪污、反浪费、反盗骗国家财产 7.【答案】D。根据金属的耐腐蚀性，金属分重金属和轻金属 8.【答案】A。《史记》：李斯主张郡县制 中公解析：“孔融讨伐黄巾军”记载于《三国演义》，B项错误；“梁武帝舍身佛寺”记载于《梁书映帝纪》，C项错误；“王羲之泛舟东海”记载于《墨池记》，D项错误。故本题答案选A。 9.【答案】B。汽车引擎功率——马力 10.【答案】C。印刷在纸制品上的二维码是无效的 11.【答案】A。梅子金黄杏子肥，麦花雪白菜花稀 12.【答案】D。洞中方一日，世上已千年——运动的相对性
中公解析：“洞中方一日，世上已千年”包含的物理学知识是相对论中关于时空和引力的基本原理。根据爱因斯坦的相对论，在接近光速的宇宙飞船中航行，时间的流逝会比地球上慢得多，在这个“洞中”生活几天，则地球上已渡过了几年，几十年，甚至上千年。故本题答案选D。 13.【答案】A。清代——粉彩 14.【答案】B。某出租车公司通过兼并重组使其拥有的出租车数量达到原来的3倍 中公解析：A、C、D三项属于风险管理手段中的预防手段，损失预防是指在风险事故发生前，为了消除或减少可能引起损失的各种因素而采取的处理风险的具体措施，其目的在于通过消除或减少风险因素而降低损失发生的频率。B项不属于。故本题答案选B。 15.【答案】B。志深而笔长，梗概而多气——《左传》 16.【答案】B。天一阁 中公解析：天一阁是中国现存最早的私家藏书楼，也是亚洲现有最古老的图书馆和世界最早的三大家族图书馆之一。故本题答案选B。 17.【答案】C。冉阿让——视财如命的吝啬鬼 18.【答案】B。专心投水浒，回首望天朝——《单刀会》 中公解析：唱词“专心投水浒，回首望天朝”出自传奇剧本——《宝剑记》。故本题答案选B。 19.【答案】A。甲认为行政机关没有依法发给其抚恤金，起诉至法院 20.【答案】D。明清律中的“秋审”制度，反映了“人间司法应符合宇宙秩序”的观念 21.【答案】B。望尘莫及 中公解析：通读文段，文段的意思是说北宋工笔院体画水平很高，此前的工
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题集
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
云南省公务员考试历年真题及解析
云南省公务员考试历年真题及解析 2015年云南公务员考试公告、报名注意事项、职位表等最新资讯及免费备考资料请点击： 《申论》试卷 满分100分时限150分钟 一、注意事项 1.本卷科目代码为“2”，请在答题卡相应位置准确填涂。 2.本题本由给定资料与作答要求两部分构成。考试时限为150分钟。其中，阅读给定资料参考时限为40分钟，作答参考时限为110分钟。 3.请在题本、答题卡指定位置上用黑色字迹的钢笔或签字笔填写自己的姓名和准考证号，并用2B铅笔在准考证号对应的数字上填涂。 4.请用黑色字迹的钢笔或签字笔在答题卡上指定的区域内作答，超出答题区域的作答无效! 5.待监考人员宣布考试开始后，你才可以开始答题。 6.所有题目一律使用现代汉语作答，未按要求作答的，不得分。 7.监考人员宣布考试结束时，考生应立即停止作答，将题本、答题卡和草稿纸都翻过来留在桌上，待监考人员确认数量无误、允许离开后，方可离开。 严禁折叠答题卡! 二、给定资料 1.大批赴美志愿者汉语教师在美国校园和社区内担当着文化使者的角色，来自四川的高中教师小琼就是其中之一。为期一年的赴美教学经历给她、她的美国学生乃至美国“街坊邻居”都留下珍贵记忆。
小琼在俄克拉荷马州一座小城执教，借住在一对老夫妇家中。小城只有一家沃尔玛超市。用男主人加里的话说，“全镇人几乎互相都认识”。这个四川姑娘每次出门都会被当地人认出来，很多人都会友善地同她打招呼。 文化交流归根结底是人的交流、感情的交融。小琼说，自己在2008年汶川大地震中不幸失去双亲，很长时间难以从悲伤中走出来，但这对美国老夫妇的悉心照顾、小镇居民的热情让她真切感受到人间真情。 和其他汉语教师一样，小琼也配备了介绍中国文化的“资源包”，内容从神话故事、历史名人到古典名着不一而足。不过，在和孩子们的接触中，她本身就是当地人了解中国的一个“资源包”。“你们也有手机么?”“家中有电视吗?”一个个问题背后是美国孩子对中国的不了解。当然，在打开“资源包”的同时也不可避免引发价值观碰撞。“美国老师不加班、中国老师爱加班”“中国人爱储蓄”，甚至小琼想起万里之外家人时充盈的泪水，都让孩子们乃至大人们真切地感知着“中国人”的家庭观念，碰撞后带来的是了解和欣赏。 “我们觉得她是最好的‘中国制造’。”加里对记者幽默道，“如果你们国家要派出中国文化大使，选我们的琼准没错。” 当记者在世界各地问起：“提起中国文化，您会想到什么?”在赤道边春城内罗毕，中非关系专业在读研究生瑟库拉这样告诉记者：“孔子，我会想到他。我上过不少有关中国外交、非中关系的课，每次遇到理解不了的思想时，我们就开玩笑说‘这是孔子的思想’，每次辩论课上找论据时，我们最后总会找到‘孔子曰……’。西方也有很多先贤，但中国先贤似乎我只了解孔子。” 在内罗毕CBD地区一家大排档餐厅，28岁的顾客贝利对记者说：“我通过在内罗毕工作的中国人了解中国文化。我觉得要想让肯尼亚人了解中国文化，最重要的是生活在本地的中国人的
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理练习题-答案
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
公务员考试试题及答案详解
1、给定资料3-6缉拿了我国传统节日被“淡化”和“异化”的诸多现象，请指出具体表现。（25分）要求：内容全面，观点明确，逻辑清晰，语言准确，不超过300字。 解析：单一式概括题 要求中出现逻辑清晰，需要对淡化和异化进行分类概括。 淡化主要是在材料三、四中，异化主要在材料五、六。 淡化：不少人特别是年轻人不知道节日文化的内涵，节日生活空荡荡，无事可做。对传统民俗遗忘，节日氛围缺失，节日以吃为主要基调，节日主要文化活动是看电视。 异化：传统节日变成了社交资源的主要契机，节日食品，节日传统式微，对文化符号和功能意义曲解或淡忘，对传统节日事象妄谈。 2、根据给定资料判断并分析下列观点的正误，并简要说明理由。（20分） 解析：综合分析题。此题只需要对两个观点判断对错，并进行分析即可。 第一个观点是错误的。原因：传统是被不断发明、生产和再生产出来的，现有的传统并非一成不变的。今天出现的文化现象，实际上也正在为促成向后延续的传统增加新的因素。在工业化和城市化面前，传统文化的不断创新，会使文化得到进一步传承、发展、弘扬。 第二个观点是正确的。在当前的文化语境下，不少人特别是年轻人不知道节日文化的内涵，节日生活空荡荡，无事可做，即使“申遗”成功，也不会引起人们对于传统节日文化的重 视。 3、某公益组织与策划一次名为“月满中秋”的公益活动，向全社会发出重视传统节日的文 化倡导。请你写出该倡议书的主要内容。（20分） 要求：目标清楚，内容具体，倡议具有可操作性，300字左右。 解析：此题题目要求中明确提出倡议具有可操作性，因此在作答中侧重倡议书内容，以对策为主。 倡议：1、保护传统文化。要珍爱中华民族的优良传统，在全球文化交融中更加自觉地运 用多种形式保护传统文化，传承传统文化。2、过好传统节日。配合国务院把传统节日纳入法定节日的举措，过好各具特色的民族节日，积极开展节庆文体娱乐活动。3、弘扬传统美德。以过好节日为载体，大力弘扬庄敬自强、孝老爱亲、家庭和睦、重诺守信等传统美德，弘扬爱国守法、明礼诚信、团结友善、勤俭自强、敬业奉献的公民基本道德规范。4、锻造民族精神。在新的形势下自觉发扬爱国主义精神、包容和谐的精神、扶助友爱的精神、刻苦耐劳的精神、革故鼎新的精神，增强民族自信心、自豪感。5、发展文化产业。依托传统节日资源，发展节庆用品生产、文化艺术展演、旅游观光等产业，促进传统文化现代化，推动优秀传统文化走出国门，走向世界。 4、南宋思想家朱熹曾说：自敬，则敬之；自慢，则人慢之。请你从给定的资料处罚，结 合实际，以“增强民族自信重建节日文化”为标题，写一篇文章谈谈自己的体会与思考。（35分）要求：主题正确，内容丰富，论证深入，语言流畅900-1100字。 解析：为命题式作文，标题为“增强民族自信重建节日文化”。因为题目内容偏正面，因 此适宜写政论文。题目中虽然谈的是重建节日文化，但是主旨还是谈的对于传统文化的传承。只要在文章中谈到对节日文化重建，对传统文化传承，均可。 答：当今社会，小到个人、企业，大到国家都开意识到文化的重要。曾几何时，中华文化有如一丝耀眼的曙光，照亮了人类文明的蛮荒大地，从此便一直站在人类文明发展的最前沿，引领着人类文化的进步和繁荣，形成了自信积极的文化自信心。然而自鸦片战争以降，在西方军事、科技、经济和文化猛烈冲击之下，中华文化逐渐丧失了自信心，不断地徘徊在盲目自大和妄自菲薄的怪圈里。 重建文化自信，不能靠吃老本，而必须依靠创新。我国有着五千年光辉灿烂的历史，也有着可与日月争辉、能同天地齐寿的文化成果，但不可否认的是，文化是不断发展、变化与革新
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试卷与答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理典型例题讲解
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
历年公务员考试试题及答案解析
历年公务员考试试题及答案解析 20天行测83分申论81分（经验）? ? ? ? ? ??（适合：国家公务员，各省公务员，村官，事业单位，政法干警，警察，军转干，路转税，选调生，党政公选，法检等考 试） ?????????????????????????????????????????????? ??———知识改变命运，励志照亮人生 ???? 我是2010年10月15号报的国家公务员考试，报名之后，买了教材开始学习，在一位大学同学的指导下，大约20天时间，行测考了83.2分，申论81分，进入面试，笔试第二，面试第一，总分第二，成功录取。在这里我没有炫耀的意思，因为比我考的分数高的人还很多，远的不说，就我这单位上一起进来的，85分以上的，90分以上的都有。只是给大家一些信心，分享一下我的经验，我只是普通大学毕业，智商和大家都一样，关键是找对方法，事半功倍。 ????指导我的大学同学是2009年考上的，他的行测、申论、面试都过了80分，学习时间仅用了20多天而已。我也是因为看到他的成功，
才决定要考公务员的。“人脉就是实力”，这句话在我这位同学和我身上又一次得到验证，他父亲的一位朋友参加过国家公务员考试命题组，这位命题组的老师告诉他一些非常重要的建议和详细的指导，在这些建议的指导下，我同学和我仅仅准备了20天左右的时间，行测申论就都达到了80分以上。这些命题组的老师是最了解公务员考试机密的人，只是因为他们的特殊身份，都不方便出来写书或是做培训班。下面我会把这些建议分享给你，希望能够对你有所帮助。? ???? 在新员工见面会上，我又认识了23位和我同时考进来的其他职位的同事，他们的行测申论几乎都在80分以上，或是接近80分，我和他们做了详细的考试经验交流，得出了一些通用的备考方案和方法，因为只有通用的方法，才能适合于每一个人。? ???? 2010年国考成功录取后，为了进一步完善这套公务员考试方案，我又通过那位命题组的老师联系上了其他的5位参加过命题的老师和4位申论阅卷老师，进一点了解更加详细的出题机密和阅卷规则。因为申论是人工阅卷，这4位申论阅卷老师最了解申论阅卷的打分规则，他们把申论快速提高到75到80分的建议写在纸上，可能也就50页纸而已，但是，他们的建议比任何培训机构和书籍效果都好（我是说申论）。这一点我是深有体会并非常认同的。?
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.