数字逻辑第四章答案汇编

数字逻辑第四章

第四章组合逻辑电路 ---------------------------------------------------------------------------- 1 : 在组合电路中，任意时刻的输出与 A:该时刻的输入无关，与电路的原来状态有 B:该时刻的输入有关，与电路的原来状态有关 C:该时刻的输入无关，与电路的原来状态无关 D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D 知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 ---------------------------------------------------------------------------- 2 : 编码器的逻辑功能是将 A:输入的高、低电平编成对应输出的高、低电平 B:输入的二进制代码编成对应输出的高、低电平 C:输入的高、低电平编成对应输出的二进制代码 D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案：C 知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码 ---------------------------------------------------------------------------- 3 : 对于普通编码器和优先编码器下面的说法正确的是 A:普通编码器和优先编码器都允许输入多个编码信号 B:普通编码器和优先编码器都只允许输入一个编码信号 C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号 D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案：C 知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号 ---------------------------------------------------------------------------- 4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为 A:101 B:100 C:001 D:010 您选择的答案: 正确答案：D

第4章汇编语言程序设计.

第四章习题集一、判断 (正确的在括号画“√” , 错误的画“×” 1. 汇编语言程序语言必须由四部分组成。 ( 2. 汇编语言源程序中所使用的变量,必须在代码段中先定义,后引用。 (错 3. 在汇编语言中,一般伪指令语句放在代码段中 (错 4. 逻辑操作符 AND 、 OR 、 XOR 或 NOT ,只能用于数字表达式。 ( 错 5. 符号定义语句不占内存单元,变量定义语句占内存单元。 ( 6. 汇编语言源程序中至少有一个代码段。 ( 对 7. 伪指令是指示性语句 , 不产生机器目标代码。( √ 8. 伪指令BV AR :DB ‘ ABCD ’ , 200 DUP(?是合法伪指令。 9. 伪指令 DAT1 DB 7, 8, 9, 10 与 DA T1 DW 07H, 08H , 09H , 0AH 所预置的数据是一样的。 10. 8086CPU 的中断向量表共占有 1024个字节 (00000H -003FFH , 所以共有1024个中断。 [ ] 二、单项选择题 1. 用高级语言编写的程序(C 。 A 、只能在基本种计算机上运行 B 、无需经过编译或解释,即可被计算机直接执行 C 、具有通用性和可移植性 D 、几乎不占用内存空间 2. 一般地,我们将计算机指令的集合称为(B 。 A . 机器语言 B. 汇编语言 C. 模拟语言 D. 仿真语言

3. 我们通常所说的“裸机”指的是(C 。 A. 只装备有操作系统的计算机 B. 不带输入输出设备的计算机 C. 未装备任何软件的计算机 D. 计算机主机暴露在外 4. 计算机的软件系统一般分为(C 两大部分。 A. 系统软件和应用软件 B. 操作系统和计算机语言 C. 程序和数据 D. DOS 和 Windows 5. 计算机系统软件中的汇编程序是一种 ( C 。 A. 汇编语言程序 B. 编辑程序 C. 翻译程序 D. 将高级语言转换成汇编程序的程序 6. 假设 V1和 V2是用 DW 定义的变量,下列指令中正确的是:A A. MOV V1,20H B. MOV V1, V2 C. MOV AL,V1 D. MOV 2000H , V2 7. PC 机所使用的标准键盘向主机发送的代码是 A A . ASCII 码 B . 扫描码 C. BCD 码 D. 格雷码 8. 8086CPU 中断号为 8的中断矢量存放在(C 。 A. 0FFFFH :0008H B. 0000H :0008H C. 0000H :0020H D. 0020H :0000H 9. 已知变量 VAR 为字型,则 TYPE VAR=(B 。 A 、 1 B 、 2 C 、 3 D 、 4

数字设计原理与实践(第四版)课后各章节习题答案

3.11 对图X3.11（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。解：Z = (A?B + C + D)' 3.12 对图X3.11（b）所示的OAI 电路图，采用AND，OR,INV 画出对应的逻辑图。解：Z = ((A + B)?C ?D)' 13 画出NOR3 对应的电路图。解：3 输入端或非门结构应为：上部3 个P 管串联，下部3 个N 管并联，结构如图所示。 3.15 画出OR2 所对应的电路图。解：在NOR2 电路的输出端后面级联一个INV。 3.59 画出图X3.59 逻辑图所对应的电路图。解： 3.21 若输出低电平阈值和高电平阈值分别设置为1.5V 和3.5V，对图X3.21 所示的反相器特性，确定高态与低态的DC 噪声容限。解：由图中可以看到，输出3.5V 对应的输入为2.4V,输出1.5V 对应的输入为2.5V；所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声

容限为：2.4-1.5=0.9 V。 3.26 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V）表中所列输出电压与电流关系如图所示：根据电流定律，高态输出时可以建立下列方程： p n R R 0.35 0.02 = 4.4 ? ? ? ? ?? ? ? ? p n R R 0.91 4 = 3.84 ? ? ? ? ?? ? ? ? 联立求解可得：R = 0.151kΩ = 151Ωp 低态输出时可以建立下列方程： n p R R 0.1 0.02 = 4.65 ? ?? ? ??? ?

数字逻辑课程三套作业及答案

数字逻辑课程三套作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

数字逻辑课程作业_A 一、单选题。 1.(4分)如图x1-229 （D）。 A. (A) B. (B) C. (C) D. (D) 知识点：第五章解析第五章译码器 2.(4分)如图x1-82 （C）。 A. (A) B. (B) C. (C) D. (D) 知识点：第二章解析第二章其他复合逻辑运算及描述 3.(4分)N个触发器可以构成最大计数长度（进制数）为（D）的计数器。 A. N B. 2N C. N2次方 D. 2N次方知识点：第九章解析第九章计数器

4.(4分)n个触发器构成的扭环型计数器中，无效状态有（D）个。 A. A． n B. B.2n C. C．2n－1 D. D．2n-2n 知识点：第九章解析第九章集成计数器 5.(4分)如图x1-293 （A）。 A. (A) B. (B) C. (C) D. (D) 知识点：第十一章解析第十一章数字系统概述 6.(4分)如图x1-317 （D）。 A. (A) B. (B) C. (C) D. (D)

知识点：第二章解析第二章其他复合逻辑运算及描述 7.(4分)EPROM是指（C）。 A. A、随机读写存储器 B. B、只读存储器 C. C、光可擦除电可编程只读存储器 D. D、电可擦可编程只读存储器知识点：第十章解析第十章只读存储器 8.(4分)如图x1-407 （B）。 A. (A) B. (B) C. (C) D. (D) 知识点：第十一章解析第十一章数字系统概述 9.(4分)为实现将JK触发器转换为D触发器，应使（A）。

(完整word版)《数字逻辑》(第二版)

第一章 1. 什么是模拟信号什么是数字信号试举出实例。模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压力、交流电压等信号。数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。例如，在数字系统中的脉冲信号、开关状态等。 2. 数字逻辑电路具有哪些主要特点数字逻辑电路具有如下主要特点： ●电路的基本工作信号是二值信号。 ●电路中的半导体器件一般都工作在开、关状态。 ●电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低廉、使用方便、通用性好。 ●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。 3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。 4. 最简电路是否一定最佳为什么一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。 5. 把下列不同进制数写成按权展开形式。 (1) 10 (3) 8 (2) 2 (4) 16 解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2 ＋9×10-3 （2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4

数字逻辑_习题四_答案

习题四部分习题参考答案 4.1 将下列函数简化，并用与非门和或非门画出逻辑电路图。& （3）C B C A D C A B A D C B A F +++=),,,( 解：化简得F=C B C A B A ++ F 的与非式为：F=C B C A B A ?? ，逻辑电路图如图1所示。 F 的或非式为：F=C B A C B A C B A ABC F +++++=+=，逻辑电路图如图2所示。图1 图2 4.3分析图4.59所示的逻辑电路图，并说明其逻辑功能。解：（1）由逻辑电路图写出逻辑表达式并化简可得： D C D B D C D B F D BC D C B D C A D BC D C B D C A F CD ABD CD ABD F +=?=++=??=+=?=012 （2）根据逻辑表达式，其逻辑功能如表所示。 1 C 1 & 1 & & & & & & A B ≥1 0 ≥1 ≥1 ≥1 A C B ≥1 ≥1 F

由真值表可知，DCBA 表示的二进制数，当该值小于等于5，F0＝1，当当该值小于等于10，大于5，F1＝1，当该值小于等于15，大于10，F2=1。 4.4 试分析图4.60 所示的码制转换电路的工作原理答：①写出逻辑表达式 001G B B =⊕ 112G B B =⊕ 223G B B =⊕ 33G B = D C B A F2 F1 F0 输入输出 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0

数字电路(第二版)贾立新1数字逻辑基础习题解答

自我检测题 1．（）10=（）2 =（1A.2）16 2．（）10=（）2 3．（1011111．01101）2=（）8=（）10 4．（）8=（）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（0）8421BCD =（0）余3BCD 7．（）10=（）8421BCD 8．（）8421BCD =（93）10 9．基本逻辑运算有与、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。 15．用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫逻辑表达式。 16．根据代入规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。

21．函数D =的最小项表达式为Y= ∑m（1,3,9,11,12,13,14,15）。 Y+ AB B 22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（ 0，2，5）。 24．VHDL的基本描述语句包括并行语句和顺序语句。 25．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。 26．在VHDL的各种并行语句之间，可以用信号来交换信息。 27．VHDL的PROCESS（进程）语句是由顺序语句组成的，但其本身却是并行语句。 28．VHDL顺序语句只能出现在进程语句内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL的数据对象包括常数、变量和信号，它们是用来存放各种类型数据的容器。 30．下列各组数中，是6进制的是。 A．14752 B．62936 C．53452 D．37481 31．已知二进制数，其对应的十进制数为。 A．202 B．192 C．106 D．92 32．十进制数62对应的十六进制数是。 A．（3E）16 B．（36）16 C．（38）16 D．（3D）16 33．和二进制数（）2等值的十六进制数是。 A．（）16 B．（）16 C．（）16 D．（）16 34．下列四个数中与十进制数（163）10不相等的是。 A．（A3）16 B．（）2 C．（0001）8421BCD D．（1）8 35．下列数中最大数是。

汇编语言程序设计(第四版)第4章【课后答案】

汇编语言程序设计第四版【课后习题答案】--囮裑為檤第4章基本汇编语言程序设计〔习题4.1〕例题4.2如果要求算术右移8位，如何修改程序。〔解答〕思路：首先由最高位字节向次低位字节传送……次低位字节向最低位字节传送（共7次）；再判最高位字节符号位，如为0，送00h到最高位字节；如为1，送ffh到最高位字节。传送可参考例题4.2，不过应从第一号字节送第零号字节，……最高位字节向次低位字节传送；也可以用循环来完成： .model small .stack 256 .data qvar dq 1234567887654321h .code .startup mov cx,7 mov si,1 again: mov al, byte ptr qvar[si] mov byte ptr qvar[si-1],al inc si loop again test al,80h jz ezz mov bl,0ffh jmp done ezz: mov bl,0 done: mov byte ptr qvar[7],bl .exit 0 end 〔习题4.2〕例题4.2如果要求算术左移7位，如何用移位指令实现。〔解答〕思路：可设计外循环体为8个字节左移一次，方法是：最低位字节算术左移一次，次低位字节至最高位字节依次带CF 位循环左移一次（内循环共8次），外循环体控制执行7次即可。 .model small .stack 256 .data qvar dq 1234567887654321h

.code .startup mov dx, 7 ；外循环次数 mov ax, byte ptr qvar[0] ；最低位字节送ax lpp: shl ax, 1 ；最低位字节左移一次，其d7移入CF位mov si, 1 mov cx, 7 ；内循环次数 again: rcl byte ptr qvar[si], 1 ；高位字节依次左移P50 inc si loop again dec dx jnz lpp .exit 0 .end 〔习题4.3〕将AX寄存器中的16位数连续4位分成一组，共4组，然后把这4组数分别放在AL、BL、CL和DL寄存器中。〔解答〕思路：设这四组从低位到高位分别放在AL、BL、CL和DL寄存器中。仅列出代码段：mov bl, al ；将al中的两组分开 and al, 0fh ；屏蔽高四位后送al mov cl, 4 ；原al中的数据逻辑右移4次送bl shr bl, cl mov dl, ah ；将ah中的两组分开 and dl, 0f0h ；屏蔽低高四位后送dl mov cl, 4 ；原ah中的数据逻辑右移4次送dl shr dl, cl mov cl, ah ；屏蔽高四位后送cl and cl, 0fh 〔习题4.4〕编写一个程序，把从键盘输入的一个小写字母用大写字母显示出来。〔解答〕 getkey: mov ah, 1 ；从键盘输入，出口:al存键值 int 21h cmp al, 'a' ；判键值是小写字母？ jb getkay cmp al, 'z' ja getkay sub al,20h ；是小写字母转换为大写字母 mov dl,al mov ah, 02h ；显示 int 21h 〔习题4.5〕已知用于LED数码管显示的代码表为：

数字逻辑习题与答案.(优选)

习题与答案《数字逻辑与数字系统（第四版）》，白中英第1章习题P30 7 证明下列等式 (2) AC AB C AB C B A ABC +=++ 证明: AB AC ABC C AB C B A ABC +=+++=左式 8 用布尔代数简化下列各逻辑函数表达式 (4) C AB C B BC A AC F +++= 解: BC BC BC A C B A BC C B A BC A ABC C B A C B BC A AC F =+=++=+++=++++=) () )(())()(( 9 将下列函数展开为最小项表达式 (1) )(),,(C B A C B A F += 解: ∑=+++++=+++++=+++=+++=+=() 7,6,5,4,1()()()()(),,(m C B A C B A C B A C B A C AB ABC C B A C B A C C B A C C AB C B A C B A B A AB C B A A B B A C B A C B A F 10 用卡诺图化简下列各式（2） C B A D A B A D C AB CD B A F ++++= 解： C 由卡诺图知，D A B A F +=

（4） ∑∑ +=?)11,10,9,3,2,1()15,14,13,0(),,,(m D C B A F 解： A C AD AC B A F ++= 12 逻辑函数 A C C B B A X ++=，试用真值表、卡诺图、逻辑图、波形图表示该函数。解：（1）真值表（2）卡诺图（3）逻辑图（4）波形图 14 输入信号A ，B ，C 的波形如图P1.2所示，试画出电路输出F1、F2的波形图 B F C B A

数字逻辑设计习题第4章

第4章组合逻辑电路 4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。 4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式； 2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？ 4—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。 123 B C Z

P和4—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出 1 P的表达式，列出真值表，说明其逻辑功能。 2 Array 4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。

4—6 下图4.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。 4—7仿照全加器设计一个全减器，被减数为A ，减数为B ，低位来的借位为C ，差为D ，向上借一位为J 。要求：1.写出真值表，写出D 与J 的表达式；2.用译码器74LS138和必要的基本门电路实现此电路；3.用双四选一数据选择器实现。 G A

4—8 设计一组合逻辑电路，输入为四位二进制码3B 2B 1B 0B ，当 3B 2B 1B 0B 是BCD8421码时输出1=Y ；否则0=Y 。列出真值表，写出与或非表达式，用集电极开路门实现。 4—9 设计一个多功能组合数字电路，实现下表所示逻辑功能。表中1C 0C 为功能选择输入信号；A ，B 为输入变量；F 为输出。 1．列出真值表，写出F 的表达式； 2．用八选一数据选择器和门电路实现。

数字逻辑习题答案-毛法尧-第二版

毛法尧第二版习题一 1.1 把下列不同进制数写成按权展开式: ⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3 ⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4 ⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3 ⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3 1.2 完成下列二进制表达式的运算: 1.3 将下列二进制数转换成十进制数、八进制数和十六进制数： ⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10 ⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×

16-2=(0.828125)10 ⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)10 1.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位： ⑴(29)10=(1D)16=(11101)2=(35)8 ⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 ⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.252 37)8

1.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除? 解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除. 1.6 写出下列各数的原码、反码和补码： ⑴0.1011 [0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011] =0.1011 补 ⑵0.0000 [0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000 ⑶-10110 [-10110]原=110110; [-10110]反=101001; [-10110]补=101010 1.7 已知[N]补=1.0110,求[N]原,[N]反和N. 解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.1010 1.8 用原码、反码和补码完成如下运算：

汇编语言程序设计(第四版)第1_4章【课后答案】

汇编语言程序设计第四版【课后习题答案】第1章汇编语言基础知识〔习题1.1〕简述计算机系统的硬件组成及各部分作用。〔解答〕 CPU：包括运算器、控制器和寄存器组。运算器执行所有的算术和逻辑运算；控制器负责把指指令逐条从存储器中取出，经译码分析后向机器发出各种控制命令，并正确完成程序所要求的功能；寄存器组为处理单元提供所需要的数据。存储器：是计算机的记忆部件，它用来存放程序以及程序中所涉及的数据。外部设备：实现人机交换和机间的通信。〔习题1.2〕明确下列概念或符号：主存和辅存，RAM和ROM，存储器地址和I/O端口，KB、MB、GB和TB。〔解答〕主存又称内存是主存储器的简称，主存储器存放当前正在执行的程序和使用的数据，CPU可以直接存取，它由半导体存储器芯片构成其成本高、容量小、但速度快。辅存是辅助存储器的简称，辅存可用来长期保存大量程序和数据，CPU需要通过I/O接口访问，它由磁盘或光盘构成，其成本低、容量大，但速度慢。 RAM是随机存取存储器的英语简写，由于CPU可以从RAM读信息，也可以向RAM写入信息，所以RAM也被称为读写存储器，RAM型半导体存储器可以按地址随机读写，但这类存储器在断电后不能保存信息；而ROM中的信息只能被读出，不能被修改，ROM型半导体通常只能被读出，但这类存储器断电

后能保存信息。存储器由大量存储单元组成。为了区别每个单元，我们将它们编号，于是，每个存储单元就有了一个存储地址，I/O接口是由一组寄存器组成，为了区别它们，各个寄存器进行了编号，形成I/O地址，通常称做I/O端口。 KB是千字节、MB是兆字节、GB是吉字节和TB是太字节，它们都是表示存储器存储单元的单位。〔习题1.3〕什么是汇编语言源程序、汇编程序、目标程序？〔解答〕用汇编语言书写的程序就称为汇编语言源程序；完成汇编工作的程序就是汇编程序；由汇编程序编译通过的程序就是目标程序。〔习题1.4〕汇编语言与高级语言相比有什么优缺点？〔解答〕汇编语言与高级语言相比的优点：由于汇编语言本质就是机器语言，它可以直接地、有效地控制计算机硬件，因而容易产生运行速度快，指令序列短小的高效目标程序，可以直接控制计算机硬件部件，可以编写在“时间”和“空间”两方面最有效的程序。汇编语言与高级语言相比的缺点：由于与处理器密切相关导致通用性差、可移植性差，汇编语言功能有限，又涉及寄存器、主存单元等硬件细节，编写汇编语言比较繁琐，调试起来也比较困难，编译程序产生的目标程序往往比较庞大、程序难以优化，运行速度慢。〔习题1.5〕将下列十六进制数转换为二进制和十进制表示（1）FFH （2）0H （3）5EH

第三章《数字逻辑》(第二版)习题答案

第三章 1．根据所采用的半导体器件不同，集成电路可分为哪两大类?各自的主要优缺点是什么? 解答双极型集成电路：采用双极型半导体器件作为元件.主要特点是速度快、负载能力强，但功耗较大、集成度较低。单极型集成电路：指MOS集成电路，采用金属-氧化物半导体场效应管 (Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件.MOS型集成电路的特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。 2.简述晶体二极管的静态特性? 解答 “正向导通（相当于开关闭合），反向截止（相当于开关断开）”,硅管正向压降约0.7伏，锗管正向压降约0.3伏。 3．晶体二极管的开关速度主要取决于什么? 解答晶体二极管的开关速度主要取决于反向恢复时间（二极管从正向导通到反向截止所需要的时间）和开通时间（二极管从反向截止到正向导通所需要的时间）。相比之下，开通时间很短，一般可以忽略不计。因此，影响二极管开关速度的主要因素是反向恢复时间。 4.数字电路中，晶体三极管一般工作在什么状态? 解答数字电路中，晶体三极管一般工作在“截止状态”（相当于开关断开）

和“饱和导通状态”（相当于开关闭合）。 5．晶体三极管的开关速度取决于哪些因素? 解答晶体三极管的开关速度主要取决于开通时间t on（三极管从截止状态到饱和状态所需要的时间）和关闭时间t off （三极管从饱和状态到截止状态所需要的时间），它们是影响电路工作速度的主要因素。 6. TTL与非门有哪些主要性能参数? 解答 TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。 7.OC门和TS门的结构与一般TTL与非门有何不同?各有何主要应用? 解答 OC门:该电路在结构上把一般TTL与非门电路中的T3、D4去掉，令T4的集电极悬空，从而把一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。OC门可以用来实现“线与”逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。 TS门: 该电路是在一般与非门的基础上，附加使能控制端EN和控制电路构成的。在EN有效时为正常工作状态，在EN无效时输出端被悬空，即处于高阻状态。TS门主要应用于数据与总线的连接，以实现总线传送控制，它既可用于单向数据传送，也可用于双向数据传送。 8.有两个相同型号的TTL与非门，对它们进行测试的结果如下：

第4章习题汇编语言程序设计(单片机第二版)

第四章习题与参考答案 4.1程序设计语言有哪三种？各有什么异同？汇编语言有哪两类语言？各有什么特点？ 4.2在汇编语言程序设计中，为什么要采用标号来表示地址？标号的构成原则是什么？使用标号有什么限制？注释段起什么作用？ 4.3MCS-51汇编语言有哪几条常用伪指令？各起什么作用？

4.4汇编语言程序设计分哪几步？各步骤的任务是什么？ 4.5汇编语言源程序的机器汇编过程是什么？第二次汇编的任务是什么？ 4.6请用除法指令编写例4.2的程序，并计算所占内存字节数和所需机器周期数。 4.7设内部RAM20H单元有两个非零的BCD数，请编写求两个BCD数的积并把积送入21H单元的程序。 4.8已知，从内部RAM BLOCK单元开始存放有一组带符号数，数的个数存放在LED单元。请编写

可以统计其中正数和负数个数并分别存入NUM和NUM+1单元的程序。 4.9设自变量X为一无符号数，存放在内部RAM的VAX单元，函数Y存放在FUNC单元。请编写满足如下关系的程序： X>=50时：Y=X； 50>X>=20时：Y=5X； X<20时：Y=2X；

4.10在例4.6的128分支程序中，若用LJMP指令代替AJMP指令，以便分支程序可以放在64KB地址范围的任务位置。请修改原程序，修改后的程序最多可实现多少个分支？ 4.11从外部RAM的SOUCE（二进制8位）开始有一数据块，该数据块以$字符结尾。请编写程序，

把它们传送到以内部RAM的DIST为起始地址的区域（$字符也要传送）。 4.12在例4.11中，若SOUCE为二进制16位，则程序又该如何编。 4.13在外部RAM的低256地址单元区，有起始地址为SOUCE且长度存放在LEN单元的数据块。请编写能对它们进行奇偶校验的程序。凡满足奇校验（奇数个1）的数据均送到内部RAM起始地址为DIST 的存储区。

数字逻辑武汉工程大学第四版

武汉工程大学数学逻辑答案第3章组合逻辑电路 3.1解题指导例3-1 试写出图3-1所示电路输出F 的表达式。74148为优先编码器。其功能见表3-1所示。表3-1 74148的真值表解：图3-1中电路的74148的70~I I 虽然都接地，但只对7I 编码，74151的A 2A 1A 0等于74148的012A A A 等于000，使F =D 0=A 。例3-2 试分析图3-2所示电路的逻辑功能。图3-1 例3-1逻辑图 B A 0 5图3-2 例3-2 的逻辑图

解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。AB =00时，00=F 1321===F F F 。若此时CD =00，则F =D 0=0；而CD ≠00时，F ≠D 0，F =1。故该电路的功能为AB =CD 时，输出F =0，AB ≠CD 时，F =1。例3-3人类有四种基本血型—A 、B 、AB 、O 型。输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。解：用变量A 、B 、C 、D 表示输血者、受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。得到血型与二进制数间的对应关系，从而得到真值表如表3-2所示。血型与二进制数对应关系表由真值表画出卡诺图如图3-3所示。由卡诺图得表达式如下：C B CD D A B A C B CD D A B A F ???=+++= 由表达式画出逻辑图如图3-4所示。 B O A B

数字电路(第二版)贾立新1数字逻辑基础习题解答

自我检测题 1．（26.125）10=（11010.001）2 =（1A.2）16 2．（100.9375）10=（1100100.1111）2 3．（1011111．01101）2=（ 137.32 ）8=（95.40625）10 4．（133.126）8=（5B.2B ）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（010*********）8421BCD =（011110111001）余3BCD 7．（5.14）10=（0101.00010100）8421BCD 8．（10010011）8421BCD =（93）10 9．基本逻辑运算有与、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。 15．用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫逻辑表达式。 16．根据代入规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。 21．函数D B AB Y +=的最小项表达式为Y = ∑m （1,3,9,11,12,13,14,15）。 22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F （A ,B ,C ）=∏M （1,3,4,6,7），则F （A ,B ,C ）=∑m （ 0，2，5）。 24．VHDL 的基本描述语句包括并行语句和顺序语句。 25．VHDL 的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。 26．在VHDL 的各种并行语句之间，可以用信号来交换信息。 27．VHDL 的PROCESS （进程）语句是由顺序语句组成的，但其本身却是并行语句。 28．VHDL 顺序语句只能出现在进程语句内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL 的数据对象包括常数、变量和信号，它们是用来存放各种类型数据

mcs-51第四章答案汇编语言程序设计

第四章汇编语言程序设计 1 题若晶振为12MHz，试编制延时2ms和1s子程序。答：延时2ms： DELY: MOV R7, #10 DLY0: MOV R6, #98 NOP DLY1: DJNZ R6, DLY1 DJNZ R7, DLY0 RET 延时1s： DELY: MOV R0, #50 LP11: MOV R1, #100 LP22: MOV R2, #100 LP33: DJNZ R2, LP33 DJNZ R1, LP22 DJNZ R0, LP11 RET 4 题试求20H和21H单元中16位带符号二进制补码数的绝对值，并送回20H和21H单元，高位在先，低位在后。答：方法一：先判断符号位，若为0则不作任何处理（因为正数的补码数与原数相同，而0的补码数就是0）。若符号位为1，则用0减去该数即可。编程如下： ORG 1000H MOV A, 20H JNB ACC.7, DONE CLR C CLR A SUBB A, 21H MOV 21H, A CLR A SUBB A, 20H MOV 20H, A DONE: SJMP $ END 方法二：可用变反加“1”来完成。

ORG 1000H MOV A, 20H JNB ACC.7, DONE CPL A MOV 20H, A MOV A, 21H CPL A MOV 21H, A CLR C MOV A, 21H ADD A, #1 MOV 21H, A MOV A, 20H ADDC A, #0 MOV 20H, A DONE: SJMP $ END 5题试求内部RAM 30～37H单元8个无符号数的算术平均值，结果存入38H单元。答：方法一：相加后和放在R3:38H中，然后将结果整体右移3位，得数放在38H单元中。 ORG 1000H START: MOV R7, #07H MOV R3, #00H MOV A, 30H MOV R0, #31H LOOP: ADD A, @R0 JNC NEXT INC R3 NEXT: INC R0 DJNZ R7, LOOP MOV 38H, A MOV R7, #3 LOOP1: CLR C MOV A, R3 RRC A MOV R3, A

数字逻辑第二章作业答案

第二章部分习题答案：（第四版） 2.1 (e) 10100.11012 =14.D16(f) F3A516 =11110011101001012 (i) 101111.01112 =57.348 2.2 (a) 12348 =0010100111002 =29C16 (e) 7436.118=111100011110.0010012=F1E.2416 2.3 (b) 7E6A16=1111110011010102=771528 (f) DEAD.BEEF16=1101111010101101.10111110111011112=157255.5756748 2.5 (e) 10100.11012=20.812510 (j) 15C.3816 =348.2187510 2.6 (b) 348910=66418 (f) 2385110=5D2B16 2.9(b) 57734 + 1066 61022 2.10(c) F35B + 27E6 11B41 2.11 decimal +25 +120 +82 -42 -6 -111 signed-magnitude 00011001 01111000 01010010 10101010 10000110 11101111 two’s-complement 00011001 01111000 01010010 11010110 11111010 10010001 ones’-complement 00011001 01111000 01010010 11010101 11111001 10010000 2.12 (b) 10011110, overflow not occurs (c) 10001110, overflow occurs (d) 10000000, overflow occurs 2.16 1264843010=COFFEE16 2.18 ( a) r>6; (b)r=8; (c) r>3; (d) r=5; (e) r=4; (f)r=6;

数电第4章习题解答张克农版 2

97 4章课后习题解答 4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。 [解]见图解4.1中Q 、Q 的波形。 4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。 [解]见图解4.2中Q 、Q 的波形。 4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。 [解]见图解4.3中Q A 、Q B 的波形。 4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。 [解]见图解4.4中Q 1~Q 8的波形。图题、解4.1 图题、解 4.2 图题、解4.3

98 4.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。 [解]见图解4.5中Q 的波形。 4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。【解】见图解4.6中Q 的波形。图题、解 4.4 图题、解4.5 图题 4.6

99 (a) (a) (b) 图解4.6 4.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。（假定触发器的初始状态为0）。【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。图题 4.7

100 图解4.7 4.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。【解】P 的波形见图解4.8所示。图解4.8 4.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。图题 4.8

数字逻辑第四章答案汇编