加法器的设计

加法器的设计

（6课时）

一、课例背景分析

（一）本专业课程目标分析

设置本课程的目的是使考生获得数字电子技术必要的基本理论、基本知识和基本技能，为学习后续课及参加实际工作打下必要的基础。通过本课程学习要求考生：

1.了解数字电子技术基本理论，基本概念，熟练掌握数字电子技术的基本分析方法，能对一般数字逻辑部件进行分析；

2.较深刻理解数字电子技术的基本设计方法，并能比较灵活地加以应用；

3.理解常用数字集成电路的基本工作原理和基本特性，了解其主要参数的意义并能灵活地加以应用

本课程实践性强，学习时应注意联系实际，完成必要的实验项目，并保证及时完成习题和作业。

（二）本课例在相应专业课程中的功能定位

通过进行半/全加器组合逻辑电路的设计使学生能分析简单组合逻辑电路的逻辑功能，能设计简单的组合逻辑电路并了解基本的组合逻辑电路的分析和设计方法。

（三）学生能力基础分析

中等职业学校学生，文化基础普遍偏低，来源复杂，学生的素质参差不齐，没有成功体验，缺乏学习动机，其中大部分学生存在着各种形式的学习障碍，没有好的思维习惯，难以掌握学习内容而丧失学习动力不适应专业课的学习。（四）项目实施条件

学校有多间电工电子实训实验室其中包括有电子电工成套实验操作台，电压表、电流表、万用表、低频信号发生器、示波器、通用二踪示波器等多种电子电工操作设备。

二、学习目标的设定

知识目标：根据组合逻辑电路的分析方法分析半加器和全加器（异或门74LS86和与非门74LS00）的逻辑功能；根据逻辑功能写出真值表；

写出逻辑表达式并化简；画出逻辑图。

能力素质目标：1、能够掌握组合逻辑电路的表达方式：逻辑表达式、真值表、卡诺图和逻辑图

2、能够根据给定的逻辑图写出逻辑表达式并化简；写出真值表；

总结逻辑功能。

3、掌握组合逻辑电路的设计方法：能够根据案例要求写出真值

表；根据真值表写出逻辑函数式并化简；用最少的基本逻辑电路

和最少的连接线,设计组合逻辑电路；用实践验证自己设计的电

路的可行性。

4、掌握半/全加法器的工作原理。

5、能够认识集成逻辑芯片的使用方法。

三、学习任务描述

资讯：要求学生自主通过各种方式查阅半加器、全加器的相关资料。

计划：先通过讲解一位半加器的设计过程，由学生自己设计一位全加器并引申出四位全加器的设计方法。

决策：对学生进行分组实训，各组间进行帮助与竞争，组内个成员也必须帮助与竞争，进而提高学生的兴趣以及协作能力。

实施：用异或门74LS86和与非门74LS00实现全加器电路，要求能够画出逻辑电路图，设计相应表格。自拟实训方案，测试电路的逻辑功能是否与设计功能一致并能够独立解决实验过程中遇到的各种问题。

检查与评估：包括自我检查评估、组间检查评估以及教师检查评估。

四、学习内容组织

（一）理论分析（3课时）

1．组合逻辑电路的分析

是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。其分析步骤为：

2.半加器、全加器的原理

a.半加器

半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。两个1二进制的加法运算如下表所示，其中Ｓ表示和数Ｃ表示进位数。由表中逻辑关系可见，这种加法运算只考虑了两个加数本身，而没有考虑由低位来的进位，所以称为半加。半加器就是实现下面这个真值表关系的电路。

由真值表可得逻辑表达式

运用逻辑代数，可将上式变换成与非形式

根据这两个表达式可得由与非门组成的半加器：

因为半加和是异或关系，所以半加器也可利用一个集成异或门和与门来实现：

图中右边是半加器的代表符号。

b.全加器

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。

根据全加器的功能，可列出它的真值表：

其中A

i 和B

i

分别是被加数及加数,C

i-1

为相邻低位来的进位数，S

i

为本位和数

（称为全加和）。以及C

i

为向相邻高位的进位数。

为了求出S

i 和C

i

的逻辑表达式，首先分别画出S

i

和C

i

的卡诺图：

为了比较方便地获得与－或－非的表达式，采用包围0的方法进行化简得：

据此可以画出1位全加器的逻辑图：