《物流中心设计与管理》实验设计

《物流中心设计与管理》实验设计
《物流中心设计与管理》实验设计

《物流中心设计与管理》实验设计报告书

目录

一、合肥区位因素而分析 (1)

(一)、自然因素 (1)

(二)、社会环境因素 (1)

(三)、基础设施状况 (2)

二、物流配中心选址与布局 (2)

(一)、 CFLP方法 (2)

(二)、加权因素分析法 (5)

(三)、因次分析法 (6)

(四)、配送中心多目标优化 (9)

三、物流配送中心功能模块分析 (10)

四、区域功能与面积的估算 (13)

(一)、建设内容及规模 (13)

五、物流中心动线流程 (14)

(一)、 I型动线流程 (14)

(二)、 U型动线流程 (15)

六、物流中心设备规划 (17)

新华书店物流中心选址与布局规划

一、合肥区位因素而分析

(一)、自然因素

合肥市境内主要地质灾害隐患为河湖岸崩、崩塌和滑坡等类型。

1、河湖岸崩

河湖岸崩主要发生在河流河岸、水库库岸,巢湖湖岸地带,其中造成危害的最明显的是巢湖沿岸一带。合肥市巢湖岸线长55.25km,湖岸类型分别为基岩石质、粘土质、砂土泥质三种类型,湖岸崩塌主要发生在粘土质类型岸边。粘土质类型湖岸结构松散,抗侵蚀能力差,每逢汛期强降雨,湖岸崩塌造成沿岸大量农田崩塌入湖,沿湖农房及生活设施也被冲入湖内,加速了湖盆淤积和岸线演变,如肥西县严店乡、肥东县长临河镇尤为严重。

2、崩塌、滑坡、潜在不稳定斜坡

近年来,由于采矿活动及人类工程建设,形成崩塌、滑坡、不稳定斜坡等地质灾害,对人民的生命财产构成一定的威胁,如肥东县桥头集一带的白云石矿、磷矿、铁矿开采掌子面过高过陡,开采石料堆积的碎石堆过大过高,开矿中乱堆乱放的废石堆,肥西县淠河干渠、长丰瓦东干渠、滁河干渠开挖后形成的边坡过陡都极易诱发崩塌、滑坡等地质灾害。

3、膨胀土变形

合肥市位于江淮丘陵,可分为丘陵地和波状平原。膨胀土主要分布于波状平原区。膨胀土变形灾害虽属渐变性灾害,但膨胀土由于其独特物理力学特征(胀缩特征)对低层房屋(开裂变形)、公路及路堤(滑塌及路面开裂)、铁路(路基涨鼓)、干渠(滑坡)等四种工程设施产生一定危害。

(二)、社会环境因素

充分考虑运费费用,在新建的配送中心是要充分的考虑运输费用。相对合肥

市内的新华书店来说,配送中心应靠近书店,且书店相对集中。

(三)、基础设施状况

合肥市物流基础设施采用“物流园区、物流中心和货运站”分层次总体布局,建成“4园区、4中心”。建设东部、西南部、北部和西部(空港)四大物流园区;设立工业、建材、农业、高科技物流中心;搭建基础设施、信息网络、商贸物流三大平台。合肥近几年不断完善交通网络,已经是全国区域性交通枢纽。淮南、合九、合西铁路在此交汇,合宁、合武高速铁路已建成使用,合肥到南京不超过一个小时,到上海武汉不超过两个小时。合肥骆岗机场是全国重要的国际备降机场,正在建设合肥新桥国际机场预计2012年投入使用。

图1 合肥市区域划分

二、物流配中心选址与布局

(一)、 CFLP方法

在合肥市区内选址,要求在地域范围内12个需求点中选出三个作为配送中心的地址。由所需数据无法得知即假设各配送中心的固定费用均为10个单位,

容量为13个单位,运输费率为一常数,即运输费用与运输距离成正比。

图2 合肥市新华书店大致分布

(1)根据需求量的分布情况,将配送中心的初始位置暂定在4,6,9三个节点上。

(2)这样,以点4,6,9为配送点,其他各节点为需求点,求运输问题的最优解见表6,于是得到初始方案,总费用为179个单位。(具体求解过程略)

(3)根据以上求得的初始解,可以看出配送中心4的配送范围是用户1,2,3,4,5的集合,配送中心6的配送范围是用户1,6,8,12的集合,配送中心

9的配送范围是用户1,7,9,10,11的集合。

同理通过计算,可知对于用户集合{1,6,8,12},配送中心移到6,配送费用最小。对于用户集合{1,7,9,10,11},配送中心改设在10,配送费用最小。于是新的配送系统应由2,6,10组成。

(4)对新配送系统{ 2,6,10 }重复步骤2—4。经再次计算,所得配送中心方案与前一次结果相同,说明方案已达到最优,所以最终解决方案就是配送中心选择在{2,6,10},各配送中心的服务客户如表7所示,总费用为152个单位。

(二)、加权因素分析法

(1)对设施选址涉及的非经济因素通过决策者或专家打分,再求平均值的方法确定各非经济因素的权重,权重大小可界定为1—10。

(2)专家对各非经济因素就每个备选场址进行评级,可分为五级,用五个字母元音A、E、I、O、U表示。各个级别分别对应不同的分数,A﹦4分、E﹦3分、I﹦2分、O﹦1分、U﹦0分。

(3)将某非经济因素的权重乘以其对应选址方案该级别分数,得到该因素所得分数。

(4)将各方案的各种非经因素所得分数相加,即得各方案分数,分数最高的方案即为最隹选址方案。

非经经因素权重各选址方案等级及分数

甲方案乙方案丙方案丁方案场址位置 9 A/36 E/27 I/18 I8/18 面积和位置 6 A/24 A/24 E/18 U/0

地势和坡度 2 O/2 E/6 I/6 I/6

风向、日照 5 E/15 E/15 I/10 I/10

铁路接轨条件 7 I/14 E/21 I/14 A/28

施工条件 3 I/6 O/3 E/9 A/12 同城市规划的关系 10 A/40 E/30 E/30 I/20 合计 137* 126 105 94

(三)、因次分析法

成本(万元)

经济因素

A方案B方案C方案原材料300 260 285

劳动力40 48 52

运输费22 29 26

其他费用8 17 12

总成本370 354 375

解:1. 首先确定经济性因素的重要因子

2.703×10

2.833×10

2.667×10

则: 8.203×10

0.330

同理: 0.354

0.325

2. 确定非经济因素的重要性因子

首先确定单一因素的重要性因子:

(1) 政策法规因素比较如下表

场址

两两相比

比重和A-B A-C B-C

A 1 1 2 2/3

B 0 1 1 1/3

C 0 0 0 0

(2)气候因素比较如下表

场址

两两相比比重

A-B A-C B-C

A 1 1 2 2/4

B 1 1 2 2/4

C 0 0 0 0

(3)安全因素比较如下表

场址

两两相比

比重和A-B A-C B-C

A 0 0 0 0

B 1 0 1 1/3

C 1 1 1 2/3

(4)各非经济因素比较表如下

因素A方案B方案C方案权重政策法规2/3 1/3 0 0.5

气候条件2/4 2/4 0 0.4

安全因素0 1/3 2/3 0.1 4. 计算各选址方案非经济因素重要性因子

﹦×0.5+×0.4+0×0.1﹦0.533

﹦×0.5+×0.4+×0.1﹦0.4

﹦0×0.5+0×0.4+×0.1﹦0.067

5. 计算总的重要性指标

﹦M?+N?

假定经济因素和非经济因素同等重要

则: M﹦N﹦0.5

﹦0.5×0.330+0.5×0.533﹦0.4315

﹦0.5×0.343+0.5×0.4﹦0.3726

﹦0.5×0.325+0.5×0.067﹦0.196

根据以上计算,A方案重要性指标最高,故选A方案作为建厂场址。假定经济因素权重为0.7,非经济因素权重为0.3

则:﹦0.7×0.330+0.3×0.533﹦0.3909

﹦0.7×0.343+0.3×0.4﹦0.3601

﹦0.7×0.325+0.3×0.067﹦0.2485

根据以上计算,A方案重要性指标最高,故选A方案作为建厂场址。

(四)、配送中心多目标优化

已知8个书店,C1,C2,C3,C4,5,C6,C7,C8和4个候选配送中心地址

F1,F2,F3,F4 ,每个客户的需求量Qi如表1所示,客户与候选地址之间的距离Dij,配送中心的固定建设成本Fi = 8 ×10p5从候选地址到每个客户的单位

运输成本 cij= 1.5客户要求的配送时限Tj = 10, 配送车辆的速度 Vij ~N (40, 10p2 )

客户C1 C2 C3 C4 C5 C6 C7 C8

需求量1000 500 1200 800 2000 700 600 1000

候选地址与客户书店的距离

候选地址C1 C2 C3 C4 C5 C C7 C8 F1 200 400 350 140 150 580 520 610

F2 250 180 200 160 380 490 600 700

F3 500 300 160 210 400 150 440 420

F4 600 550 440 180 200 210 190 300 根据上述模型求解方法, 以物流服务可靠度最大化为主要目标,并将物流

成本小于给定的成本限制C0作为增加的约束条件.对于C0的取值,可以由企业给

定不能明确给定则可以认为没有限制,并根据贪婪取走启发式算法计算得到的物

流成本不断调整 ,计算结果如表 3所示.

计算结果

C0 取值选址方案书店指派方案物流成本服务可靠度

∞ F 1

F2

F3

F4 F1 →C1 , C4 ,

C5

F2 →C2

F3 →C3 , C6

F4 →C7 , C8

5 319500 0.9707

5 319500 F 1

F3 F1 →C1 , C4 ,

C5

4 609500 0.9613

F4 F3 →C2 , C3 ,

C6

F4 →C7 , C8

409500 F 1 , F3 F1 →C1 , C4 ,

4214500 0.8583

C5

F3 →C2 , C3 ,

C6 , C7 , C8

4214500 ————————

三、物流配送中心功能模块分析

物流配送中心功能模组是指把物流配送中心的各种比较常见、普遍的设施、功能、流程进行的搭配,形成一些组合,从不同组合可以看出物流配送中心的功能特点。

安徽新华书店物流中心统计现有:进货统计、出货统计和退货统计,显然,这对于一个集团公司的管理是很不利的。从物流的角度讲,包括运输、储存、装卸搬运、包装、流通加工、配送、信息处理七项基本功能,物流配送中心的设计必须考虑到这七个方面的设计以及它们之间的合理分布。

目前,安徽新华书店的业务模式是集团公司、子公司、分公司的多层股份结构。业务流程复杂。其物流的特点如下:1.图书具有较强的周期性;2.经营品种多;3.逆向物流的比例大大超过其它行业;4.不同类的图书具有不同的发行特性;

5.存储与分拣区域界限不能严格划分;

6.新华书店具有传统的物流体系;

7.信息不规范。鉴于此,合理设计新华书店功能模块,已势在必行。

实体功能模组流程示意图:

1.进货实体模组

由进货信息模组取得进货信息,并进行分析、到货、卸货、拆装、货品验收等作业,最后传送进货记录至进货信息模组。 2.储存实体模组

由库存储位信息模组取得信息,进行进货入库上架、储位管理、库存盘查及容器管理等作业。 3.拣货实体模组

从订单信息模组取得拣货信息、移动到指定储位、进行拣取作业、将拣取之后的物品库存信息传回库存信息模、将货品移至分拣/集货区、出货区或流通加工区,并通知订单信息模块,此笔订单已被拣取。 4.补货实体模组

由库存储位信息模组显示补货信息、补货人员到拣货区取得空容器,再到保管储区、确认储位并取货、移动货品到拣货区,并确认储位号码后将货品置入、将补货信息传回库存储位信息模组,并更改库存信息。 5.分货/集货实体模组

从订单信息模组取得信息,列印分货/集货单、将拣取的货物作分类的工作、依客户类别或配送路线类别进行集货工作、集货完成后移动至出货暂存区、集货完毕后,必须通知出货信息模组或得到订单信息模组确认。 6.流通加工实体模组

退货实体模组

进货实体模组

储存实体模组

拣货实体模组

补货实体模组

分拣集货实体

流通加工实体

出货实体模组

输配送实体模

从订单信息模组取得信息、进行货品加工(如贴标签、包装、品质或数量检查等)、将加工信息传回订单信息模组。

7.出货实体模组

从出货信息模组取得信息,列印出货单据、检验、包装、将货品搬运至出货暂存区、装车、出货资料确认,并传回出货信息模组。

8.输配送实体模组

从输配送实体信息模组取得信息,进行配送区域划分、配送批次划分、配送路径选择、配送顺序决定、配送车辆安排、车辆装载方式等作业。

9.退货实体模组

由退货信息模组获知顾客退货或资源回收信息,列印退货单交与配送人员、配送人员确认货品数量及种类,将退货货物取回、将货物置于退货暂存区,等待检验。若产品损坏或不能再使用,则置于报废区等待处理;若产品为合格品,则归入进货作业;若产品为资源回收品,则置于资源回收区等待处理。

物流配送中心信息模组的工作内容:

信息模组工作内容

订单信息模组客户资料建档与维护,订单资料处理,订单状态查询,缺货

处理,退货处理,拣货处理,分获/集货信息,流通加工需

求分析,订单财务会记信息。

采购信息模组供应商基本资料建档与维护,供应商产品资料建档与维护,

采购资料处理,维护与列印,货源规划,货品编码,采购及

催、退货处理。

进货信息模组进货进程安排,进货输入与维护,进货单与入库验收单列印,

进货的后续作业查询,进货退回供应商的处理。

库存储位信息模组储区储位编码与维护,商品储位指派与储位状态查询,商品及库存资料查询与维护,补货信息,盘点资料。

出货信息模组出货时间安排,订单品项及数量核查,出货单据列印,出货

资料异动,包装方式查询。

运输配送信息模组司机基本资料维护,车辆路劲资料维护,车辆排班与路线规划,车辆追踪管理,出货单据资料维护。

退货信息模组下游退货信息,上游退货信息,资源回收物品处理。

设备管理信息模组自动化设备管理,搬运设备管理,栈板及容器管理,栈板装卸方式规划及叠栈方式设计,车辆管理,燃料耗材管理,信息系统维护。

财务会计信息模组应付账款管理,应收账款管理,会总账管理,票据管理,发票管理,固定资产管理,税务成本管理,人事薪金管理,营运费用管理。

营运绩效信息模

营运决策管理,绩效评估管理。

四、区域功能与面积的估算

(一)、建设内容及规模

合肥物流中心项目总占地面积约250亩地,总投资约2亿元人民币。

1.一期项目占地面积约100亩,为新站储运配送中心,全轻钢结构的仓储面积约40000平方米,办公楼建筑面积约5000平方米,总投资5000万元人民币,已投入使用,运作近三年以来,效益良好。

2.二期项目占地面积约100亩,为国际集装箱中转内陆港,集装箱堆场面积约20000平方米,建筑面积约20000平方米,其中仓储面积约10000平方米,总投资约7000万人民币。正在建设中。

3.三期项目占地面积50亩,为全自动现代化物流配送中心,全自动立体库建筑面积约为10000平方米,配送车辆调度场约5000平方米,其他建筑面积约10000平方米,拟投资约8000万元人民币。

(二)、功能规划

仓储配送中心,提供货物的仓储、运输、配送、装卸等服务;物流信息中心,提供全国货运信息、国际货运信息、各种信息处理、监控、管理等服务;现代化物流配送中心,提供货物的自动存取、商品包装、流通加工等功能服务;海关监

管中心,提供海关监管的进出口集装箱的外代、运输、堆存、装卸、拆装、运输以及进出口商品的堆存、封志等服务;综合服务,提供物流公司办公、海关办公、报关及营业手续、信息等服务;物流一体化服务,第三方物流解决方案及供应链解决方案;其他服务,商务咨询、物流培训等服务。

五、物流中心动线流程

物流中心动线流程依其物留用地面积及物流种类的不同,可分为1.I型动线流程;2.L型动线流程;3.U型动线流程等三种。I型动线流程最常应用于货运站(转运中心)及通过型的物流中心。大区域规划包括进、出货暂存区,库存储存区,检货区,流通加工区,退货暂存区及自动分货区等的规划。同时根据出版业的特殊要求,可能会划分印刷物资、出版物、文化用品、音像制品等按照不同商品属性进行划分的专门区域。至于具体的区域划分需要根据XX省出版物流中心各个商品所占比重来进行详细的计算后才能进行划分。

(一)、I型动线流程

(二)、U型动线流程物流中心动线流程

数电实验报告 实验二 组合逻辑电路的设计

实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件:74LS86、74LS00。 三、预习要求及思考题 1.预习要求: 1)所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4)用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时,什么是最佳设计方案 四、实验原理 1.本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是: 1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表; 2)利用卡络图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式; 3)画出逻辑图; 4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。 五、实验内容 1.用四2输入异或门(74LS86)和四2输入与非门(74LS00)设计一个一位全加器。 1)列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位;S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2)由表2-1全加器真值表写出函数表达式。

组合逻辑电路实验设计

H a r b i n I n s t i t u t e o f T e c h n o l o g y 组合逻辑电路实验设计 血型匹配情况判断电路 一、实验题目: 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定,要求用八选一数据选择器(74LS151)及与非门(74LS00)实现。(提示:用两个逻辑变量的4种取值表示输血者的血型,例如00代表A、01代表 B、10代表AB、11代表O。) 图1 二、电路设计: 方案一: 解: 1、题目分析

根据题意,确定有4个输入变量,设为X、Y、M、N;输出变量为P。 其中,用两个逻辑变量X、Y的四中取值表示输血者的血型:00代表A型、01代表B型、10代表AB型、11代表O型。 用另外两个逻辑变量M、N的四种取值表示受血者的血型:00代表A型、01代表B型、10代表AB型、11代表O型。 逻辑输出变量P代表输血者与受血者的血型符合情况:1代表血型符合,0代表血型不符合。 题目中要求用八选一数据选择器(74LS151)及与非门(74LS00)实现电路设计。 2、列写输入与输出变量真值表: 真值表如下图所示 3、逻辑表达式: 根据真值表画出卡诺图:

卡诺图如右图所示: 用八选一数据选择器(74LS151),所以输出逻辑表达式写成最小项和的形式:设X 、Y 、M 为选择变量,X 为高位。 逻辑函数P 的与或标注型表达式: P (X ,Y ,M ,N ) X Y M N X Y M N X Y M N X Y M N X Y M N =+++++ 4、比较表达式: 与标准表达式比较得:267P Nm N m(0,1,3,5)m m =+∑++ 所以,数据选择器中EN=0,0135D D D D N ==== D 2=N ,D 4=0, D 6=D 7=1, 5、逻辑电路图:

数电实验报告 实验二 利用MSI设计组合逻辑电路

数电实验报告 实验二 利用MSI设计组合逻辑电路 姓名: 学号: 班级: 院系: 指导老师: 2016年 目录 实验目的:错误!未定义书签。

实验器件与仪器:错误!未定义书签。 实验原理:错误!未定义书签。 实验内容:错误!未定义书签。 实验过程:错误!未定义书签。 实验总结:错误!未定义书签。 实验: 实验目的: 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 掌握用MSI设计的组合逻辑电路的方法。 实验器件与仪器: 数字电路实验箱、数字万用表、示波器。 虚拟器件:74LS00,74LS197,74LS138,74LS151 实验原理: 中规模的器件,如译码器、数据选择器等,它们本身是为实现某种逻辑功能而设计的,但由于它们的一些特点,我们也可以用它们来实现任意逻辑函数。 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如3线-8线译码器。当附加控制门Gs的输入为高电平(S = 1)的时

候,可由逻辑图写出。 从上式可看出。-同时又是S2、S1、S0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将S2、S1、S0当作逻辑函数的输入变量,则可利用附加的门电路将这些最小项适当的组合起来,便可产生任何形式的三变量组合逻辑函数。 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。如双四选一数据选择器74LS153

Y1和Y2为两个独立的输出端,和为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个,并送到输出端Y。输出逻辑式可写成 其简化真值表如下表所示。 S1A1A0Y1 1X X0 000D10 001D11 010D12 011D13 从上述可知,如果将A1A0作为两个输入变量,同时令D10、D11、D12、D13为第三个输入变量的适当状态(包括原变量、反变量、0和1),就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。 实验内容: 数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选择信号指定的输出。如输入为D,地址信号为A、B、C,可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下

实验一组合逻辑电路设计

实验一 组合逻辑电路的设计 一、实验目的: 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程,并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求: 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类:组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元(触发器、锁存器等),主要由逻辑门电路构成,电路在任何时刻的输出只和当前时刻的输入有关,而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路,其输出不仅跟当前电路的输入有关,还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中,X0、X1、…、Xn 为输入信号, L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示: 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能,求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次:(1)设计的电路在功能上是完整的,能够满足所有设计要求;(2)考虑到成本和设计复杂度,设计的电路应该是最简单的,设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时,首先需要对实际问题进行逻辑抽象,列出真值表,建立起逻辑模型;然后利用代数法或卡诺图法简化逻辑函数,找到最简或最合理的函数表达式;根据简化的逻辑函数画出逻辑图,并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题,如被选门电路的驱动能力、扇出系数是否足够,信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性,即输入发生变化时,输出立即变化。(实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) (1.1) 图 1.2 组合电路设计步骤示意图图

组合逻辑电路的设计实验报告

广西大学实验报告纸 _______________________________________________________________________________ 实验内容___________________________________________指导老师 【实验名称】 组合逻辑电路的设计 【实验目的】 学习组合逻辑电路的设计与测试方法。 【设计任务】 用四-二输入与非门设计一个4人无弃权表决电路(多数赞成则提案通过)。要求:采用四-二输入与非门74LS00实现;使用的集成电路芯片种类尽可能的少。 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS00。 【设计过程】 设输入为A、B、C、D,输出为L,根据要求列出真值表如下 真值表

根据真值表画卡若图如下 由卡若图得逻辑表达式 B D C

BD AC CD AB BD AC CD AB BD AC CD AB BD AC CD BD AC AB D BCD C ACD B ABD A ABC ACD BCD ABD ABC L ???=???=++=+++=?+?+?+?=+++=))(()()( 用四二输入与非门实现 A B C D L 实验逻辑电路图

Y 实验线路图

【实验步骤】 1.打开数字电路实验箱,按下总电源开关按钮。 2.观察实验箱,看本实验所用的芯片、电压接口、接地接口的位置。 3.检查芯片是否正常。芯片内的每个与非门都必须一个个地测试,以保证芯片 能正常工作。 4.检查所需导线是否正常。将单根导线一端接发光二极管,另一端接高电平。 若发光二极管亮,说明导线是正常的;若发光二极管不亮时,说明导线不导通。不导通的导线不应用于实验。 5.按实验线路图所示线路接线。 6.接好线后,按真值表的输入依次输入A、B、C、D四个信号,“1”代表输入高 电平,“0”代表输入低电平。输出端接发光二极管,若输出端发光二极管亮则说明输出高电平,对应记录输出结果为“1”;发光二极管不亮则说明输出低电平,对应记录输出结果为“0”。本实验有四个输入端则对应的组合情况有16种,将每种情况测得的实验结果记录在实验数据表格中。 测量结果见下表: 实验数据表格

组合逻辑电路-实验报告

电子通信与软件工程系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级:姓名:学号:成绩: 同组成员:姓名:学号: --------------------------------------------------------------------------------------------------------------------- 一、实验名称:组合逻辑电路(半加器全加器及逻辑运算) 二、实验目的:1、掌握组合逻辑电路的功能调试 2、验证半加器和全加器的逻辑功能。 3、学会二进制数的运算规律。 三、实验内容: 1.组合逻辑电路功能测试。 (1).用2片74LS00组成图所示逻辑电路。为便于接线和检查.在图中要注明芯片编号及各引脚对应的编号。 (2).图中A、B、C接电平开关,YI,Y2接发光管电平显示. (3)。按表4。1要求,改变A、B、C的状态填表并写出Y1,Y2逻辑表达式. (4).将运算结果与实验比较.

2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能.根据半加器的逻辑表达式可知.半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可用一个集成异或门和二个与非门组成如图. (1).在学习机上用异或门和与门接成以上电路.接电平开关S.Y、Z接电平显示.(2).按表4.2要求改变A、B状态,填表. 3.测试全加器的逻辑功能。 (1).写出图4.3电路的逻辑表达式。 (2).根据逻辑表达式列真值表. (3).根据真值表画逻辑函数S i 、Ci的卡诺图. (4).填写表4.3各点状态 (5).按原理图选择与非门并接线进行测试,将测试结果记入表4.4,并与上表进行比较看逻辑功能是否一致.

组合逻辑电路实验报告

组合逻辑电路实验报告

图6-1:O型静态险象 如图6-1所示电路 其输出函数Z=A+A,在电路达到稳定时,即静态时,输出F 总是1。然而在输入A变化时(动态时)从图6-1(b)可见,在输出Z的某些瞬间会出现O,即当A经历1→0的变化时,Z出现窄脉冲,即电路存在静态O型险象。 进一步研究得知,对于任何复杂的按“与或”或“或与”函数式构成的组合电路中,只要能成为A+A或AA的形式,必然存在险象。为了消除此险象,可以增加校正项,前者的校正项为被赋值各变量的“乘积项”,后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象,以及找出校正项来消除静态险象。 实验设备与器件 1.+5V直流电源 2.双踪示波器 3.连续脉冲源 4.逻辑电平开关 5.0-1指示器

(3)根据真值表画出逻辑函数Si、Ci的卡诺图 (4)按图6-5要求,选择与非门并接线,进行测试,将测试结果填入下表,并与上面真值表进行比较逻辑功能是否一致。 4.分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式

全加和Di =(Ai⊕Bi)⊕Di-1 进位Gi =(Ai⊕Bi)·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。(1)画出用上述门电路实现的全加器逻辑电路。 (2)按所画的原理图,选择器件,并在实验箱上接线。(3)进行逻辑功能测试,将结果填入自拟表格中,判断测试是否正确。 5.观察冒险现象 按图6-6接线,当B=1,C=1时,A输入矩形波(f=1MHZ 以上),用示波器观察Z输出波形。并用添加校正项方法消除险象。

组合逻辑电路实验报告

实验名称:组合逻辑电路 一、实验目的 1、掌握组合逻辑电路的分析、设计方法与测试方法; 2、了解组合逻辑电路的冒险现象及消除方法。 二、实验器材 需要与非门CC4011×3,异或门CC4030×1,或门CC4071×1。 CC4011引脚图CC4030引脚图 CC4071引脚图 三、实验内容及实验电路 1、分析、测试用与非门CC4011组成的半加器的逻辑功能。列出真值表并画出卡诺图判断是否可以简化。 图1由与非门组成的半加器电路

A B S C 2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。 图2由异或门和与非门组成的半加器电路 A B S C 3、分析、测试全加器的逻辑电路。写出实验电路的逻辑表达式,根据实验结果列出真值表与全加器的逻辑功能对比,并画出i S和i C的卡诺图。 图3由与非门组成的全加器电路 A B1 i C i S i C

4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。 全加和:()1 -⊕⊕=i i i i C B A S 进位:()i i i i i i B A C B A C ?+?⊕=-1将全加器的逻辑表达式,变换成由两个异或门,四个与非门,一个或门组成;画出全加器电路图,按所画的原理图选择器件并在实验板上连线;进行功能测试并自拟表格填写测试结果。电路图:A B 1-i C i S i C 5、观察冒险现象。按图4接线,当1==C B 时,A 输入矩形波(MHz f 1=以上),用示波器观察输出波形,并用添加冗余项的方法消除冒险现象。 图4观察冒险现象实验电路

四、实验预习要求 1、复习组合逻辑电路的分析方法。 2、复习组合逻辑电路的设计方法。 3、复习用与非门和异或门等构成半加器和全加器的工作原理。 4、复习组合电路冒险现象的种类、产生原因和如何防止。 5、根据试验任务要求,设计好实验时必要的实验线路。 五、实验报告 1、整理实验数据、图表,并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析与测试方法。 3、对冒险现象进行讨论。

实验一组合逻辑电路设计

电子信息工程晓旭 2011117147 实验一组合逻辑电路设计(含门电路功能测试) 一.实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二.实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表,动态测试画出波形图,并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上,楼下各装一个开关,要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C,三类,A,类的优先级最高,B 类次之,C类最低。到达时,其对应的指示灯亮起,提醒工作人员及时处理。当不同类的同时到达时,对优先级最高的先做处理,其对应的指示灯亮,优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能,输入输出高低电平代表到

实验一: (1)74LS00的静态逻辑功能测试 实验器材:直流电压源,电阻,发光二极管,74LS00,与非门,开关,三极管 实验目的:静态逻辑功能测试用来检查门电路的真值表,确认门电路的逻辑功能正确与否 实验过程:将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量,加高低电平,观测输出电平是否符合真值表描述功能。 电路如图1: 图1 真值表1.1: 实验问题:与非门的引脚要连接正确,注意接地线及直流电源 实验结果:由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 (2)71LS00的动态逻辑功能测试 实验器材:函数发生器,示波器,74LS00,与非门,开关,直流电压源 实验目的:测试74LS00与非门的逻辑功能 实验容:动态测试适合用于数字系统中逻辑功能的检查,测试时,电路输入串行数字

数字电路组合逻辑电路设计实验报告

实验三组合逻辑电路设计(含门电路功能测试)

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多,使用时应对选用的器件做简单逻辑功能检查,保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时,门电路输入端加固定的高(H)、低电平,用示波器、万用表、或发光二极管(LED)测出门电路的输出响应。动

态测试时,门电路的输入端加脉冲信号,用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例,简述集成逻辑门功能测试的方法。74LS00为四输入2与非门,电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中,共有14条外引线。使用时必须保证在第14脚上加+5V电压,第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表,确认门电路的逻辑功能正确与否。实验时,可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量,加高、低电平,观测输出电平是否符合74LS00的真值表(表3-1)描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平,由数字电路实验箱中逻辑电平产生电路产生,输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查,测试时,电路输入串行数字信号,用示波器比较输入与输出信号波形,以此来确定电路的功能。实验时,与非门输入端A加一频率为

组合逻辑电路的设计实验报告

竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告 篇一:数电实验报告实验二组合逻辑电路的设计 实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a)TDs-4数电实验箱、双踪示波器、数字万用表。 b)参考元件:74Ls86、74Ls00。 三、预习要求及思考题 1.预习要求: 1)所用中规模集成组件的功能、外部引线排列及使用方法。 2)组合逻辑电路的功能特点和结构特点. 3)中规模集成组件一般分析及设计方法. 4)用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题 在进行组合逻辑电路设计时,什么是最佳设计方案? 四、实验原理 1.本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是: 1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表; 2)利用卡络图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式; 3)画出逻辑图; 4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。 五、实验内容 1.用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)设计一个一位全加器。 1)列出真值表,如下表2-1。其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位;si、ci+1分别为本位和、本位向高位的进位。 2)由表2-1全加器真值表写出函数表达式。 3)将上面两逻辑表达式转换为能用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)实现的表达式。

组合逻辑电路的设计实验报告

中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站:青岛直属学习中心 姓名:杜广志学号: 年级专业层次:网络16秋专升本学期: 实验时间:2016-11-05实验名称:组合逻辑电路的设计 小组合作:是○否●小组成员:杜广志 1、实验目的: 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料: 仪器:实验箱 元件:74LS00 74LS10 3、实验原理: 1.概述 组合逻辑电路又称组合电路,组合电路的输出只决定于当时的外部输入情况,与电路过去状态无关。因此,组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成,而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个,其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法,是立足于小规模集成电路分析和设计的基本方法之一。 2.组合逻辑电路的分析方法 分析的任务是:对给定的电路求解其逻辑功能,即求出该电路的输出与输入之间的逻辑关系,通常是用逻辑式或真值表来描述,有时也加上必须的文字说明。 分析的步骤: (1)逐级写出逻辑表达式,最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 (2)化简。 (3)列出真值表。 (4)文字说明 上述四个步骤不是一成不变的。除第一步外,其它三步根据实际情况的要求而采用。 3.组合逻辑电路的设计方法 设计的任务是:由给定的功能要求,设计出相应的逻辑电路。 设计的步骤; (1)通过对给定问题的分析,获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题,其输出变量之间是否存在约束关系,从而获得真值表或简化

实验3-组合逻辑电路数据选择器实验..

南通大学计算机科学与技术学院计算机数字逻辑设计 实验报告书 实验名组合逻辑电路数据选择器实验 班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖 日期 2016-11-03

目录 实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)

实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片(或 74HC151 芯片)和其他辅助元件,设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用

3、利用两个 74HC251 芯片(或 74HC151 芯片)和其他辅助元件,设计搭建 16 路选 1 的 电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量 用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。

图 3.1 组合逻辑电路 (2)先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C (3)图中 A、B、C 接逻辑开关,Y1,Y2 接发光管或逻辑终端电平显示。(4)改变 A、B、C 输入的状态,观测并填表写出 Y1,Y2 的输出状态。 表 3.1 组合电路记录

组合逻辑电路设计心得体会

组合逻辑电路设计心得体会 篇一:实验一_组合逻辑电路分析与设计 实验1 组合逻辑电路分析与设计 20XX/10/2 姓名:学号: 班级:15自动化2班 实验内容................................................. .. (3) 二.设计过程及讨论 (4) 1.真值表................................................. .................4 2.表达式的推导................................................. .....5 3.电路图................................................. .................7 4.实验步骤................................................. .............7 5. PROTEUS软件仿真 (9)

三测试过程及结果讨论.....................................11 1.测试数据................................................. ...........11 2.分析与讨论................................................. . (13) 四思考题................................................. (16) 实验内容: 题目: 设计一个代码转换电路,输入为4位8421码输出为4位循环码(格雷码)。 实验仪器及器件: 1.数字电路实验箱,示波器 2.器件:74LS00(简化后,无需使用,见后面) 74LS86(异或门),74LS197 实验目的: ①基本熟悉数字电路实验箱和示波器的使用 ②掌握逻辑电路的设计方法,并且掌握推导逻辑表达式的方法 ③会根据逻辑表达式来设计电路 1.真值表:

组合逻辑电路设计实验报告

组合逻辑电路设计实验 报告 集团档案编码:[YTTR-YTPT28-YTNTL98-UYTYNN08]

组合逻辑电路设计实验报告1.实验题目 组合电路逻辑设计一: ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码,并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二: ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码,并接入转换电路。 ③把转换后的七段码送入共阴极数码管,记录显示的效果。 2.实验目的 (1)学习熟练运用卡诺图由真值表化简得出表达式 (2)熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化: 真值表如下: 卡诺图: 电路原理图如下: 七段码显示: 真值表如下: 卡诺图: 电路原理图如下: 4.程序运行与测试 格雷码转化: 逻辑分析仪显示波形: 七段数码管显示:

5.实验总结与心得 相关知识: 异步二进制加法计数器 满足二进制加法原则:逢二进一(1+1=10,即Q由1→0时有进位。) 组成二进制加法计数器时,各触发器应当满足: ①每输入一个计数脉冲,触发器应当翻转一次; ②当低位触发器由1变为0时,应输出一个进位信号加到相邻 高位触发器的计数输入端。 集成4位二进制异步加法计数器:74LS197 MR是异步清零端;PL是计数和置数控制端;CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端;Q0~Q3是计数器状态输出 端。本实验中,把CP加在CLK1处,将CLK2与Q0连接起来, 实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数 器。 74LS197具有以下功能: (1)清零功能 当MR=0时,计数器异步清零。 本实验中将Q1、Q3的输出连接与非门后到MR,就是为了当计数器输出10时(即1010),使得MR=0,实现清零,使得计 数器重新从零开始。 (2)置数功能 当MR=1,PL=0,计数器异步置数。 (3)二进制异步加法计数功能

实验四组合逻辑电路设计

浙江大学城市学院实验报告 课程名称数字逻辑设计实验 实验项目名称实验四组合逻辑电路设计 学生姓名专业班级学号 实验成绩指导老师(签名)日期 注意: ●务请保存好各自的源代码,已备后用。 ●完成本实验后,将实验项目文件和实验报告,压缩为rar文件,上传ftp。如没有个人 文件夹,请按学号_姓名格式建立。 ftp://wujzupload:123456@10.66.28.222:2007/upload ●文件名为:学号_日期_实验XX,如30801001_20100305_实验01 一. 实验目的和要求 1、掌握组合逻辑电路的设计方法。 2、测试组合逻辑电路的逻辑功能。 3、学习使用基本门电路设计实际逻辑问题。 二. 实验内容、原理及实验结果与分析 1.某足球评委会由一位教练和三位球迷组成,对裁判员的判罚进行表决。当满足以下条件时表示同意:有三人或三人以上同意,或者有两人同意,但其中一人是教练。试用与非门设计该表决电路。 【真值表】

【逻辑表达式】 【最简逻辑表达式】 F=AB+AD+AC+BCD 【原理图】

【功能波形图】 【实验照片】

2. 设计一个保密锁电路,保密锁上有三个键钮A、B、C。要求当三个键钮都不按下时既不开锁也不报警;当三个键钮同时按下时,或A、B两个同时按下时,锁就能被打开即开锁指示灯亮;而当不符合上列组合状态时,报警指示灯亮。试设计此电路,列出真值表,写出函数式,画出最简的实验电路。(用最少的与非门实现)。 (注:取A、B、C三个键钮状态为输入变量,开锁信号和报警信号为输出变量,分别用F1用F2表示。设键钮按下时为“1”,不按时为“0”;报警时为“1”,不报警时为“0”,A、B、C都不按时,应不开锁也不报警。) 【真值表】

组合逻辑电路实验报告

实验报告 课程名称:数字电子技术基础实验指导老师:樊伟敏 实验名称:组合逻辑电路实验实验类型:设计类同组学生姓名:__________ 一、实验目的和要求(必填)二、实验内容和原理(必填) 三、主要仪器设备(必填)四、操作方法和实验步骤 五、实验数据记录和处理六、实验结果与分析(必填) 七、讨论、心得 一.实验目的 1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。 4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 二、主要仪器设备 74LS00(与非门)74LS55(与或非门)74LS11(与门)导线电源数电综合实验箱 三、实验内容和原理及结果 (一)一位全加器 实验原理:全加器实现一位二进制数的加法,输入有被加数、加数和来自相邻低位的进位;输出有全加和与向高位的进位。 实验内容:用74LS00与非门和74LS55 与或非门设计一个一位全加器电路,并进行功能测试。 设计过程:首先列出真值表,画卡诺图,然后写出全加器的逻辑函数,函数如下: ; ; 1-i Bi)C (Ai + Bi Ai = Ci 1- Ci Bi Ai = Si⊕ ⊕ ⊕异或门可通过, A Bi Ai AB B+ = ⊕即一个与非门(74LS00),一个与或非门(74LS55)来实现。 , ,通过一个与或非门 1-i 1-i 1-i Bi)C (Ai + Bi Ai Bi)C (Ai + Bi Ai Bi)C (Ai + Bi Ai = Ci⊕ ⊕ = ⊕ 用与非门)实现。 再取非,即一个非门( 仿真与实验电路图:仿真与实验电路图如图1 所示。 专业:工科实验班 姓名:(周三下午) 学号: 日期:地点:东三306 B-1 图1

实验三 组合逻辑电路的设计

实验三组合逻辑电路的设计 一、实验目的 (1)掌握用门电路设计组合逻辑电路的方法。 (2)掌握半加器、全加器的设计及连接调试电路的全过程。 (3)通过前面的举例学习解决实际问题的能力。 二、预习要求 1、阅读数字电子基础教材第五章的内容。 2、查阅集成电路器件(见附图)74LS32、74LS86、74LS08、74LS54的电路功能以及引脚结构图。 3、阅读本实验的实验原理和测试方法。 三、实验内容 1、半加器和一位全加器的设计和验证。 2、用门电路设计组合逻辑电路的应用举例。 3、自行设计题目。 四、实验原理与测试方法 组合逻辑电路是数字系统中逻辑电路形式的一种。 特点:电路任何时刻的输出状态只取决于该时刻输入信号(变量)的组合,而与电路的历史状态无关。 组合逻辑电路的设计是在给定问题(逻辑命题)情况下,通过逻辑设计过程,选择合适的标准器件,搭接成实验给定问题(逻辑命题)功能的逻辑电路。 通常,设计组合逻辑电路按下述步骤进行。如图3.1 所示: (1)列真值表。设计的要求一般是用文字来描述的。设计者首先对命题的因果关系进行分析,“因”为输入,“果”为输出,即“因”为逻辑变量,“果”为逻辑函数。其次,对

逻辑变量赋值,即用逻辑0和逻辑1分别表示两种不同状态。最后,对命题的逻辑关系进行 图3.1 组合逻辑电路设计流程图 分析,确定有几个输入,几个输出,由于真值表在四种逻辑函数表示方法中,表示逻辑功能最为直观,所以设计的第一步为按逻辑关系列出真值表。 (2)由真值表写出逻辑函数表达式。 (3)对逻辑函数进行化简。若由真值表写出的逻辑函数表达式不是最简,应利用公式法或卡诺图法进行逻辑函数化简,得出最简式。如果对所用器件有要求,还需将最简式转换成相应的形式。 (4)按最简式画出逻辑电路图。 (5)按照逻辑电路图连接电路(并注意器件的使用规则),进行测试达到其要求。 1、利用异或门74LS86、与门74LS08、或门74LS32设计半加器、一位全加器。 半加器:只考虑被加数和加数的相应位相加,而不考虑相邻低位的进位。 全加器:实现一位二进制的加法,它由被加数、加数和来自相邻低位的进位数相加,输出有全加和与向高位的进位。 设计过程如下: (1)根据半加器、全加器的逻辑功能列出其真值表,见表3-1、表3-2; (2)由真值表表3-1、表3-2写出半加器、全加器逻辑表达式 半加器逻辑表达式: n n n n n S A B A B =+ n n n C A B =

SSI组合逻辑电路设计实验报告

华中科技大学 《电子线路设计、测试与实验》实验报告 实验名称:SSI组合逻辑电路设计实验 (软件) 院(系):自动化学院 实验成绩: 指导教师:汪小燕 2014 年 4 月24 日

一.实验目的 1.掌握用SSI(小规模数字集成电路)实现简单组合逻辑电路的方法。 2.掌握简单数字电路的安装于调试技术。 3.进一步熟悉数字万用表、示波器等仪器的使用办法。 4.熟悉用Verilog HDL描述组合逻辑电路的方法,以及EDA仿真技术。 二.实验元器件 芯片74HC00 2片,74LS04 一片; 若干导线,计算机; QuartusⅡ9.1集成开发环境; 面包板; 可编程器件实验板; 专用的在系统编程电缆。 三.实验原理及参考电路 组合逻辑电路的设计流程 组合逻辑电路的设计步骤如下图,先根据实际的逻辑问题进行逻辑抽象,定义逻辑状态的含义,在按照给定事件因果关系列出逻辑关系真值表。然后用给定的器件实现简化后的逻辑表达式,画出逻辑电路图。 QuartusⅡ9.1 在设计好电路之后,就可以根据设计的电路,就可以在QuartusⅡ9.1集成开发环境下,通过Verilog HDL语言编程,然后生成相应的波形文件执行仿真,最后再把程序下载到老师给的DE0板子上去,从而通过板子上LED灯的亮和不亮来确定输出的高低电平。 插板 在做完仿真之后,就可以根据设计的逻辑图选择相应的芯片进行插板,通过给不同输入高低电平组合来测输出电平的高低,从而检测是否符合实验要求。

四.实验内容 全加器/全减器 根据给定的器件,设计一个全加器/全减器电路,使之既能实现1位加法运算又能实现1位减法运算。当控制变量M=0时,电路实现加法运算;当M=1时, 电路实现减法运算。其框图如下所示,图中,00A B 、 分别为被加(减)数和加(减数),0S 为相加(减)的结果,0C 为进(借)位。

实验三 组合逻辑电路

实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1.掌握组合逻辑电路的设计方法 2.了解组合逻辑电路的冒险现象与消除方法 3.熟悉常用门电路逻辑器件的使用方法 4.熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 (一)组合电路的一般设计方法 1.设计步骤 根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路,这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图所示。 图组合逻辑电路的一般设计步骤 设计组合逻辑电路时,通常先将实际问题进行逻辑抽象,然后根据具体的设计任务要求列出真值表,再根据器件的类型将函数式进行化简或变换,最后画出逻辑电路图。 2. 组合电路的竞争与冒险(旧实验指导书P17~20) (二)常用组合逻辑器件 1.四二输入与非门74LS00 74LS00为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“与非”门,每个门的构造和逻辑功能相同。

2.二四输入与非门74LS20 74LS20为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有两个独立的四输 入“与非”门,每个门的构造和逻辑功能相同。 图 74LS20引脚排列及内部逻辑结构 3.四二输入异或门74LS86 74LS86为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输 入“异或”门,每个门的构造和逻辑功能相同。 图 74LS86引脚排列及内部逻辑结构 3.3线-8线译码器74LS138 74LS138是集成3线-8线译码器,其功能表见表。它的输出表达式为 i A B i Y G G G m 122(i =0,1,…7;m i 是最小项),与基本门电路配合使用,它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装,外部引脚排列如图所示。 表 74LS138的功能表

数字逻辑实验报告

计算机与信息学院 信息工程类 实验报告 数字逻辑课程名称: 名:姓 系:计算机信息与科学学院 电子信息工程业:专 年2010级:级 号:学 指导教师:讲师职称: 日04 月01 年2010.

附件二:实验报告实验项目列表格式实验项目列表

附件三:实验报告格式 计算机与信息学院信息工程类实验报告 系:计算机信息与科学学院专业:电子信息工程(双学位)年级: 2010级姓名:学号:实验课程:组合逻辑电路的设计 实验室号:___ 404 实验设备号:03 实验时间: 指导教师签字:成绩: 实验名称组合逻辑电路的设计 1.实验目的和要求 1. 掌握组合逻辑电路的设计方法。

2. 学会用基本门电路实现组合逻辑电路。 .实验原理2逻辑真值表所示。2-1 组合逻辑电路的设计流程如图 先根据实际的逻辑问题进行逻辑抽象,定义逻辑状态的含义,再按照要求给出事件的因果关卡诺图化简逻辑公式化简系列出真值表。然后用代数法或卡诺图化简,求出最简的逻辑表达式。并按照给定的逻辑门最简逻辑表达式电路实现简化后的逻辑表达式,画出逻辑电路图。最后验证逻辑功能。逻辑电路图主要仪器设备(实验用的软硬件环境)3.个11. 数字电路实验箱 组合逻辑电路的设计流程2-1 图 1示波器台 2. 集成电路3. 输入四与非门片74LS00 2 174LS32 片输入四或门 74LS04 反向器片1 只 1 万用表.操作方法与实验步骤4所示。先根据实际的逻辑问题进行逻辑抽象,定义组合逻辑电路的设计流程如图2-1 逻辑状态的含义,再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简,求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式,画出逻辑电路图。最后验证逻辑功能。5.实验内容及实验数据记录CSAB为两个加数,输出为半加和及进位。、设计一个半加器,其输入为1、 与非门组成上面TTL 根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用的逻辑电路。输入接逻辑开关,输出接逻辑电平显示端口,验证其逻辑功能。要求:在下面空白区域写出半加器的真值表、逻辑函数表达式、逻辑函数的最简式,做逻辑函数得变. 换,画出逻辑电路图,并记录实验数据。 输入输出 CO A B S

组合逻辑电路的分析与设计 实验报告

组合逻辑电路的分析与设计 实验报告 院系:电子与信息工程学院班级:电信13-2班 组员姓名: 一、实验目的 1、掌握组合逻辑电路的分析方法与测试方法。 2、掌握组合逻辑电路的设计方法。 二、实验原理 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻,输出状态只取决于同一时刻各输入状态的组合,而与先前的状态无关的逻辑电路称为组合逻辑电路。 1.组合逻辑电路的分析过程,一般分为如下三步进行:①由逻辑图写输出端的逻辑表达式;②写出真值表;③根据真值表进行分析,确定电路功能。 2.组合逻辑电路一般设计的过程为图一所示。 图一组合逻辑电路设计方框图 3.设计过程中,“最简”是指按设计要求,使电路所用器件最少,器件的种类最少,而且器件之间的连线也最少。 三、实验仪器设备 数字电子实验箱、电子万用表、74LS04、74LS20、74LS00、导线若干。 74LS00 74LS04 74LS20 四、实验内容及方法

1 、设计4线-2线优先编码器并测试其逻辑功能。 数字系统中许多数值或文字符号信息都是用二进制数来表示,多位二进制数的排列组合叫做代码,给代码赋以一定的含义叫做编码。 (1)4线-2线编码器真值表如表一所示 4线-2线编码器真值表 (2)由真值表可得4线-2线编码器最简逻辑表达式为 Y=((I0′I1′I2I3′)′(I0′I1′I2′I3)′)′ 1 Y=((I0′I1I2′I3′)′(I0′I1′I2′I3)′)′ (3)由最简逻辑表达式可分析其逻辑电路图 4线-2线编码器逻辑图 (4)按照全加器电路图搭建编码器电路,注意搭建前测试选用的电路块能够正常工作。 (5)验证所搭建电路的逻辑关系。 I=1 1Y0Y=0 0 1I=1 1Y0Y=0 1 I=1 1Y0Y=1 0 3I=1 1Y0Y=1 1 2 2、设计2线-4线译码器并测试其逻辑功能。 译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的号.(即电路的某种状态),具有译码功能的逻辑电路称为译码器。 (1)2线-4线译码器真值表如表二所示

相关文档
最新文档