基本运算器实验

计算机科学与技术系

实验报告

专业名称计算机科学与技术

课程名称计算机组成原理

项目名称基本运算器实验

班级

学号

姓名

同组人员

实验日期

一、实验目的与要求

实验目的

（1）了解运算器的组成结构

（2）掌握运算器的工作原理

实验要求

（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低，一次实验时间根本无法完成实验任务；

（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室；

（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；

（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。还应写出自己的心得体会，也可以对教学实验提出新的建议等。实验报告要上交老师。

二、实验逻辑原理图与分析

画实验逻辑原理图

逻辑原理图分析

上图为运算器原理图。如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志FZ。ALU中所有模块集成在一片CPLD中。

ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。图中除T4和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B 为低有效，控制运算器的输出。其余为高有效。

暂存器A和暂存器B的数据以及进位标志FC、零标志FZ和数据总线D7…D0能在LED灯上实时显示。亮表示1，灭表示0。LDA和LDB用于控制算逻部件的输入数据。满足LDA=1且T4传来脉冲信号时，数据将会传入暂存器A，同理当LEB=1且T4传来脉冲信号时，数据传入B暂存器。

逻辑运算部件由逻辑门构成，较为简单，可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行二值代码的16种逻辑操作。

算术运算部件最基本的操作是加法。一个数与零相加，等于简单地传送这个数。将一个数的代码求补，与另一个数相加，相当于从后一个数中减去前一个数。将两个数相减可以比较它们的大小。

移位运算部件采用的是桶形移位器，一般采用交叉开关矩阵来实现，每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：

（1）对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。

（2）对于循环右移功能，右移对角线同互补的左移对角线一起激活。

（3）对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

三、数据通路图及分析(画出数据通路图并作出分析)

1、连接实验电路，并检查无误；

2、将时序与操作台单元的开关KK2置为‘单拍’档，开关KK1、KK3置为‘运行’档；

3、打开电源开关，如果有警报声响起，说明有总线竞争现象，应立即关闭电源，重新检查连线，直到错误排除。然后按动CON单元的CLR按钮，将运算器的A、B和FC、FZ清零；

4、用输入开关向暂存器A置数；

（1）拨动CON单元的SD27——SD20数据开关，形成二进制数01100101（或其他数值），数据显示亮为‘1’，灭为‘0’；

（2）置LDAR=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7——A0八位LED灯显示；

此时图像如下所示：

5、用输入开关向暂存器B置数；

（1）拨动CON单元的SD27——

（2）——B0八位LED灯显示；

此时图像如下所示：

6、改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、LDB=0，然后按表3—1置S3、S2、S1、S0和Cn的数值，并观察数据总线LED显示灯显示的结果。

（1）置S3、S2、S1、S0为0000，运算器做逻辑运算，图像如下所示：

（2）置S3、S2、S1、S0为0001，运算器做逻辑运算，图像如下所示：

（3）置S3、S2、S1、S0为0010，运算器做逻辑运算，图像如下所示：

（4）置S3、S2、S1、S0为0011，运算器做逻辑运算，图像如下所示：

（5）置S3、S2、S1、S0为0100，运算器做逻辑运算，图像如下所示：

（6）置S3、S2、S1、S0为0101，运算器做移位运算，图像如下所示：

（7）置S3、S2、S1、S0为0110，CN = 0运算器做移位运算，图像如下所示：

（8）置S3、S2、S1、S0为0110，CN = 1运算器做移位运算，图像如下所示：

（9）置S3、S2、S1、S0为0111，CN = 0运算器做移位运算，图像如下所示：

（10）置S3、S2、S1、S0为0111，CN = 1运算器做移位运算，图像如下所示：

（11）置S3、S2、S1、S0为1000，运算器做算术运算，图像如下所示：

（12）置S3、S2、S1、S0为1001，运算器做算术运算，图像如下所示：

（13）置S3、S2、S1、S0为1010（FC = 1），运算器做算术运算，图像如下所示：（14）置S3、S2、S1、S0为1011，运算器做算术运算，图像如下所示：

（15）置S3、S2、S1、S0为1100，运算器做算术运算，图像如下所示：

（16）置S3、S2、S1、S0为1101，运算器做算术运算，图像如下所示：

四、实验数据和结果分析

实验结果数据

结果数据分析

（1）运算器能实现二进制算术、逻辑和移位运算；

（2）设置运算器的S3,S2,S1,S0,Cn，可选择运算器的不同功能；

（3）数据的输入、输出以及FC、FZ标志状态要通过LED显示灯观察时都需要按下脉冲单元的ST按钮；

（4）计算前暂存器A、暂存器B或FC、FZ不清零，则会影响运算结果；

（5）实验时当FC=1，清零后重新打入数据时要注意按动ST直到数据改变，（根据LED 显示灯的亮灭）否者可能会导致数据没有传入；

（6）根据LED显示灯读数据时或输入数据时，注意方向，A(D)0-A(D)7还是A(D)7-A(D)0；（7）数据进入哪一个寄存器就必须开启哪一个寄存器。譬如：要使数据只进入暂存器A 则必须置LDA=1，LDB=0，且获得T4脉冲信号。

五、实验问题分析、思考题与小结

思考题

1、CON单元的SD27——SD20数据开关置一个二进制数（任意）、置LDA=1、LDB=0，连续按动时序单元的ST按钮，实现了什么数据通路？

答：数据开关?LDA

2、CON单元的SD27——SD20数据开关置一个二进制数（任意）、置LDA=0、LDB=1，连续按动时序单元的ST按钮，实现了什么数据通路？

答：数据开关?LDB

3、置ALU_B=0、LDA=0、LDB=0、置（S3、S2、S1、S0、M）=11111，实现了什么数据通路，进行了什么运算？

答：LDA，LDB?ART?多路开关?BUS，进行的是算数运算，保留。

4、置ALU_B=0、LDA=0、LDB=0、置（S3、S2、S1、S0、M）=10101，实现了什么数据通路，进行了什么运算？

答：LDA，LDB?ART?多路开关?BUS，进行的是算数运算，F=A+B+FC。

5、置ALU_B=0、LDA=0、LDB=0、置（S3、S2、S1、S0、M）=10101，运算结果是多少？

答：F=A+B+FC，FC=0时F=0D，FC=1时，F=0E。

6、你对74181的功能有哪些认识？

答：74181是4位的算逻单元，其中红色的标示为输入信号，绿色的标示为输出信号。其中A/B为两个输入的操作数据，F为输出的结果，S为ALU功能选择线，包括各种算数运算和逻辑运算等。Cn为低位向它的进位，Cn+4为它向高位的进位，G为进位产生的函数，P为进位传递函数，A=B指示A与B相等的输出信号。通过与74181的级联操作，可以构造更多位数的加法器。

六、小结

在本次实验中，我通过了解到运算器基本结构了解到运算器的运算方法以及运算器的运行方式可以分为逻辑运算、算术运算、移位运算等方式，由此了解到运算器各种运算的方式。?

得分（百分制）

计算机组成原理实验1_脱机运算器

实验一．脱机运算器部件实验一、教学计算机的通电启动和关闭操作 1.教学计算机系统通电启动的操作步骤： (1) 准备一台串行接口运行正常的PC机； (2) 将TH-union计原16放在实验台上，打开实验箱的盖子，确定电源处于断开状态； (3) 将黑色的电源线一端接220V交流电源，另一端插在计原16实验箱的电源插座； (4) 取出通讯线，将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座，另一端接到PC机的串口上； (5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置（连续、内存读指令、微程序、联机、16位），开关拨向上方表示“1”，拨向下方表示“0”； (6) 接通电源，船形开关和5V电源指示灯亮。 (7) 在PC机上运行PCEC16.EXE文件，根据使用的PC机的串口情况选“1”或“2”，其它的设置一般不用改动,直接回车即可。(具体步骤附后) (8) 按一下“RESET”按键,再按一下“START”按键，PC机屏幕上显示： TH-union CRT MONITOR Version 1.0 April 2001 Computer Architectur Lab.， Tsinghua University Programmed by He Jia > 这个版权信息显示出来之后，表示教学机已经进入正常运行状态，等待输入监控命令。实验注意事项： 1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态，否则可能损坏教学计算机系统的或PC机的串行接口电路； 2.五个黑色控制开关的功能示意图如下：开关位置，自左向右共5个，分别控制 1 2 3 4 5 向上拨：单步手工拨指令组合逻辑运算器联机 8位向上拨：连续读内存指令微程序运算器脱机 16位几种常用的工作方式，（开关向上拨表示为1，向下拨表示0）工作方式功能开关状态连续运行程序、硬连线控制器、联机、16位机 00110 连续运行程序、微程序控制器、联机、16位机 00010 单步、手拨指令、硬连线控制器、联机、16位机 11110 单步、手拨指令、微程序控制器、联机、16位机 11010 单步、脱机运算器实验、16位机 10000 2.关闭教学计算机系统在需要关闭教学计算机系统时，应首先通过安装在机箱右侧板上的开关关闭交流电源，教学机上的全部指示灯都会熄灭。（在需要时，还可以拨掉交流电源连线，断开教学计算机和PC机的串行接口连线），收拾好实验设备并盖好机箱的箱盖。 3.运行仿真终端程序的操作步骤： 1.在PC机上建一个文件夹TH-union计原16（若原来已有则不必重建）； 2.若PCEC16程序尚未拷入，将其拷贝到在用户硬盘中刚建的文件夹里； 3.双击PCEC16图标，出现如图所示的界面：

基本运算器实验定稿版

基本运算器实验 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称基本运算器实验班级学号姓名同组人员实验日期一、实验目的与要求实验目的（1）了解运算器的组成结构（2）掌握运算器的工作原理实验要求

（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低，一次实验时间根本无法完成实验任务；（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室；（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。还应写出自己的心得体会，也可以对教学实验提出新的建议等。实验报告要上交老师。二、实验逻辑原理图与分析画实验逻辑原理图逻辑原理图分析上图为运算器原理图。如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志FZ。ALU中所有模块集成在一片CPLD中。

实验1运算器组成实验

实验一运算器组成实验一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算器的数据传输通路。 3、验证试验台运算器的8位加、减、乘、与、直通功能。二、实验电路 S0,S1,S2为片选信号，通过它们的高低电平的转换，使各模块的电路是否处于工作状态。每次输入数据存入存储器中，通过控制器取出指令，然后进行计算。三实验过程一、接线 1、固定接线 RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。 IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。 CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。 M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。 2、其他控制信号线 SW_BUS#接K0;ALU_BUS接K1; S0接K2；S1接K3；S2接K4； LDDR1接K5；LDDR2接K6。接线图如下：

二、设置功能开关 1、置开关DB=0，DZ=0，DP=1，使实验系统处于单排状态（每按一次QD按钮，顺序产生T1、T 2、T 3、T4各一个脉冲） 2、将开关IP/DBUS拨到DBUS位置；置SW_BUS#(K0)=0，ALU_BUS(K1)=0,使数据输入设备（SW7~SW0）与数据总线DBUS接通；ALU的输出与数据总线DBUS断开。三、实验操作 1、按下试验台上电源开关，接通电源。按复位按钮CLR#(使实验系统处于初始状态)。 2、置开关SW7~SW0为相应数字（eg:1000001）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000001） 3、置LDDR2=1，LDDR1=0,按QD按钮（产生T3），则将DBUS的数据（1000001）打入DR2。 4、置开关SW7~SW0为相应数字（eg:1000010）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000010） 5、置LDDR2=0，LDDR1=1,按QD按钮（产生T3），则将DBUS的数据（1000010）打入DR1。 6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。是数据输入设备（SW7~SW0）与数据总线DBUS 断开接通；ALU的输出与数据总线DBUS接通。 7、置S0、S1、S2为相应高低电平，使ALU进行相应计算（见下表）。运算的结果送至数据总线DBUS，DBUS的红色数据指示灯显示运算结果（10000011B）；此时仅为指示灯为C=1。按QD按钮（产生T4），进位C=1保存。 8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算（见下表）。

运算器部件实验报告

实验一运算器部件实验报告班级姓名学号日期一、实验目的 ●熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用。 ●熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系。 ●熟悉与深入理解用2片GAL20v8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 ●明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。二、实验说明脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。四、实验所使用到的控制信号 AM2901所用的控制信号

1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中。运算器功能所用到的控制信号

实验一运算器实验

实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。一、实验目的 1、了解算术逻辑运算器（74LS181）的组成和功能。 2、掌握基本算术和逻辑运算的实现方法。二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。三、实验元器件 1、算术逻辑运算器（74LS181）。 2、三态门（74LS244、74LS245）及寄存器（74LS27 3、74LS373）。 3、二进制拨码开关SW-SPDT 四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。ALU_L4B的进位输入

端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。 ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。图 1.2 运算器通路图 ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。当二进制控制开关CBA=010状态时，通过138译码选通输出ALU_BUS运算器运行结果。运算器ALU 的两个数据输入端分别由两个数据暂存器（74LS273）DR1、DR2 锁存，74LS181 将DR1、DR2 内的数据作为上述表 1.1中参与运算的数 A 和B。由于DR1、DR2 已经把数据锁存，只要74LS181的控制信号不变，那么74LS181 的输出数据也不会发生改变。数据缓冲寄存器DR1、DR2 的输入端D0~D7连至8位数据总线BUS，在DR1_CLK和DR2_CLK 端出现上升沿跳变的时候，总线BUS的数据分别打入DR1、DR2锁存。

基本运算器实验模板

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称基本运算器实验班级学号姓名同组人员无实验日期 2016.5.17

一、实验目的与要求 (一) 实验目的： (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 (二) 实验要求：（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会特别低，一次实验时间根本无法完成实验内容，即使基本作对了，也很难说懂得了些什么重要教学内容。（2）应在实验前掌握所有控制信号的作用，写出实验预习报告并带入实验室。（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而破坏设备，又要仔细思考实验有关内容，把自己想不明白的问题通过实验理解清楚。二、实验逻辑原理图与分析 2.1 画实验逻辑原理图 xxxxxxxxxx xxxxxxxxxx 多路开关判零 A=xx LOG=xx SHF=xx ART=xx 进位 B=xx & &

2.2 逻辑原理图分析 1)运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM）。 2)各部件对操作数进行何种运算由控制信号S3…S0和CN 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。 ALU 中所有模块集成在一片CPLD 中。三、数据通路图及分析 1、逻辑运算

嵌入式--计算器--实验报告

计算器设计实验报告一、实验设计主要分工 04009320 文斌：算法设计，LCD显示。 04** 张希：界面（按钮控件）设计，文件内容读取。共同调试、完善设计。二、程序设计实现功能效果（1）支持整数、小数基本加减乘除运算；（2）有优先级的判别计算。优先级由高到低一次为括号运算、乘除运算、加减运算。（3）支持键盘输入和触摸屏输入；（4）能读取指定目录下文本内容（内容为计算表达式）并计算得出结果，将内容和结果显示在LCD上。程序任务开始后，等待键盘或触摸屏的输入。输入键有0~9数字键、+-*/（）运算符、del退格键、clear清屏键、read读指定目录文本内容并计算键、enter'='键、‘.’小数点键。每当有字符输入时，触摸屏相应键显示“AAA”，100ms后恢复原相应按键符号，同时LCD 屏幕上显示相应字符。当输入'del'键时，屏幕显示去掉最后一位字符。当输入'='号后，得出计算结果，结果显示于表达式的下一行。若是除零错误，则结果显示为“/0ERROR!”。若有非法字符（触摸点不能识别为设计按键符则视为非法字符），则结果输出为“Syntax Error!!”。若表达式有运算符连续输入，则忽略前面的运算符，只取最后一位运算符计算，正常显示数字结果。当输入'clear'键时，情况显示区域。当输入'read'键时，从指定目录文本文件中读取表达式并计算。将表达式内容和计算结果显示在LCD上。三、程序算法实现 1、计算算法首先将输入的0~9数字、+-*/（）运算符的内容存储于一个全局变量cal[number]中，表达为中缀表达式。用void str2repol（）函数，将输入字符串cal[number]转换成逆波兰表达式并存于全局数组char repol[maxs]中。str2repol（）函数中缀表达式转成逆波兰后缀表达式算法如下： (1)首先构造一个运算符栈stack[maxs]，此运算符在栈内遵循越往栈顶优先级越高的原则。

计算机组成原理实验1 运算器实验

新疆师范大学计算机组成原理（本科）实验报告实验名称：实验1 运算器实验院系：计算机科学技术学院班级： 11-1班学生姓名：木拉提·巴力学号： 20111601141025 合作者姓名：指导教师：彭程老师教师评阅结果：教师评语：实验日期 2014 年 12月 01日

一、实验目的 1．掌握运算器的组成及工作原理； 2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程； 3．验证带进位控制的74LS181的功能。二、实验仪器及设备 1.EL-JY-II型计算机组成原理实验系统一套。 2. 导线若干三、实验内容验证74LS181运算器的逻辑运算功能和算术运算功能。四、电路图图1－7 实验一开关实验接线图五、实验操作及运行结果 1）拨动清零开关CLR，使其指示灯。再拨动CLR，使其指示灯亮。置ALU-G＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门； 2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。 3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器

java计算器实验报告

Java计算器实验报告计算机032 胡勇健 03095218 2005年5月5日

目录 1．设计名称与要求 2．各模块功能的介绍和实现3．系统的特色和不足4．参考书

一. 实验名称及其要求: A)名称: java计算器的设计 B)要求:1.实验目的：图形界面设计。熟悉java.awt包中的组件，掌握图形界面设计方法，理解委托事件处理模型。 2.题意：请设计并实现Windows系统中“计算器”的窗口及功能。 3.实验要求：（1）设计图形界面添加菜单：窗口上添加各种组件及菜单，并处理组件及菜单的事件监听程序。（2）运算：实现多种运算，保证运算正确性。二.各模块功能的介绍和实现: A)GUI图形界面的组件: a)所用到的Java类库包: java.awt.*; 基本的图形界面组件来源于awt包。 java.awt.event.*; 事件的属性处理来源于awt.event包。 javax.swing.*; swing组件增加了awt包中所不具备的各种优越功能。 java.awt.datatransfer.*; 用于计算器与外部的程序进行复制粘贴。 b)所用的各部分图形组件的定义: Frame mainFrame; //主框架 JTextField answerText; //显示计算结果 JTextField memoryState; //显示计算器内存的使用情况MenuBar menuGroup; //菜单栏 Menu editMenu,viewMenu,helpMenu; //编辑，查看，帮助菜单 MenuItem copyItem,pasteItem; //复制，粘贴 MenuItem standardModel; //标准型 CheckboxMenuItem numGroup; //数字分组 MenuItem aboutCal; //关于计算器 Button buttonBackSpace,buttonCE,buttonC; //退格，清除,清空按钮 Button buttonMC,buttonMR,buttonMS,buttonMADD; //内存操作按钮 Button buttonNum[]; //数字按钮 Button buttonAdd,buttonSub,buttonMul,buttonDiv; //+,-,*,/ Button buttonDot,buttonSign,buttonEqual; //. +/- =

实验一：运算器实验

《计算机组成原理》实验报告实验一：运算器实验学院：专业：班级学号：学生姓名：实验日期：指导老师：成绩评定：计算机学院计算机组成原理实验室

实验一一、实验名称：运算器实验二、实验目的： 1、掌握运算器的组成及工作原理； 2、熟悉ALU执行算术运算与逻辑运算的具体实现过程； 3、掌握ALU 算术与逻辑运算的控制方法三、实验内容： 1、两8位操作数的算术运算及进位影响 2、两8位操作数的逻辑运算及进位影响 3、不同控制组合下的算术与逻辑运算的输出结果四、实验设备： EL-JY-II型计算机原理实验系统五、实验步骤： 1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线； 2、系统上电，拨动清零开关，系统清零； 3、从数据输入开关电路输入第一个8位数据，开放数据总线，使数据进入暂存寄存器A； 4、从数据输入开关电路输入第二个8位数据，开放数据总线，使数据进入暂存寄存器B； 5、关闭数据输入开关，开启ALU输出，检查两个8位数据正确与否，有错通过步骤3改正； 6、拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果； 7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成； 8、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。六、实验结果整个实验记录的实验结果如下：

七、分析讨论 S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或、移位等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和移位处理功能。灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如通过移位运算可以实现数据的乘2（左移一位）和除2运算（右移一位），此外选择S3S2S1S0=0000或S3S2S1S0=0001将操作数A 或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。本次实验通过算术加法运算观察到对进位位FC和零标志FZ的影响，和手工验算的结果一致。实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开）与数据总线隔离；公共性是总线的最根本的属性，所有传输的数据都通过共享数据线分时完成的，何时完成靠控制信号来区分，如输入的两个8位数据就是通过数据总线分两次（分时）传送的。（不少于100字）八、心得体会这是计算机组成原理的第一个实验，虽然还有点陌生，但基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区，学会何时操作各种开关、按键。最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的。（蓝色字部分学生根据具体实验的实验指导书及实验内容和过程自己填写）

FPGA一位全加器设计实验报告

题目：1位全加器的设计一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。二．实验原理由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来显示。三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。其初始值、功能仿真波形和时序仿真波形分别如下所示

4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示

实验一基本运算器实验

山西大学计算机与信息技术学院实验一基本运算器实验一、实验目的：（1 ）了解运算器的组成结构（2 ）掌握运算器的工作原理二、实验内容： 1、实验原理：本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器B,三个部件同时接受来自 A和B的数据各部件对操作数进行何种运算由控制信号S3,S0和 CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。如果是影响进位的运算，还将置进位标志 FC,在运算结果输出前，置ALU零标志。ALU 中所有模块集成在一片运算器部件由一片 CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。图中除T4和CLR其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4, CLR都连接至 CON 单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由 CON单元的二进制数据开关模拟给出。控制信号中除 T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。表1-1运算器逻辑功能表（表中“ X ”为任意态，下同）运算类型S3 S2 S1 S0CN 功能逻辑运算0000 X 台匕 F=A （直通）能0001 X F=B （直通）课程名称 2011级计算机科学与技术计算机组成原理课程设计实验日期批改日期实验名称学号专业班级指导教师 CPLD

0100 X F= A' （FZ ） 0101 X F=A 不带进位循环右移 B （取低 3位）位（FZ ） 0110 0 F=A 逻辑右移一位（FZ ）移位运算 1 F=A 带进位循环右移一位（FC ，FZ ） 0111 0 F=A 逻辑左移一位（FZ ） 1 F=A 带进位循环左移一位（FC ，FZ ） 1000 X 置 FC=CN （FC ） 1001 X F=A 加 B （FC ，FZ ） 1010 X F=A 加B 加FC （FC ， FZ ）算术运算 1011 X F=A 减 B （FC ， FZ ） 1100 X F=A 减 1 （FC ， FZ ） 1101 X F=A 加 1 （FC ， FZ ） 1110 X （保留） 1111 X （保留）算器零标志，表中功能栏内的 FC FZ 表示当前运算会影响到该标志。 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器A 的值通过ALU 单元的A7,A0八位 LED 灯显示。用输入开关向暂存器 B 置数。拨动CON 单元的SD27,SD20数据开关，形成另外一个二进制数。置LDA=0，LDB=1,连续按动时序单元的 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器B 的值通过ALU 单元的B7,B0八位 LED 灯显示。改变运算器的功能设置，观察运算器的输出。置 ALU_B=0、LDA=0 LDB=0,然后按表1-1置 S3、S2、S1、S0和Cn 的数值，并观察数据总线 LED 显示灯显示的结果。 2、实验步骤: ⑴ ⑶ 查接线， ⑷ ① KK1、KK3置为’运行’档。打开电源开关，如果听到有’嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检直到错误排除。然后按动 CON 单元的用输入开关向暂存器 A 置数。拨动CON 单元的SD27,SD20数据开关， CLR 按钮，将运算器的 A 、B 和FC 、FZ 清零。形成用户指定的二进制数，数据显示亮为’1'，灭为‘ 0'。 ② 存器A （5） ① ② 存器B 置LDA=1, LDB=0连续按动时序单元的按图1-2连接实验电路，并检查无误。

计算机组成原理实验1-运算器

《计算机组成原理》实验报告实验一运算器实验

一、实验目的 1．掌握运算器的组成及工作原理； 2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程； 3．验证带进位控制的74LS181的功能。二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验 1、按图1－7接线图接线：连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。图1－1 实验一开关实验接线图 2、通过数据输入电路的拨开关开关向两个数据暂存器中置数： 1）拨动清零开关CLR，使其指示灯。再拨动CLR，使其指示灯亮。置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门； 2）向数据暂存器LT1（Ｕ3、U4）中置数：

（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。 3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。 4）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。 3、验证74LS181的算术和逻辑功能: 按实验步骤2往两个暂存器LT1和LT2分别存十六进制数“1234H”和“5678H”，在给定LT1=1234H、LT2=5678H的情况下，通过改变“S3S2S1S0MCn”的值来改变运算器的功能设置，通过数据总线指示灯显示来读出运算器的输出值F，填入上表中，参考表1－1的功能表，分析输出F值是否正确。分别将“AR”开关拨至“1”和“0”的状态，观察进位指示灯“CY”的变化并分析原因。实验结果表为：

EDA 1位全加器实验报告

南华大学船山学院实验报告（2009 ~2010 学年度第二学期）课程名称EDA 实验名称1位全加器姓名学号200994401 专业计算机科学与班级01 技术地点8-212 教师

一、实验目的：熟悉MAX+plus 10.2的VHDL 文本设计流程全过程二、实验原理图： ain cout cout ain bin sum cin bin sum cin f_adder or2a f e d u3 u2u1b a c co so B co so B h_adder A h_adder A 三、实验代码：（1）LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain ，bin ，cin : IN STD_LOGIC; cout ，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder PORT ( a ，b : IN STD_LOGIC; co ，so : OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT (a ，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT ； SIGNAL d ，e ，f : STD_LOGIC; BEGIN u1 : h_adder PORT MAP(a=>ain ，b=>bin ，co=>d ，so=>e); u2 : h_adder PORT MAP(a=>e ， b=>cin ， co=>f ，so=>sum); u3 : or2a PORT MAP(a=>d ， b=>f ， c=>cout);

实验一一位二进制全加器设计实验

南昌大学实验报告学生姓名：学号：专业班级：中兴101 实验类型：■ 验证 □ 综合 □设计 □ 创新实验日期： 2012 9 28 实验成绩：实验一一位二进制全加器设计实验一．实验目的（1）掌握Quartus II 的VHDL 文本设计和原理图输入方法设计全过程；（2）熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果；（3）熟悉设备和软件，掌握实验操作。二．实验内容与要求（1）在利用VHDL 编辑程序实现半加器和或门，再利用原理图连接半加器和或门完成全加器的设计，熟悉层次设计概念；（2）给出此项设计的仿真波形；（3）参照实验板1K100的引脚号，选定和锁定引脚，编程下载，进行硬件测试。三．设计思路一个1位全加器可以用两个1位半加器及一个或门连接而成。而一个1位半加器可由基本门电路组成。 (1) 半加器设计原理能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器原理图。其中：a 、b 分别为被加数与加数，作为电路的输入端；so 为两数相加产生的本位和，它和两数相加产生的向高位的进位co 一起作为电路的输出。半加器的真值表为表1 半加器真值表由真值表可分别写出和数so ，进位数co 的逻辑函数表达式为： b a b a b a so ⊕=+=- - （1） ab co = （2）图1半加器原理图 (2) 全加器设计原理除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图2全加器原理图。全加器的真值表如下：

计算机组成原理运算器实验

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU中的运算器来完成，运算器也称作算术逻辑部件ALU。本章首先安排一个基本的运算器实验，了解运算器的基本结构，然后再设计一个加法器和一个乘法器。一、实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。二、实验设备 PC机一台，TD-CMA实验系统一套。三、实验原理本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。图中显示的是一个4×4的矩阵（系统中是一个8×8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

运算器实验报告模板

脱机运算器实验报告理论课教师姓名：高金山实验指导教师：刘万成组号：姓名：闫麟阁学号：12281212 实验目的：（1）了解脱机操作下AM2901运算器的功能与控制信号的使用，了解运算器AM2901的内部结构及工作时序，观察运算器运算的结果对状态标志的影响。（2）深入了解AM2901运算器的功能与具体用法，掌握用AM2901完成各种运算操作时各控制信号的使用，观察指令执行的结果对状态标志的影响；了解4片AM2901的级联方式，深化运算器部件的组成、设计、控制与使用等诸项知识。实验内容： 1.将教学机左下方的5个拨动开关置为1XXOO（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。 2.接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：其中D1取为0101H，D2取为1010H；通过两个12位的红色微型开关向运算器提供控制信号，通过16位数据开关向运算器提供数据，通过指示灯观察运算结果及状态标志。运算器实验（1）实验结果分析（每人选择2个操作运算进行控制信号取值和运算结果值的分析）：

此式的功能是R0∨R1然后将值赋给R1，由于有两个值，所以A、B口均有对应地址输入，B 对应的是R0，所以B的地址为0001，A对应的是R1,所以A的地址为0000。因为最后的值存储到B口多对应的地址并输出，所以I8-I6所选值为011；该式实现的是并运算，所以I5-I3所选值为011；数据来源是A和B，所以I2-I0所选值为001。该式接受ALU的标志位输出的值，所以SST所选值为001；该式执行的并（SUB），所以SSH SCI 所选值为000。因为R0=0101，R1=1010，所以按START前ALU的输出值为0F0F，故输出值为0F0F。此时的功能是实现R0的逻辑左移功能，由于只有一个值，所以只有B口有对应地址输入，B对应的是R0，所以B的地址为0000。因为最后的值存储到B口对应的地址并输出，所以I8-I6所选值为111,；该式实现的是逻辑左移，所以I5-I3取000（加法）；数据来源是B，所以I2-I0所选值为011。该式是左移操作，另三个标志不变，所以SST所选值为110；SSH SCI所选值为100。因为R0=FEFE，实现逻辑左移后补0,所以按START之前R0为FEFE，按START后R0变为FDFC。运算器实验（2）实验步骤将教学机左下方的5个拨动开关置为1XX00（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：

实验一运算器实验(1)

级班学号姓名实验报告实验一运算器实验一、实验目的： 1、掌握简单运算器的数据传送通路； 2、验证运算功能发生器（74LS181）的组合功能； 3、验证带进位控制的算术运算功能发生器的功能； 4、按指定数据完成几种指定的算术运算。二、实验设备 DVCC-C5JH计算机组成原理教学实验系统一台，排线若干。三、实验原理 1、实验中所用的运算器数据通路图如附A图1-3所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。 2、控制信号说明： T4：脉冲信号；实验时，将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 S3~S0、M：运算器的功能控制信号；可参见74181芯片的功能表P64。 Cn：进位控制信号，低电平有效。 LDDR1、LDDR2：数据寄存器DR1和DR2的数据装载控制信号，高电平有效。ALU-B：该控制信号控制是否将ALU的结果送到总线上，低电平有效。

SW-B ：三态门开关信号，控制是否打开三态门，低电平有效。四、实验内容 1、算术逻辑运算实验：实验步骤： ①按图1-2连接路线，仔细检查无误后，接通电源； ②用二进制数码开关向DR1和DR2寄存器置数。 A ）数据开关置01100101； B ）设置switch unit ：ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 C ）按动KK2给出一个单脉冲信号，即T4=┎┒ D ）数据开关置10100111； E ）设置switch unit ：LDDR1=0 LDDR2=1 F ）按动KK2给出一个单脉冲信号。 ③检验DR1和DR2中存的数是否正确： A ）设置switch unit ：SW-B=1 ALU-B=0 B ）设置switch unit ：当S 3S 2S 1S 0M=00000，总线显示灯显示DR1中的数，而置为S 3S 2S 1S 0M=01010，总线显示灯显示DR2中的数。 ④验证74LS181的算术运算和逻辑运算功能：[给定A=（DR1）=65 H ，B=（DR2）=A7 H] A ）改变运算器的功能设置，观察运算器的输出，填入下表： DR1 DR2 S 3S 2S 1S 0 M=1（算术运算） M=0（逻辑运算） Cn=1 （无进位） Cn=0 （有进位） 65 A7 0000 01100101 01100110 10011010 65 A7 0001 11100111 11101000 00011000 65 A7 0010 01111101 01111110 10000010 65 A7 0011 11111111 00000000 00000000 65 A7 0100 10100101 10100110 11011010 65 A7 0101 00100111 00101000 01011000