MOS管器件击穿机理分析
MOS管器件击穿机理分析
1 MOS管发生雪崩击穿时场强分布
MOS管击穿发生时场强分布如图1所示，如果没有栅，则PN结的最大场强出现在结中间Ei，由于多晶栅的存在，则在A点又出现一个场强峰值Ed，因为MOS管具有栅结构，所以其击穿和单纯的PN结击穿是不完全相同的。
这里我们从A、B两点的场强Ei和Ed的大小来讨论MOS管的击穿特性。
如图1所示，Xbd是衬底中结耗尽宽度，Xdd是漏区结耗尽宽度。横向电场分布我们已经很了解，这里主要看纵向电场分布，从Xbd到Xdd，纵向电场和栅沟道电势差有关，在测试击穿时，栅是接地的，因为为0电位，所以纵向电场分布和沟道电势变化趋势一致。从B到A点，电势逐步升高，因此，纵向场强增大，但是从A到Xdd，尽管电势仍然升高，但是由于氧化层增厚，因此场强有减小趋势。所以在A点存在一个峰值电场。这个峰值电场的具体位置是否一定在多晶边缘正下方和栅氧厚度有关。但A点的位置一定在多晶边缘的外侧的漏区。
图2（a）大致反应了从Xbd到Xdd的场强和电势分布情况，图2（b）则分别从纵向和横向反映电场分布情况。
纵向电场分两部分，一部分是氧化层中，一部分是Si中耗尽层；同样，电势也分为两部分，一部分是在氧化层上的降落，一部分是Si中耗尽层降落。由于介电常数的关系，SiO2中场强是Si中峰值场强的3倍。下面讨论在Ed发生击穿的情形：
（1）A点（Ed）击穿
由于漏端电阻小，基本无电势降落，在LDD上会出现电势降落（若无LDD结构，则A点的电势和VCC 基本相同相等）降落到A点时，此时A点和多晶栅之间的电势在栅氧和耗尽层中形成电场，LDD处于耗尽状态，会诱发LDD中雪崩击穿。如图3所示。
对Nsub接正，多晶接地，压降降落在氧化层和耗尽层上，氧化层中是均强电场，耗尽层中电场和具体位置相关。
根据高斯定理：QP＝ε0εsiEsi，QT=ε0εSiO2ESiO2，这里QT是总电荷，QP是多晶上的正电荷和耗尽层中负电荷的和。可见在Si－SiO2的界面处存在电场突变现象。ESiO2/ESi的比值和它们的介电常数成正比，所以SiO2和Si为中最大场强比为11.9/3.9＝3。在耗尽层边缘，电场强度为0。
一般氧化层的击穿场强为9MV·cm－1，则达到SiO2击穿场强时Si中的场强有3MV·cm－1，这个场强下Si衬底早发生雪崩击穿。一般Si衬底溶度在1E14到1E17变化时，Si衬底的雪崩击穿场强在0.2MV·cm －1－0.6MV·cm－1变化。若Si衬底击穿场强为0.4MV·cm－1，则SiO2中场强在1.2MV·CM－1时，Si衬底就击穿。所以，若击穿发生在这个部位，则MOS管的击穿和栅氧厚度具有强烈相关性。栅氧厚度越薄，Si很容易达到雪崩击穿点，从而造成MOS管击穿。
所以，若栅氧较厚，则PN结（衬底区域）首先击穿的几率较大，若栅氧薄，则漏区LDD部位雪崩击穿几率较大。
（2）B点（Ej）击穿
若在Ed没有发生雪崩击穿，一般在栅氧比较厚时是这样的，这时在B点就发生击穿，即PN结击穿，根据源漏和衬底溶度关系，击穿点一般发生在衬底。
MOS管中存在A和B两个峰值电场点，因此MOS管的击穿电压决定于这两个区域的电场，哪个区域电场首先达到临界电场，则首先在该点击穿，同时MOS管发生击穿。
（3）鸟嘴对A点击穿的影响
我们考察MOS管的另一种截面图4，在MOS管的鸟嘴部位，这里缺陷和界面状态较复杂，因此，A点击穿部位首先发生在鸟嘴边缘（图中圆圈部分）。
之所以首先发生在鸟嘴边缘，这是因为：
首先，由于场氧底部浓度较高，杂质横向扩散，导致场氧边缘浓度也比沟道中高。因此，场氧边缘的耗尽区宽度比中间的要窄，容易出现结击穿。如图5所示。
其次，场氧边缘缺陷较多，局部损伤大。
另外，鸟嘴处在B点击穿的可能性要小，这是因为鸟嘴处栅氧较厚，因此，B点场强较小，较难达到临界击穿场强。
但是，假如沟道中间的耗尽区展宽到和源端连接到一起，而鸟嘴边缘仍然没有发生结击穿，则源端的电子进入沟道后被漏端收集加速，会形成很大的电流，造成沟道中间首先击穿。这就是后面要讨论的穿通击穿现象。
实际中我们发现，通过降低场注入剂量，使鸟嘴边缘溶度较小时，管子的击穿电压得到提高，但是出于场开启的考虑，一种既提高管子击穿，又尽量提高场开启的方法是，场注入不是自对准注入，使场注入版和有源区边缘有一定的距离，但是，这样会降低芯片的集成度。
沟道击穿一般都发生在鸟嘴边缘，但是实际发现，这种管子特别容易出现破坏性击穿，即使击穿测试时，电流限制在1μA时，管子也经常被烧毁，这种烧毁可能和电流主要在鸟嘴边缘泄放，造成电流密度过大，或者鸟嘴边缘缺陷等原因有关。
2 穿通击穿类
当沟道中浓度较低时，这时沟道容易耗尽，出现沟道穿通击穿，穿通现象一般在长沟道器件中不容易出现，
主要出现在短沟道中。
对于穿通击穿，有以下一些特征：
（1）穿通击穿的击穿点软，击穿过程中，电流有逐步增大的特征，这是因为耗尽层扩展较宽，产生电流较大。另一方面，耗尽层展宽大容易发生DIBL效应，使源衬底结正偏出现电流逐步增大的特征。
（2）穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。
（3）穿通击穿一般不会出现破坏性击穿。因为穿通击穿场强没有达到雪崩击穿的场强，不会产生大量电子空穴对。
（4）穿通击穿一般发生在沟道体内，沟道表面不容易发生穿通，这主要是由于沟道注入使表面浓度比浓度大造成，所以，对NMOS管一般都有防穿通注入。
（5）一般的，鸟嘴边缘的浓度比沟道中间浓度大，所以穿通击穿一般发生在沟道中间。
（6）多晶栅长度对穿通击穿是有影响的，随着栅长度增加，击穿增大。而对雪崩击穿，严格来说也有影响，但是没有那么显著。
3 MOS管的SNAP BACK效应
讨论MOS管的击穿，肯定回避不了MOS管的SNAP BACK效应。对NMOS管，SNAP BACK效应一般比较明显，PMOS管基本没有这种现象。这和PMOS沟道中空穴比较难以形成热载流子有关。由于热载流子量小，PMOS管的寄生PNP难以触发，SNAP BACK效应就不明显。
发生SNAP BACK现象和MOS管中寄生的三极管导通有关，即MOS管源衬底结出现正偏情形。使MOS 管源衬底结出现正偏主要是由衬底电流造成，由于热载流子效应，对于NMOS管，空穴电流使衬底电位上升，对PMOS管，衬底电流很小，所以PMOS管很少出现SNAP BACK现象，图6显示了NMOS管发生SNAP BACK的曲线。
由图6可以看出，若保持器件上电压不变，SNAP BACK效应很容易使器件或者电源烧毁，这是我们不希望的，但是，发生SNAP BACK时，PN结上的压降降低，因此，相同电流下，PN结上的功耗降低，在
许多保护结构中又是我们希望的。由上面分析可以看出，对MOS管，SNAP BACK效应是有关源衬底PN结出现正偏造成的，这里可以从两个方面解释PN结正偏现象。
（1）DIBL效应，由于漏端电压增大，使源衬底端PN结正偏。
（2）由于漏电压增大过程中，衬底电流增大，造成衬底电位升高，造成源衬底PN结正偏。
因此，怎样使管子容易SNAP BACK，以及在满足使用条件下，怎么尽量降低维持电压是很有意义的事情，因为管子发生SNAP BACK意味着管子可以承受更大的电流。
例如，减小管子长度、衬底浮置、增加衬底电阻等都容易使管子SNAP BACK。
4 MOS管的开启击穿现象
实际中，我们发现，对NMOS管，管子工作在低于击穿电压的附近，在加一个相对较低的栅电压时，或者在管子开启的瞬间，管子很容易出现烧毁现象。
这里我们对NMOS管输出曲线进行了分析，我们测试了0.8μm工艺的两种NMOS管，一种是W/L＝20/1.0，一种是W/L＝20/20。测试方法为：VS＝VB＝0V，当VD＝10V时，VG＝0－10VGSTEP＝1V；当VD＝16V时，VG＝0－16VGSTEP＝1V，测试的输出曲线如图7所示。
从图7可以看出，对W/L20/1.0的管子，VD扫描电压在10V、VG从2V开始出现上翘现象，随着栅压增大，曲线逐渐变的平了起来，对W/L20/20的管子，则这种情况明显缓和的多。因此，可以看出，这种开启击穿现象和管子长度有关。可以有两种解释来理解这种上翘现象：
（1）属于SNAP BACK现象，但是测试的曲线和SNAP BACK曲线不符合，这是由于测试设备造成的，因为测试设备电压扫描时不能减小，造成SNAP BACK情形看不出。
（2）可能和电流密度有关，对20/1.0的管子，电流是20/20管子的十倍。
由图7还可以看出，W/ L＝20/20的管子在VD扫描到16V才轻微出现类似现象，所以这种现象和DIBL 效应还有关系，对于短沟器件，源衬底势垒容易漏端影响而导通，出现双极电流增大，显然，短沟道管子更加容易出现DIBL现象。显然，出现图7所示的输出曲线的管子在10V工作电压下是无法工作在放大区的，因为上翘会影响管子输出的线性度，造成严重失真，对于20/20的管子大约在8V时出现了上翘情形，所以对于模拟电路，该工艺下的最高工作电压不能大于8V，数字电路则在10V可以正常工作。实际上上述两个管子的击穿电压在13V以上，这就是为什么管子击穿电压一般要大于工作电压近一倍的原因。
5 总结
文章讨论了MOS管击穿时的电场分布，在此基础上分析了击穿发生区域，主要是结击穿和漏区的击穿，同时对两种击穿（雪崩型的击穿和穿通击穿）的特征进行了详细描述和分析，最后，对MOS管的一种开启击穿现象进行了分析。