数字式竞赛抢答器 数电课程设计报告
数电课程设计报告
题目：数字式竞赛抢答器
学院：
专业班级：
姓名：
学号
指导老师：
2013 年5月20日
1、设计题目
数字式竞赛抢答器
2、设计要求
1）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
2）4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
4）抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始显示倒计时间，若无人抢答，倒计时结束时，扬声器响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
3、设计方案
3.1 各功能方案选择
抢答器具有锁存、定时、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。抢答时间设定9秒，报警响声持续1秒。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
1）抢答功能实现方案
方案一：用一片四D触发器74LS175和四输入2或非门CD4002实现。四D 触发器输出经四输入或非门到四路抢答按键开关，加到触发器的四个输入端，同时经四输入或非门和反相器作为四D触发器的时钟信号，四D触发器清零端经上拉电阻接电源，同时经过清零控制开关到地。电路简单成本低，稍加扩展就能达到实用化。
方案二：用一片八线-三线八进制优先编码器74LS148、四SR触发器74LS279和七段译码器74LS48实现四路抢答功能。
虽然方案一的电路简单能够满足要求，但是由于需要4个4D触发器，接线繁琐，增加了电路设计与仿真的难度；而方案二的电路较简单，更容易实现。所以我决定采用方案二。
2）定时功能实现方案
方案一：采用555定时器。
方案二：采用石英晶体振荡器。
虽然采用石英晶体振荡器可产生高精度的秒脉冲，但因为方案一的555电路相对较简单，更容易实现，所以我决定采用方案一。
3）显示功能实现方案
采用74LS48加上共阴极数码管比较容易实现。
4）报警功能实现方案
采用有源蜂鸣器，并与三极管、电阻、电解电容搭配比较简单。
3.2 单元电路设计
1）整体电路流程图
由电路流程图可以看出，数字抢答器电路主要分为三个部分：抢答电路、定时电路以及报警电路。
2）抢答电路
抢答器控制电路要完成两个功能：一是分辨出选手按键的先后，并锁定最先抢答者的编号，同时译码显示电路显示选手编号；二是要使其他选手随后的按键操作无效。
01011121231341526374
E I 5
E O
15
A 09A 17A 2
6G S
14
U1
74LS148
1R 11Q
4
1S 121S 2
32R 52Q
7
2S
63R 103Q
9
3S 1113S 2
124R 144Q
13
4S
15U2
74LS279
R1
10K
R2
10K
R3
10K
R4
10K
R5
10k
3
4
U4:B
74LS04
1
2
U6:A
74LS04
R45
10K
1
21312
U13:A
74LS10
13
12U4:D
74LS04
A 7QA 13
B 1QB 12
C 2QC 11D
6QD 10BI/RBO 4QE 9RBI 5QF 15LT
3
QG
14
U3
74LS48
工作原理：该抢答控制电路的工作原理为：当主持人控制开关处于“清除”时，D 触发器的清零端为低电平，使D 触发器被强制清零，输入的抢答信号无效。当主持人将开关拨到“开始”时，D 触发器Q 非端前一状态为高电平，四个Q 非
端与在一起为高电平，再和抢答按键信号和借位信号与在一起给D触发器的脉冲端，当没人抢答时，抢答信号为低电平，与门U11输出端为低电平给D触发器脉冲端，当一有人抢答时，抢答信号为高电平，并和U2的输出信号和借位信号与在一起，使得U11输出端为高电平给D触发器，于是D触发器就有一个上升沿，使得抢答信号经D触发器触发锁存再经过译码器74LS48译码，把相应的信号显示在数码管上。另外，当选手松开按键后，D触发器的Q非前一状态为低电平，与在一起后给与门U11,使得U11的输出端为低电平给D触发器，则D触发器的脉冲输入端恢复原来状态，从而使得其他选手按键的输入信号不会被接收。这就保证了抢答者的优先性及抢答电路的准确性。当选手回答完毕，主持人控制开关S是抢答电路复位，以便进行下一轮抢答。
74LS148的真值表74LS279的真值表
74LS48的真值表
3）定时电路
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个共阴7段数码管即相关电路组成。
工作原理：由555定时器产生时间基准信号秒脉冲。振荡周期为10秒脉冲信号经两级有预置功能的可逆十进制计数器74LS192对时钟信号进行计数，当计数到达预置的时间，计数器产生溢出而封锁计数脉冲，使计数器停止计数。数码管指示时间值。主持人通过按复位键来进行抢答倒计时。定时9秒，把74LS192 对应的9，10，1，15四个端子预置为“1001”。计数器的时钟脉冲由秒脉冲电路555提供。当复位开关按下时，给74ls192一个低电平，从而开始倒计时，每来一个脉冲信号进行减计数一次。当有选手抢答或借位信号时，就使得74ls192的输入脉冲变成低电平，从而实现倒计时的停止。再按复位键时，再一次倒计时。74LS121的真值表74LS192的真值表
74LS74的真值表
3）报警电路
该电路主要由555时钟电路（用于控制报警声音频率）、蜂鸣器即相关的延时电路和控制电路组成。集成单稳态触发器74LS121用于控制报警电路及发声的时间，由于Proteus元件库缺少74LS12以用74121代替仿真。
工作原理：单稳态触发器74121通过信号/Ys、BO2、S控制报警与否和报警时间，555时钟电路产生脉冲时钟。在规定的时间有人抢答时，/Ys由1跳变到0，74121有状态2，即Q输出暂态高电平，蜂鸣器连续发声报警，持续时间为 t秒，依据公式T=（R1+2R2）Cln2 可知当R1+2R2=100K+2*22K=144K欧姆时可得到周期为1秒的振荡信号。如果在规定时间内无人抢答，BO2由1跳变到0，74121有状态1，Q输出暂态高电平，蜂鸣器连续发声报警持续时间为1秒。
3.3 整体电路
3.4 元件列表
名称数量型号参数
自锁开关 1
按钮开关 5
接线柱 2
跳线若干
整流二极管 1 1N4002
三极管 1 2N222 PNP型
电阻10 10K*5、100K*2、510K、22K、10K 瓷片电容 1 103 10nF
电解电容 3 10uF*2、100uF
数码管 2 共阴
蜂鸣器 1 有源
555定时器 1
74LS148 1
74LS279 1
74LS48 2
74LS04 1
74LS08 1
74LS192 1
74LS74 1
74LS10 1
74LS121 1
4、电路仿真
4.1 Proteus7软件仿真数据
频道A接555定时器的第3个引脚即Q端，频道B接74LS148的第5个引脚即EI端，频道C接74LS192的第13个引脚即TCD端，频道D接74LS74的第5个引脚即Q端。
1）无抢答而超时的波形图
2）超时后抢答的波形图
3）无超时成功抢答的波形图
4）成功抢答后未复位就提前抢答的波形图
4.2 Lochmaster4.0洞洞板排版布线软件仿实物焊接电路板图
5、总结分析
1）优点
A.与标准时钟相比计时准确，使用元件较少，电路不会太复杂。
B.跳线横平竖直，并且全在非焊面，较美观。
2）不足
A.焊工较差，跳线较多，检测出很多短路和虚焊的焊点，影响了整体电路性能。
B.数字芯片主要为从旧板上拆下来的旧芯片，性能是否完好不明确，且LS和HC 混用，发生了未知故障影响某些功能的实现，比如抢答后锁存编号不能完全实现。
C.蜂鸣器不响，表面原因是芯片74LS121的Q和反Q输出端不能翻转，根本原因未知。
3）改进
A.可通过添加少量门控制电路来实现超时抢答报警功能和未计时即抢答报警功能。
B.可把74LS20 四输入二与非门替换为74LS10三输入三与非门，而74LS08二输入四与门的功能可使用多出来的一个与非门与74LS04六反相器结合来代替。这样的话就可以减少了一块数字芯片的用量。
6、心得体会
A.仿真与实物有差异，不可尽信不可太过依赖。
B.焊接工艺必须提高，否则后期检修工作会较麻烦。
C.最好使用新买的芯片，如果用了有问题的旧芯片的话后果可能会很严重，比如烧板。
D.焊接的时候不要焊同一个点太久，否则会损坏元件。也不要重复拆焊元件，容易损坏。
7、实物图
四路抢答器课程设计报告
四 路 抢 答 器 设 计 实 验 报 告 信息科学技术学院自动化*班 ****
四路抢答器设计实验报告 一、设计任务： 1、巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能 力。 2、养成根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。 3、通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、 调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。 4、学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行 数字电子电路实验的基本技能。 二、技术指标 抢答器是一种具有优先输出的电子电路。它的基本功能是，在四组参赛的情况下，首先抢答者发出抢答信号，此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后，电路才自动恢复到各组又可均等抢答的状态中。 1、设计一个可供4人进行的抢答器。 2、系统设置复位按钮，按动后，重新开始抢答。
3、抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。并且不出现其他抢答者的序号，这样其它选手无法再抢答，达到抢答目的。 4、抢答器具有定时抢答功能，本抢答器的时间设定为10秒，当主持人启动“开始”开关后，定时器开始减计。 5、设定的抢答时间，选手可以抢答，这时定时器开始工作，显示器上显示选手 的和抢答时间。并保持到主持人按复位键。 6、当设定的时间一到，而无人抢答时，本题报废，选手们无法再抢答，同时扬 声器报警发出声音，定时器上显示0。 三、元件清单：
数字逻辑课程设计方案智力竞赛抢答器逻辑电路设计方案
内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告 设计题目智力竞赛抢答器逻辑电路设计指导教师戚桂美职称讲师 姓名*** 学号2009******* 日期2011/7/12
智力竞赛抢答器逻辑电路设计 计算机与信息工程学院 2009级 2009******* 指导教师戚桂美讲师 摘要设计一个可以容纳4名选手或4个代表队比赛的抢答器。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。 关键字抢答器电路图 74LS74 1引言 智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加些科学知识和生活常识。 在进行智力竞赛抢答时，各参赛者考虑好后都想抢先答题。如果没有合适的设备，有时难以分清它们的先后，是主持人感到为难。为了使比赛能顺利进行，需要有一个能判断抢答先后的设备，来做一个公正的裁判员。称之为智力竞赛抢答器。 2设计任务及主要技术指标和要求 2.1 主要的设计指标和要求 主持人没有宣布抢答开始时，抢答不起作用；在主持人宣布抢答开始后，可以进行抢答。它的任务是从若干名参与者中确定出最先的抢答者，立即将其编号锁存，并在LED数码管上显示选手的编号，同时用声和光提示。此外，封锁输入电路，禁止其他选手抢答，优先抢答选选手的编号一直保存到主持人将系统清零为止。为此我们小组决定就这次机会设计一个低成本但又能满足需要的四路智力竞赛抢答器。
2.2 设计任务和要求 (1) 设计一个可以容纳4名选手或4个代表队比赛的抢答器。 (2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。 (3) 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。 3工作原理 接通电源后： 主持人的开关拨到“清除”状态，此时抢答器处于禁止状态，编号显示器处于“0”；主持人将开关设置为“开始”状态，并宣布“开始抢答”，此时抢答器开始工作。 当参加智力竞赛的选手摁下手中的抢答器时，蜂鸣器和LED数码管会用声和光提示，并显示该小组的编号。 只有最先抢答者的编号才能被锁存，并在LED数码管上显示选手的编号，同时用声和光提示。 由以上两个条件可以想到： 用D触发器来实现，D触发器是一个输出跟输入一样的触发器。 将主持人的开关和D触发器的清零端相连。 D触发器是一个在CP脉冲上升沿时反转的触发器。所以只要有一个抢答器输出为1时，就让所有抢答器的脉冲没有上升沿，这样就轻而易举的让其他小组的抢答无效了。 蜂鸣器和LED数码管的提示延续到主持人清零为止，不能在变。 当一轮抢答结束后，主持人将其清零，准备下一轮抢答。
人竞赛抢答器实验报告
数电实验报告 姓名：侯婉思 专业：通信工程 班级：1111 学号： 指导老师：田丽娜 四人竞赛抢答器实验报告 一．前言 现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。 对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则。 本文介绍了一种用74系列常用集成电路设计的高分辨率的4路抢答器。该抢答器为全数字集成电路设计，具有分组数多、分辨率高等优点。该抢答器除具有基本的抢答功能外，还具有优先能力,定时及复位功能。主持人通过控制开关使抢答器达到复位的功能。 二．实验目的 1. 学习并掌握抢答器的工作原理及其设计方法 2. 熟悉各个芯片的功能及其各个管脚的接法。 3. 灵活运用学过的知识并将其加以巩固，发散思维，提高学生的动手能力和思维的缜密。 三．设计任务与要求 1、设计任务 设计一台可供4名选手参加比赛的竞赛抢答器。选手抢答时，数码显示选手组号。 2.设计要求： 抢答器的基本功能： 1.设计一个智力抢答器，可同时供四名选手或四个代表队参加比赛，编号为一，二，三，四，各用一个抢答按钮，分别用四个按钮S0——S3表示。 2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管清零）。 3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，此外，要封锁输入电路，实现优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。
数字电子钟课程设计实验报告
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：
指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日
目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般
EDA课程设计—四人抢答器设计
摘要 现代生活中，数字电路产品与我们接触的是越来越平凡了，包括计算机、电子表、智能仪器表及其它很多领域中，它给我们带来的不仅是工作上的方便，而且也给我们的生活娱乐添滋加彩。这次EDA课程设计中，我做的是四人抢答器，基于设计要求，本文主要是从锁存器及计数器功能和VHDL语言着手，但侧重点在用VHDL语言上。首先简单介绍一下数字电路、EDA、VHDL等的有关知识，其次介绍了一下设计要求和我的设计构想，再运用VHDL语言特点，写出程序代码，最后是一些总结和抢答器部分实验电路图与倒计时设计的电路图和用MAX+PLUSII软件仿真的结果部分图附录等部分。 关键词：置位；复位；锁存；计数器；七段显示器；MAX+PLUSII；译码器 目录 摘要： (1) 引言: (2) 一、设计任务及要求: (2) 二、题目分析与整体构思: (2) 三、VHDL程序设计: (3) 四、心得体会及模型评价与推广: (5) 附录: (6) 参考文献: (10)
引言 数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。 EDA技术又称电子设计自动化，它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。前两个阶段的EDA产品都只是个别或部分的解决了电子产品设计中的工程问题；第三代EDA工具根据工程设计中的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。 VHDL（VERY HIGH SPEED INTEGRA TED CIRCUIT HARDW ARE DESCRIPTION LANGUAGE）语言最早是有美国国防部提出的，它支持行为领域和结构领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级，在描述数字系统时，可以使用前后一致的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。因此，它可以由高层次行为描述子系统及低层次详细实现子系统所组成的系统模拟。它有两个版本IEEEStd1076-1987[LRM87]和IEEEStd1076-1993[LRM93]，他们并不完全兼容，但做一些修改就可以兼容了。 许多公司都为VHDL开发出了编译和仿真软件，其中Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面。 一、设计任务及要求： 本设计要求做一个四人抢答器，并要求当有某一参赛者首先按下抢答开关时，相应 显示灯亮并报警，此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于等于100s（显示0-99），时间采用倒计时方式。当到达限定时间，发出警告。 二、题目分析与整体构思： 对于一个四人抢答器，四个选手在电路中的起始控制作用是一样的，当裁判员宣布开始抢答时，谁先按下他前面的控制开关，他的灯就会亮，而且这时其他人再怎么按，也就不会亮了，说明每个人对其他人都有一个先发制人的作用，及每个人都在时间控制下，能锁存住其他选手的功能。当有一个指示灯亮了，计数器就开始从99开始倒计时，到0时还要警告声，这样计数器开始工作就是在指示灯的指示下工作。 可以设四个人分别为输入端A，B，C，D；因为四个输入端在VHDL中，要求四个输入端
竞赛抢答器设计报告
一、设计内容： 为了保证抢答竞赛的公正性、准确性、提高竞赛得分的透明性并能产生激烈的竞赛气氛，要求由电子电路实现一个多人参赛,具备限时开始抢答, 限时结束抢答, 抢答结束后有声、光指示并能加/减计分的“竞赛抢答器”。 二、主要要求及指标： 1. 设一个主持人按键, 供主持人宣布抢答开始. 抢答开始后, 四个抢答 按键才有效, 同时启动限时定时器。 2. 设四个抢答按键供四人抢答使用，第一个抢答键按下后要锁住抢答器， 并用声、光指示，要显示是几号按键抢到。后按的抢答键不起作用。 3. 安排倒计数定时器。开始后若预定时间内无人抢答，自动给出信号停止 抢答。倒计数定时器的时间可以随意预置。倒计数计数脉冲要准确。 4．设两个计分按键，加/减由主持人控制。 5．每组安排一个三位加/减可逆计数器实现计分，从预置的１００分开始，答对者加１０分，答错则扣１０分。 三、设计思路及电路工作原理： 设计思路及原理 根据要求可以将电路分为三大部分，控制抢答结果的抢答电路；负责倒计时的倒计时电路；完成分数加减的计分电路。其中抢答电路最为重要，倒计时电路与计分电路都由抢答电路控制，倒计时电路与计分电路有很多相似的地方所用的芯片应该相似，关键在于如何将三个电路联系在一起。 抢答电路要实现的功能是在主持人开关控制下能够让四个选手抢答，并且在第一个人抢答之后其他人不能抢答。这就要求电路能够进行优先编码并且能够锁存优先编码。编码器使用74LS148能够实现四位的抢答，要实现锁存只需要将该芯片的使能端EI变成高电平。能够让主持人控制编码器可以通过基本RS触发器或者与非门实现，但是后者显然逻辑会比较复杂所以放弃。 倒计时电路，可以通过秒脉冲触发计数器的使其实现倒计时，同时要在有选手抢答后停止倒计时，就需要计数器有一个类似使能端的端口。使用74LS192芯片可以将秒脉冲接入DOWN端UP端接高电平能够实现单一的倒计时。需要倒计时停止的时候，可以给CLR端输入高电平，此时计时器清零。同时也可以使用
数电课程设计-温度计实验报告(提交版)
一、设计项目名称 温度采集显示系统硬件与软件设计 二、设计内容及要求 1，根据设计要求，完成对单路温度进行测量，并用数码管显示当前温度值系统硬件设计，并用电子CAD软件绘制出原理图，编辑、绘制出PCB印制版。 要求： （1）原理图中元件电气图形符号符合国家标准； (2)整体布局合理，注标规范、明确、美观，不产生歧义。 (3)列出完整的元件清单(标号、型号及大小、封装形式、数量) (4) 图纸幅面为A4。 (4)布局、布线规范合理，满足电磁兼容性要求。 (5)在元件面的丝印层上，给出标号、型号或大小。所有注释信息（包括标号、型号及说明性文字）要规范、明确，不产生歧义。 2.编写并调试驱动程序。 功能要求： （1）温度范围0-100℃。 （2）温度分辨率±1℃。 （3）选择合适的温度传感器。 3.撰写设计报告。 提示：可借助“单片机实验电路板”实现或验证软件、硬件系统的可靠性。 温度传感器 摘要：温度的检测与控制是工业生产过程中比较典型的应用之一，随着传感器在生产和生活中的更加广泛的应用，利用新型单总线式数字温度传感器 实现对温度的测试与控制得到更快的开发，随着时代的进步和发展，单 片机技术已经普及到我们生活，工作，科研，各个领域。一种数字式温 度计以数字温度传感器DS18B20作感温元件，它以单总线的连接方式， 使电路大大的简化。传统的温度检测大多以热敏电阻为传感器，这类传 感器可靠性差，测量温度准确率低且电路复杂。因此，本温度计摆脱了 传统的温度测量方法，利用单片机STC89C52对传感器进行控制。这样
易于智能化控制。 关键词：数字测温；温度传感器DS18B20；单片机STC89C52； 一．概述 传感器从功能上可分为雷达传感器、电阻式传感器、电阻应变式传感器、压阻式传感器、热电阻传感器、温度传感器、光敏传感器、湿度传感器、生物传感器、位移传感器、压力传感器、超声波测距离传感器等，本文所研究的是温度传感器。 温度传感器是最早开发，应用最广泛的一类传感器。温度传感器是利用物质各种物理性质随温度变化的规律把温度转换为电量的传感器。这些呈现规律性变化的物理性质主要有半导体。温度传感器是温度测量仪表的核心部分，品种繁多。 随着科学技术的发展，测温系统已经被广泛应用于社会生产、生活的各个领域，在工业、环境监测、医疗、家庭多方面均有应用。从而使得现代温度传感器的发展。微型化、集成化、数字化正成为发展的一个重要方向。 二．硬件设计 1.DS18B20 DS1820 单线数字温度计特性 ? 独特的单线接口仅需一个端口引脚进行通讯 ? 简单的多点分布应用 ? 无需外部器件 ? 可通过数据线供电 ? 零待机功耗 ? 测温范围-55~+125℃，以 0.5℃递增 ? 温度以 9 位数字量读出 ? 温度数字量转换时间 200ms （典型值） ? 用户可定义的非易失性温度报警设置 ? 报警搜索命令识别并标志超过程序限定温度（温度报警条件）的器件 ? 应用包括温度控制、工业系统、消费品、温度计或任何热感测系统 DS1820温度传感器外观图（a ）和引脚图（b ） ①引脚1接地 ②引脚2数字信号输入/输出 ③引脚3接高电平5V 高电平
抢答器课程设计报告
抢答器课程设计报告 我们要掌握抢答器电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。 1、本课题要求设计一台可供4名选手参加比赛的智力竞赛抢答器。 2、4名选手编号为1、2、 3、4各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1、2、3、4。 3、设置一个系统清除和抢答控制开关S，该开关由主持人控制。 4、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，改选手编号立即锁存，并在编号显示器上显示该编号，同时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 本设计主要由COMS系列数字集成电路CD4511、NE555等组成。其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态，编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。 1、开关编码电路
电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上，其中二极管的作用是防止短路。当某个开关按下时，与它相连的输出线将为高电平，其它输出线为低电平，输出既为这个开关的8421码。 2、显示电路 这部分电路要求将编码电路送入8421码，译为十进制数并驱动七段数码显示管显示出答题者的编号。CD4511是一块BCD—十进制译码/驱动器，并带有锁存端口。 3、控制电路 这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其他选手按键操作无效；三是防止提前按键。 按下未按下“开始”按钮前，CD4511BLANKING引脚为低电平，CD4511不工作，可防止抢答者提前按键。当“开始”按下后，当所有抢答者开关均未按下时，锁存器输出全为低电平，该信号作为锁存器使能端LD的控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为高电平，经逻辑或运算后U1A输出为高电平。一但有高电平输入，不管另一输入端状态如何，输出保持高电平不变，这个电平控制CD4511锁存端使其他按键操作无
智力竞赛抢答器设计报告(DOC)
数字电路课程设计智力竞赛抢答器设计报告
目录 一、设计题目 (1) 二、设计要求与设计说明 (1) 三、课题分析与设计说明 (2) 四、设计思路及原理 (2) 五、单元设计及实现 (3) 1、抢答信号产生电路 (3) 2、编码电路 (3) 3、锁存电路 (4) 4、译码电路 (5) 5、延时电路 (6) 6、振荡电路 (7) 六、总体设计及实现 (9) 七、调试仿真 (10) 八、零件表 (12) 九、设计总结 (13) 十、参考资料 (13)
一、设计题目 智力竞赛抢答器 二、设计要求与设计说明 1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、 2、 3、 4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。 2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。 3、抢答器对参赛选手动作的先后有很强的分辨能力。即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。 4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。 5、画出总体电路图并列出元器件清单。
三、课题分析与设计说明 智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。主持人清零功能由信号产生电路和锁存电路共同实现。 四、设计思路及原理 模块化电路：方便电路安装和调试。 将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。 抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。
抢答器实验报告要点
扬州大学能源与动力工程学院本科生课程设计 题目：四人智力竞赛抢答器 课程：数字电子技术基础 专业：电气工程及其自动化 班级：电气0901 学号：091302111 姓名：冯承超 指导教师：年漪蓓蒋步军 完成日期： 2011年6月24日
总目录第一部分：任务书 第二部分：课程设计报告 第三部分：设计图纸
第一部分 任 务 书
《数字电子技术基础》课程设计任务书 一、课程设计的目的 1、使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力； 2、使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计实验能力； 3、熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。 二、课程设计的要求 1、设计时要综合考虑实用、经济并满足性能指标要求； 2、必须独立完成设计课题； 3、合理选用元器件； 4、按时完成设计任务并提交设计报告。 三、课程设计进度安排 1、方案设计；(半天) 2、电路设计：(一天) 3、装配图设计：(半天) 4、电路制作：(两天) 5、总结鉴定：(一天) 四、设计要求 1用中小型规模集成电路设计出所要求的电路； 2、在实验箱上安装、调试出所设计的电路。 3、部分课题要求用可编程逻辑器件（FPGA/CPLD）设计实现； 4、在EDA编程实验系统上完成硬件系统的功能仿真。 5、写出设计、调试、总结报告。 五、使用仪器设备 1、稳压电源(±5V，±15V)； 2、实验电路箱； 3、低频信号发生器； 4、示波器。 六、设计总结报告主要内容 1、任务及要求； 2、方案特点； 3、各组成部分及工作原理(应结合框图写)； 4、单元电路设计与调试； 5、总逻辑图； 6、总装配图。
四人抢答器课程设计报告
《数字电子技术基础》课程设计任务书 专业：电气工程及其自动化班级：13电气专升本 学号：130732002 姓名：陈云飞 指导教师：耿素军 二零一三年十一月二十六日
四路数电抢答器 一、课程设计（论文）要求及原始数据（资料）: 1)设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。 2)设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 3)设计定时电路，声、光报警或音乐片驱动电路。 4)设计控制逻辑电路，启动、复位电路。 5)设计计分电路，犯规电路。 6)安装自己设计的电路和仿真。 7)写出设计报告。 二、课程设计进度: 二、主要参考文献 【1】阎石《数字电子电路》. 北京：高等教育出版社. 2007 【2】康华光. 《电子技术基础》（数字部分）. 北京：高等教育出版社. 2000 【3】何小艇《电子系统设计》浙江大学出版社，2000 【4】董诗白《数字电子技术》高等教育出版社，2001 【5】吕思忠《数字电路实验与课程设计》，2001
专业班级 13电气专升本学生陈云飞李安瑞王菲安浩然王克强 课程设计(论文) 工作截至日期 2013-12-10 课程设计评语 课程设计成绩;
目录 1课程设计目的 (1) 2设计指标 (1) 3 总体框题设计 (1) 4方案设计 (2) 5总电路图设计 (8) 6使用元件 (9) 7总结 (10) 8 参考文献 (11)
一、课程设计目的 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、设计指标 (1)设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。 (2)设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 (3)设计定时电路，声、光报警或音乐片驱动电路。 (4)设计控制逻辑电路，启动、复位电路。 (5)设计计分电路，犯规电路。 (6)安装自己设计的电路和仿真。 （7）写出设计报告。 三、总体框图设计 当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。如图1.
数字式竞赛抢答器设计报告
数字式竞赛抢答器设 计报告 1、设计任务与要求 （1）设计一个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。 选做扩展功能： （5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。 2、设计原理
定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分构成，主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成各选手的得分显示功能。 定时抢答器的工作过程是：接通电源时，主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯；抢答开始时，主持人将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，这时，抢答器完成以下工作：（1）优先编码器电路立即分辨出抢答者编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器发出短暂声响，提醒主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）当选手将问题回答完毕，主持人操作计分开关，计分电路采用十进制加/减计数器、数码管显示。本轮抢答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。 单元电路设计： （1）抢答电路 抢答电路包括抢答按钮、优先编码电路、锁存器、译码显示电路。抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。
四人抢答器实验报告
福州大学电气工程与自动化10级 设计性实验报告 实验目的: 1、掌握电路板焊接技术； 2、学习调试系统电路，提高实验技能； 3、了解竞赛抢答器的工作原理及其结构。 实验所用原件清单： 芯片：74LS175,74LS192,74LS48x2,74LS00,74LS20x2,555,电阻：
R1=1K,R2=10K，电容：C=0.1μF，七段共阴极数码管x2 原理(包括主要公式、电路图)： 如下图所示为四人抢答电路，电路中的主要器件是74LS175型四上升沿D触发器、74LS192可逆十进制计数器和两个译码显示电路。 抢答前先用RD’清零，Q1~Q4均为0，相应的选手编号数码管显示0；Q1’~Q4’均为1，G1输出0，G2输出1，CP1可经过G3输入到74LS175。同时，倒计时数码管被置为9。抢答开始，RD’置1，倒计时开始。若S1首先按下，则D1和Q1均变为1，相应的选手编号数码管显示1（以此类推）；555芯片的4脚接收到高电平，发生振荡，导致喇叭发出声音；同时，G2输出为0，使得175和192芯片不接收脉冲，175芯片进入自锁状态，此时再按S1~S4无效果，而192芯片也停止计时，倒计时数码管保持抢答时的数字不变。若倒计时到0，S1~S4均未按下，则倒计时停止，倒计时数码管保持0；175芯片进入自锁状态。 利用RD’清零，进入下一次抢答。
心得体会及其他： 1、本次设计性实验令我受益匪浅：在设计的过程中，对于各个芯片管脚功能和四路抢答电路原理的学习让我得到了更多知识；对电路板的元件布局锻炼了我的思维能力；在焊接过程中，我又一次提高了我的焊接技术和排查短路、虚焊的能力；在调试过程中，我懂得了分功能、局部进行故障排查，并取得良好效果。 2、故障排查： （1）、电路板电源与地线短路：可逐个对接电源、地的点进行排查（排查时应把它们和响应的电源或地断开）。 （2）、数码管个别段不能发光：怀疑为数码管管脚之间短路，可用电烙铁肃清两脚之间的间隙。 （3）、抢答功能不能实现：抢答功能局部电路接错或虚焊，可用
多路抢答器课程设计报告详解
课程设计说明书 题目：多路抢答器设计 二级学院机械工程学院 年级专业14级机械设计制造及其自动化学号1401210012 学生姓名曾骏 指导教师洪云 教师职称讲师
目录 摘要 (1) 一、绪论 (1) 1、单片机抢答器的背景 (1) 2、单片机的应用 (2) 3、抢答器的应用 (3) 二、方案设计 (4) 1、总方案设计 (4) 2、基本功能 (4) 3、扩展功能 (5) 三、硬件电路设计 (6) 1、单片机的选择 (6) 2、各模块设计 (7) 2.1、单片机最小系统 (7) 2.2、抢答按键电路 (8) 2.3、显示器电路 (8) 2.4、蜂鸣器音频输出电路 (9) 四、软件设计 (10) 1、程序设计 (10) 2、主程序设计 (11) 五、心得体会 (12) 附录 1.程序清单 (13) 2.硬件图 (23) 六、参考文献 (24)
摘要 此次设计使用AT89C51单片机为核心控制元件,设计一个简易的抢答器，与数码管、报警器等构成八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路、定时/中断电路等。设计的抢答器具有实时显示抢答选手的号码和抢答时间的特点，而复位电路，则使其能再开始新的一轮答题和比赛，与此同时还利用汇编语言编程，使其能够实现一些基本的功能。 本次设计系统实用性强、判断精确、操作简单、扩展功能强等。它的功能实现是比赛开始，主持人读完题之后按下总开关，则计时开始，此时数码管开始进行1s的减计时，直到有一个选手按下抢答按钮，这时对应的数码管上会显示出该选手的编号和抢答所用的时间，同时该选手的报警器也会发出声音，来提示有人抢答本题。如果在规定的30s时间内没有选手做出抢答，则此题作废，即开始重新一轮的抢答。 关键词：单片机、抢答器、数码管、报警器 一、绪论 1、单片机抢答器的背景 二十世纪跨越了三个“电”的时代，即电气时代、电子时代和现已进入的电脑时代。这种电脑，通常是指个人计算机，简称PC机。它由主机、键盘、显示器等组成。还有一类计算机，大多数人却不怎么熟悉。这种计算机就是把智能赋予各种机械的单片机（亦称微控制器）。单片机的最小系统只用了一片集成电路，即可进行简单运算和控制。因为它体积小，通常都藏在被控机械的“肚子”里。它在整个装置中，起着有如人脑的作用，要是它出了毛病，那么整个装置就将瘫痪。现在，这种单片机的使用领域已十分广泛，如智能仪表、实时工控、通讯设备、导航系统、家用电器等。各种产品一旦用上了单片机，就能起到使产品升级换代的功效，常在产品名称前冠以形容词--“智能型”。如智能型洗衣机等。现在有些工厂的技术人员或其它业余电子开发者搞出来的某些产品，不是电路太复杂，就是功能太简单且极易被仿制。究其原因，可能就卡在产品未使用单片机或其它可编程逻辑器件上。
数电课程设计八路智力竞赛抢答器设计
数电课程设计八路智力竞赛抢答器设 计
课程设计任务书 题目: 八路智力竞赛抢答器设计 初始条件： ◆教材：《电子线路设计·实验·测试》第三版谢自美主编华中 科技大学出版社 ◆元器件：74LS48三片，72LS192两片，74LS279、74LS148、 74LS00、74LS11、555各一片，数码管三个，发光二极管一个，开 关、电阻、电容若干，面包板，导线若干 ◆仿真：Proteus仿真软件 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） ◆多路智力竞赛抢答器功能要求： 基本功能： 1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，她们的编号分别是0、1、2、3、4、5、6、7，各用一个抢 答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、 S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编 号，同时扬声器给出音响提示。另外，要封锁输入电路，禁止其 它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零 为止。 扩展功能： 1．抢答器具有定时抢答的功能，且一次抢答的时间能够由主持人设定。当节目支持人按下“开始”按钮后，要求定时器立即倒计 时，并在显示器上显示，同时扬声器发出短暂的声响，声响持续 时间0.5s左右。 2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系 统清零为止。 3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显 示器上显示00. 报告要求： 课程设计的内容要求用A4纸打印，且页数不得少于20页。 时间安排：
八路智力竞赛抢答器设计实验报告
数字电子技术课程设计 题目: 八路智力竞赛抢答器设计 姓名: 专业: 电子科学与技术 班级: 122班
学号: 指导教师: 20 年月日 安徽科技学院理学院
八路智力竞赛抢答器设计 一、课程设计题目（与实习目的） （一）、题目：八路智力竞赛抢答器设计 （二）、实习目的： 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。 二、任务和要求 实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。 （1）抢答器设计要求 设计一个抢答器，基本要求： 1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们 的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与 选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭 灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 三、总体方案的选择 （1）总体方案的设计 针对题目设计要求，经过分析与思考，拟定以下二种方案： 方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。 主体框图如下：
数电课程设计
一、数字电子钟 1.设计目得 (1)培养数字电路得设计能力。 (2)掌握数字电子钟得设计、组装与调试方法。 2.设计内容及要求 (1)设计一个数字电子钟电路。要求: ①按24小时制直接显示“时”、“分”、“秒”。 ②当电路发生走时误差时具有校时功能。 ③具有整点报时功能,报时音响为4低1高,即在59分51秒、53秒、55秒、57秒输出500Hz信号,在59分59秒时输出1000 Hz信号,音响持续时间为1秒,最后一响结束时刻正好为整点。 (2)用中小规模集成电路组成电子钟,并在实验仪上进行组装、调试。 (3)画出各单元电路图、整机逻辑框图与逻辑电路图,写出设计、实验总结报告。 (4)选作部分:①闹钟系统。②日历系统。 3.数字电子钟基本原理及设计方法 数字电子钟得逻辑框图如图1411所示。它由振荡器、分频器、计数器、译码器、显示器、校时电路与整点报时电路组成。振荡器产生得脉冲信号经过分频器作为秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器显示时间。有得数字电子钟还加有定时响铃、日历显示等其它功能,需增加相应得辅助电路。 图1411 数字电子钟得基本逻辑框图 (1)振荡分频电路 振荡器就是数字电子钟内部用来产生时间标准“秒”信号得电路。构成振荡器得电路很多,图1412(a)就是RC环形多谐振荡器,其振荡周期T≈2、2RC。作为时钟,最主要得就是走时准确,这就要求振荡器得频率稳定。要得到频率稳定得信号,需要采用石英晶体振荡器。石英晶体振荡器电路如图1412(b)所示,这种电路得振荡频率只取决于石英晶体本身得固有频率。 图1412 振荡器
(a)RC环形多谐振荡器 (b)石英晶体多谐振荡器 由于石英晶体振荡器产生得频率很高,要得到秒信号,需采用分频电路。例如,振荡器输出4 MHz信号,先经过4分频变成1 MHz,再经过6次10分频计数器,便可得到1Hz得方波信号作为秒脉冲。 (2)计数器 把秒脉冲信号送入秒计数器个位得CP输入端,经过6级计数器,分别得到“秒”个位、十位,“分”个位、十位,以及“时”个位、十位得计时。“秒”、“分”计数器为60进制,“时”计数器为24进制。 24进制计数器如图1413所示。当“时”个位计数器输入端CP来到第10个触发脉冲时,该计数器归零,进位端Q D5向“时”十位计数器输出进位信号。当第24个“时”脉冲(来自“分”计数器输出得进位信号)到来时,十位计数器得状态为0010,个位计数器得状态位0100,此时“时”十位计数器得Q B6与“时”个位计数器得Q C5输出为1。两者相与后送到两计数器得清零端R0A与R0B,通过74LS90内部得R0A与R0B与非后清零,完成24进制计数。同理可构成60进制计数器。 CP 来自分计数器 的进位信号 图1413 24进制计数器 (3)译码显示电路 译码驱动器采用8421 BCD码七段译码驱动器74LS48,显示器采用共阴极数七段数码显示器,有关74LS48与七段显示器得使用方法前面已经作了介绍,这里不再赘述。 (4)校时电路 当数字电子钟出现走时误差时,需要对时间进行校准。实现校时电路得方法很多,如图1414所示电路即可作为时计数器或分计数器得校时电路。 图1414 校时电路 现设用该电路作为分计数器得校时电路,图中采用RS触发器作为无抖动开关。通过开关K得接入位置,可以选择就是将“1 Hz信号”还就是将“来自秒计数器得进位信号”送至分计数器得CP端。当开关K置于B端时,RS触发器得输出、,“来自秒计数器得进位信号”被送至分计数器得CP端,分计数器正常工作;需要校正分计数器时,将开关K置于A端,这时RS触发器得输出、,“1 Hz信号”被送至分计数器得CP端,分计数器在“1Hz信号”得作用下快速计数,直至正确得时间,再将开关K置于B端,达到了校准时间得目得。 (5)整点报时电路 电路得设计要求在差10 s为整点时开始每隔1 s鸣叫一次,每次持续时间为1 s,共鸣叫5次,前4次为低音500 Hz,最后一次为高音1 kHz。因为分计数器与秒计数器从59分51秒计数到59分59秒得过程中,只有秒个位计数器计数,分十位、分个位、秒十位计数器得状态不变,分别为Q D4Q C4Q B4Q A4＝0101,Q D3Q C3Q B3Q A3＝1001,Q D2Q C2Q B2Q A2＝0101,所以Q C4＝Q A4＝Q D3＝Q A3＝Q C2＝Q A2＝1不变。设Y1＝Q C4Q A4Q D3Q A3Q C2Q A2,又因为在51、53、55、57秒时Q A1＝1,Q D1＝0,输出500Hz信号f2;59秒时Q A1＝1,Q D1＝1,输出1kHz信号f1,由此可写出整点报时电路得逻辑表达式为: