数字电子技术课程设计报告(四人抢答器)

数字逻辑电路

课程设计报告

系（部）：三系

专业：通信工程

班级： 12 通信 2 班

姓名：杨超

学号： 20120306201 成绩：

指导老师：李海霞

开课时间： 2013-2014 学年 2 学期

一、设计题目

数字式竞赛抢答器

二、主要内容

1、分析设计题目的具体要求

2、完成课题所要求的各个子功能的实现

3、用multisim软件完成题目的整体设计

三、具体要求

(1) 在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的

抢答器，每组设定一个抢答按钮供参赛者使用。4名参赛者编号为：1、2、3、4，按钮的编号与选手的编号对应，也分别为1、2、3、4。

(2) 设置一个系统清零和抢答控制开关K=space（该开关由主持人控

制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。

(3) 抢答器具有一个抢答信号的鉴别、锁存及显示功能。即参赛者的开

关中任意一个开关被按下，锁存相应的编号，并在抢答显示器上显示该编号，同时扬声器发声。此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。

(4) 抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，

定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响。参赛者在设定时间（9秒）内抢答有效，抢答成功，扬声器响，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

(5) 如果抢答定时间截止，却没有选手抢答时，本次抢答无效。系统扬

声器报警，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

四、进度安排

第一天：介绍所用仿真软件；布置任务，明确课程设计的完整功能和要求。第二天：消化课题，掌握设计要求，明确设计系统全部功能，图书馆查阅资料。第三天：确定总体设计方案，画出系统的原理框图。

第四天：绘制单元电路并对单元电路进行仿真。

第五天：分析电路，对原设计电路不断修改，获得最佳设计方案。

第六天：完成整体设计并仿真验证。

第七天：对课程设计进行现场运行检查并提问，给出实践操作成绩。

第八天：完成实践报告的撰写

五、成绩评定

课程设计成绩按优、良、中、及格、不及格评定，最终考核成绩由四部分组成：

1、理论设计方案，演示所设计成果，总成绩40％；

2、设计报告，占总成绩30％；

3、回答教师所提出的问题，占总成绩20％；

4、考勤情况，占总成绩10％；

无故旷课一次，平时成绩减半；无故旷课两次平时成绩为0分，无故旷课三次总成绩为0分。迟到20分钟按旷课处理。

目录

前言 (1)

1、总体设计思路、基本原理和框图 (2)

1.1设计思路 (2)

1.2设计原理和功能 (2)

1.3总体设计框图 (4)

2、单元电路设计 (5)

2.1各芯片的用法和功能 (5)

2.1.1 74LS175 (5)

2.1.2 74LS148 (7)

2.1.3 74LS190 (8)

2.1.4 555 定时器 (8)

2.1.5 74LS11 (9)

2.1.6 74LS20 (10)

2.1.7 74ls32 (10)

2.1.8 4002BD四输入或非门 (11)

2.1.9 74LS08 (11)

2.2单元模块 (12)

2.2.1 抢答器，锁存模块 (12)

2.2.2 编码模块 (13)

2.2.3 倒计时模块 (14)

2.2.4 报警模块 (14)

2.2.5 555时钟脉冲模块 (15)

3、电路仿真调试 (16)

3.1静止图 (16)

3.2仿真图 (16)

3.2.1主持人开关闭合 (17)

3.2.2 1号选手抢答，抢答成功 (18)

3.2.3 1号选手抢答成功，其他选手抢答无效 (19)

3.2.4 倒计时结束抢答无效 (20)

3.2.5 主持人复位开关作用 (21)

4、故障分析与电路改进 (22)

4.1故障分析和解解决 (22)

4.1.1故障分析 (22)

4.1.2故障解决 (23)

4.2 电路改进 (24)

5、总结 (25)

6、心得体会 (26)

7、元件清单 (27)

8、参考文献 (28)

前言

多人竞赛抢答的器件在现实生活竞赛中是一个很常见且应用很普遍的机器，尤其是在随着各种综艺电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，多路智力抢答器不仅给选手限制了思考时间，而且也更加能够锻炼参赛选手的快速反应能力，使得节目现场的的氛围更加紧张，比赛更加精彩，更能吸引观众。

在知识竞赛中，特别是抢答题时，为了明确选手抢答的先后顺序，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉听觉是很难判断出哪位选手先抢答，哪位选手后抢答。这次设计就是用几个触发器以及门电路设计抢答器，使以上问题得以解决，即使两位选手的抢答时间相差无几，也可分辨出哪位选手优先答题，保证了竞赛的公平性。

随着社会迅速发展，此类智能抢答器很早就问世了。其功能的实现方式多种多样，趋向于易于扩展，可靠性高，集成度高，制造费用低，功能更加多样化。本次设计主要利用常见的74LS系类集成电路芯片和555芯片，并划分功能模块进行各个部分的设计，最后完成四人智力抢答器。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。

数字式竞赛抢答器

1、总体设计思路、基本原理和框图

1.1设计思路

电路大致可以由四个功能模块组成：编码锁存部分,脉冲产生电路部分,倒计时显示电路部分,报警电路部分。

（1）在4D触发器构成的抢答锁存器中，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的灯泡亮，并且扬声器发出声音；同时，由4个非Q及门电路组成的锁存电路来控制其他选手再按键时不起作用，这时其他选手抢答无效。

（2）在倒计时显示电路部分中，由计数器74LS190，数码管显示器组成。利用74LS190计数器作为计时的芯片，实行倒计数功能。当主持人按下抢答按钮时，74LS190被置初始值（9秒），抢搭时间开始倒计时，将时间显示在显示器上。假如在规定时间内无人抢答，即抢答时间为0时，则计数器停止倒计时，锁存器被锁存，禁止选手抢答，抢答时间数码管显示为0，灯泡闪烁，扬声器响；假如在规定时间内有人抢答，则计数器停止倒计时，锁存器被锁存，禁止其他选手抢答，抢答时间停止倒计时，灯泡亮，扬声器响。

1.2设计原理和功能

四路抢答器

根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答及报警功能。

选手分别对应的按钮编号是1、2、3、4，抢答后选手对应灯被点亮，扬声

器响。比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间（9s）。当节目主持人宣布“抢答开始”，同时将控制开关接通电源，抢答器处于工作状态，同时定时器开始倒计时。若规定时间结束，没有选手抢答时，封锁输入电路，禁止选手超时抢答。若选手在规定时间内抢答（闭合选手开关），抢答器要完成以下四项工作：

1.优先编码器电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；

2.扬声器发出响声，表示有人抢答或者无人抢答，提醒节目主持人注意；

3.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；

4.控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，直到主持人将系统清零为止。当选手将问题回答完毕时，主持人操作控制开关，使系统清零，准备进行下一轮抢答。

上述方案所示抢答器的工作过程：主持人闭合开关后，最先抢答的选手的电平信号经过优先编码器，和数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和显示器，将最先抢答的该选手的编号显示出来，同时扬声器发出声响，此时完成抢答功能；如果没人抢答， 9秒减计数器显示到0时扬声器也会发出声响，此时完成计时功能，本轮抢答结束。

它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。

1.3总体设计框图

图1.1 总设计框图

2、单元电路设计

2.1各芯片的用法和功能

2.1.1 74LS175

图2.1 74LS175引脚图74LS175 表达式:

+1

Q n=

D

表2.1 74LS175功能表

74LS175的工作原理:

D 触发器的的构成原件见下图：

图2.2 D 触发器

此D 触发器又叫维持——阻塞边沿触发器，该触发器有六个与非门组成，其中啊a 和b 构成基本RS 触发器下面分析其工作原理：

Sd 和Rd 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当Sd=0且Rd=1时，不论输入端D 为何种状态，都会使Q=1，Q =0,即触发器置一；当Sd=1且Rd=0时，触发器的状态为0，Sd 和Rd 通常又称为直接置1和置0端。工作过程如下：

①、CP=0时，与非门c 和g 封锁，其输出c=e=1，触发器的状态不变。同时，由于c 至f 和e 至g 的反馈信号将这两个门打开，因此可接收输入信号D ，f=D ，g=f =D 。g

②、当CP 由0变1时触发器翻转。这时c 和e 打开，它们的输出c 和e 的状态由f 和g 的输出状态决定。C= f =D ，e=g =D 。由基本RS 触发器的逻辑功能可知，Q=D 。

③、触发器翻转后，在CP=1时输入信号被封锁。C 和e 打开后，它们的输出c 和e 的状态是互补的，即封锁了D 通往基本RS 触发器的路径；该反馈线起了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。e 为0时，将c 和g 封锁，D 端通往基本RS 触发器的路径也被封锁。

维持阻塞D 触发器状态方程和状态真值表如下：

Q Q

n

n D =+1

抢答器的工作流程，其核心就是该D触发器。当主持人宣布开始抢答时，将开关S1断开，选手迅速按键，假设选手1首先按下抢答键，此时一号就输入一个相当于上升沿的脉冲使D1输出高电平同时将该高电平信号传送给或非门，通过或非门的判断将信号输送到其它选手的D触发器的R端并将其锁定使其无法输出信号。

2.1.2 74LS148

图2.3 74LS148引脚图

表2.2 74LS148功能表

74LS148的工作原理：

74LS148是8线-3线八进制优先编码器：

电源是VCC(16),GND(8),I0-I7为输入信号，A2，A1，A0为二进制编码输出信号，IE是使能端，OE是使能输出端，GS为优先编码输出端。

功能：当OE输入，IE=1时，禁止编码，输出反码，A2，A1，A0全为1。

当OE输入，IE=0时，允许编码，在I0-I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I1,I0。当某一输入端有低电平输入，且比它优先级别高的输入没有低电平输入时，输出端才输出相应的输入端的代码。例如I5=0且I6=I7=1（16,17优先级别高于15），此时输出代码010。

2.1.3 74LS190

图2.4 74LS190引脚图

74LS190有预置数功能.74ls190没有清除功能, 有加/减控制端控制加减，74ls190有使能端,高电平时禁止计数。

2.1.4 555 定时器

555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1使输出端 OUT=1。如果阈值输入端TH 的电压大于 2VCC/3，同时 TR 端的电压大VCC /3，则 C1 的输出为0，C2 的输出为 1。

图2.5 555定时器引脚图表2.3 555计时器功能表

2.1.5 74LS11

三输入与门

图2.6 三输入与门引脚图

2.1.6 74LS20

74ls20是一个四输入一输出的与非门组合的芯片，逻辑功能是完成四个输入的逻辑与非计算功能，1、2、4、5脚输入，6脚输出，13、12、10、9脚输入，8脚输出，3、11两个脚空的，7脚接GND，14脚接Vcc

图2.7 74LS20引脚图

2.1.7 74ls32

74LS32是通用数字电路：四2输入或门。Y=A+B 以集成块的一侧有缺口的为左起：左下1--1A，2--1B， 3--1Y；4--2A，5--2B，6--2Y；7--GND；右起：右上8--3Y，9--3A，10--3B；11--4Y，12--4A， 13--4B；14--VCC 其中A，B为输入端，Y为输出端，GND为电源负极，VCC为电源正极。

图2.8 74ls32引脚图

2.1.8 4002BD四输入或非门

图2.9 4002BD四输入或非门引脚图

2.1.9 74LS08

图2.10 74LS08引脚图

表2.4 74LS08功能表

74LS08的工作原理：2输入端四与门。

2.2单元模块

2.2.1 抢答器，锁存模块

以锁存器为中心的编码显示电路

抢答信号的判断和锁存可采用触发器或锁存器。若以四D触发器74LS175为中心构成编码锁存系统，编码的作用是把锁存器的输出转化成8421BCD码。

表2.5 锁存器的输出转化成8421BCD码

图2.11抢答锁存电路图

抢答电路有两个功能，一是能分辨出选手抢答的先后顺序，并锁存优先抢答者的编号，用灯泡显示表示；二是在倒计时结束后无人抢答或者有一人强大后使其他选手的按钮操作无效。因此，选用四D触发器74LS175、四输入端与非门

74LS20和反相器74LS04（非门）以及灯泡显示电路，最后还需要利用74LS148进行优先编码，完成上述功能。

锁存电路利用一片74LS08和一片74LS04芯片构成锁存功能，例如选手1按下开关A，其他选手按下开关后将无效，当0与时钟脉冲相与后，74LS175禁止工作，完成锁存功能。

工作原理:锁存电路利用一片74LS08和一片74LS04芯片构成锁存功能，例如选手1按下开关，其他选手按下开关后将无效，当0与时钟脉冲相与后，74LS175禁止工作，完成锁存功能。四D触发器74LS175的输出Q非控制显示模块显示组号。当无人抢答时即开关断开，4个触发器的输出Q非“1”相与，为“1”时，脉冲能够进入触发器，有一人抢答时，与门中有一个变为低电平“0”，使脉冲不能进入触发器，此时锁存功能停止，从而防止其他人抢答，并停止计时。

2.2.2 编码模块

图2.12编码电路图

工作原理：74ls148输入端优先级别的次序依次为D7、D6、D5、D4、D3、D2、D1、D0。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输

入时，输出端才输出相应该输入端的代码。

2.2.3 倒计时模块

图2.13倒计时电路

倒计时显示电路：

该电路可采用十进制同步减计数器74LS190，当与置数端LOAD接低电平时，无论CP脉冲怎么变化，预置数输出端等于预置数输入端，令预置数输入端DCBA=1001，此时在主持人闭合开关前显示器显示“9”，当主持人宣布开始,后，在脉冲作用下开始倒计时并在显示器上显示，到零时停止计数。

工作原理：由74LS190十进制计数器计数，其输出端驱动BCD数码器。

由555的进位输出反相信号进位信号和抢答信号控制1HzCP信号的输入，即计数到0时不会倒回9再计时，也控制计数到时抢答模块不许再抢答同时声音模块块报警。74LS190的MR接收抢答模块的信号，当抢答模块复位时74LS190也复位。

2.2.4 报警模块

图2.14 报警电路

由主持人、选手、倒计时共同控制它的输入，使其在主持人闭合开关选手抢答、倒计时到零时都能鸣叫。

2.2.5 555时钟脉冲模块

图2.15 555电路图

工作原理：该模块为由555定时器构成的多谐振荡器。

该单元电路由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲。根据555多谐振荡器的频率计算公式：

2

ln )2(1

21C R R f +=

可求得1HZ 的电路电阻均取47k ，电容取10nf 。