四路抢答器(完整版)

华北科技学院

课程设计说明书

班级：电子B071 姓名：郭亚立设计题目：四路智能抢答器

设计时间：2010.1.9 至2010.1.22

学号：200703014138

指导教师：杜志伟

评语：

评阅成绩：评阅老师：

四路抢答器设计报告

一、设计任务和要求：................................................................................................................... - 3 -

1.1 设计任务.................................................................................................................................. - 3 -

1.2 设计要求.................................................................................................................................. - 3 -

二、设计方案的选择与论证........................................................................................................... - 4 -

2.1 方案的选择、论证.................................................................................................................. - 4 -

2.2 设计总方案.............................................................................................................................. - 4 -

三、电路设计计算与分析................................................................................................................. - 5 -

3.1 抢答器控制电路设计.............................................................................................................. - 5 -

3.1.1 优先编码器74LS148..................................................................................................... - 7 -

3.1.2 锁存器74LS279............................................................................................................ - 9 -

3.1.3 74LS121 单稳态触发器：.......................................................................................... - 10 -

3.2 定时时间电路的设计............................................................................................................ - 10 -

3.2.1 计数器74LS192............................................................................................................ - 12 -

3.3 控制电路和报警电路............................................................................................................ - 13 -

3.3.1 振荡电路....................................................................................................................... - 17 -

3.4 整体仿真................................................................................................................................ - 19 -

四、总结及心得............................................................................................................................... - 20 -

五、附录......................................................................................................................................... - 22 -

5.1 主要元器件列表.................................................................................................................... - 22 -

5.2 总原理图................................................................................................................................ - 23 -

六、参考文献................................................................................................................................... - 24 -

一、设计任务和要求：

1.1 设计任务

设计一台可供 4 名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计

时间，由“9”倒计到“0”时，无人抢答，蜂鸣器鸣响。选手抢答时，数码显示

选手组号，同时蜂鸣器鸣响，倒计时停止。

1.2 设计要求

1) 4 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手

的编号对应，也分别为1，2，3，4。

2) 给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭

灯）和抢答的开始。

3) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答

按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬

声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选

手的编号一直保持到主持人将系统清零为止。抢答器具有定时（15 秒）

抢答的功能。

4) 当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计

时间，若无人抢答，倒计时结束时，扬声器响。参赛选手在设定时间

（15 秒）内抢答有效，抢答成功，扬声器响，同时定时器停止倒计时，

抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并

保持到主持人将系统清零为止。

5) 如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器

报警，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

6) 用石英晶体振荡器产生频率为1Hz的脉冲信号，作为定时计数器的CP

信号。

二、设计方案的选择与论证

2.1 方案的选择、论证

方案一：用一片四D触发器74LS175和四输入 2 或非门CD4002实现。四 D

触发器输出经四输入或非门到四路抢答按键开关，加到触发器的四个输入端，同时经四输入或非门和反相器作为四D触发器的时钟信号，四D触发器清零端经上拉电阻接电源，同时经过清零控制开关到地。电路简单成本低，稍加扩展就能达到实用化。

方案二：用一片八线－三线优先编码器74LS148、四RS触发器74LS279和

七段译码器74LS48实现数显四路（八路）抢答器，电路稍显复杂，但功能较完

善。

方案一电路简单能够满足要求，但是由于需要 4 个4D触发器，接线繁琐，

增加了电路设计与仿真的难度，方案二用集成器件，电路减小了体积，提高了稳定性，并且可以应用EDA 软件仿真、调试，易于进行功能扩展。故采用方案二设计。

2.2 设计总方案

本设计电路主要由控制电路、脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和报警产生电路组成。如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到" 清零" 状态，抢答器处于禁止状态，编号显

示器灭灯，定时器显示设定时间；主持人将开关置; 开始" 状态，宣布" 开始" 抢答器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完成：优先判断、编

号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示

剩余时间。如果再次抢答必须由主持人再次操作"清除" 和" 开始" 状态开关。

图1. 四人智力竞赛抢答器框图

三、电路设计计算与分析

3.1 抢答器控制电路设计

设计电路见图 2 所示。电路选用优先编码器74LS148 和锁存器74LS279 来完成。

抢答器控制电路是抢答器设计的关键，它要完成以下三项功能：

1) 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作，

同时译码显示电路显示编号（显示电路采用七段数字数码管显示）。2) 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电

路停止工作。

3）当主持人清零后，可再次进行抢答。

工作过程：

开关J5 置于“清除”端时，RS触发器的R、S端均为0，4 个触发器输出置0，使74LS148的优先编码工作标志端（图中 5 号端）=0，使之处于工作状态。当开关J5 断开，J6 置于“开始”时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下J2），74LS148的输出经RS锁存后，CTR = 1,RBO(图中

4端) =1, 七段显示电路74LS48处于工作状态，4Q3Q2Q= 010, 经译码显示为“2”。

此外，CTR=1，使74LS148 优先编码工作标志端（图中 2 号端）=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的此时由于仍为CTR=1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将

J5 开关重新置“清除”然后才可能进行。

仿真结果

3.1.1 优先编码器74L S148

74LS148 为8 线－3 线优先编码器，表 3.1.1 为其真值表，下图为其管脚图。

Y 9

0 1

3 Y

I 16

Y S

Y EX

48 Y EX 14

S(E )

74LS148 13

Y2 I1

6 11

Y1 I0

7 10

Y s

G N D 8 9 Y0

(b)

74LS148 管脚图

表3.1.1 74LS148 8 线—3 线二进制编码器真值表

74LS148 工作原理如下：

该编码器有8 个信号输入端，3 个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO 和优先编码工作状态标志GS。当EI=0 时，编码

器工作；而当EI=1 时，则不论8 个输入端为何种状态， 3 个输出端均为高电平，

为输入低电平有效，输出也为低电来有效的情况。当EI 为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS 为0。表明编码

- 8 -

华北科技学院课程设计报告

器处于工作状态，否则为1。

由功能表可知，在8 个输入端均无低电平输入信号和只有输入0 端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代

码相同的情况，这可由GS的状态加以区别，当GS＝1 时，表示8 个输入端均无低电平输入，此时A2A1A0=111为非编码输出；G S＝0 时，A2A1A0=111表示响应

输入0 端为低电平时的输出代码（编码输出）。EO只有在EI 为0，且所有输入端都为 1 时，输出为0，它可与另一片同样器件的EI 连接，以便组成更多输入

端的优先编码器。

从功能表不难看出，输入优先级别的次为7，6，??，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如 5 为0。且优先级别比它高的输入6 和输入7 均为1 时，输出代码为010，这就是优先编码器的工作原理。

3.1.2 锁存器74L S279

原理：在74ls279 中，由于 4 回路中2 回路置位端子为两个，所以使用其

一时，整理两个置位输入作为 1 个使用，或将另一个输入固定为“H使”用。另外，

作为稍微变化74LS279 的使用方法，也可将 3 组作为RS 锁存器使用，剩余的

RS 锁存器作为 2 输入NAND 门电路使用，复位输入例如①管脚固定为”L时”其

输入为“H”，所以可构成将②和③作为输入，输出为④的 2 输入NAND ，此变

换如图4.2.所示。

图

74LS279 管脚引线图

3.1.3 74L S121 单稳态触发器：

3.2 定时时间电路的设计

原理及设计：

该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74LS192

减法计数电路、74LS48 译码电路和 1 个7 段数码管即相关电路组成。具体电路

如图3 所示。一块74LS192 实现减法计数，通过译码电路74LS48 显示到数码

管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，

由节目主持人根据共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停

止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制74LS48 使0 闪烁，同时以后选手抢答无效。

由555 定时器产生时间基准信号秒脉冲。振荡周期为15 秒脉冲信号经两级有预

置功能的可逆十进制计数器74LS192对时钟信号进行计数，当计数到达预置的时

间，计数器产生溢出而封锁计数脉冲，使计数器停止计数。数码管指示时间值。具体电路如下图：

仿真结果

3.2.1 计数器74L S192

十进制可逆计数器74LS192（54/74194）两个引脚图管脚及功能表如下：

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功

能，其引脚排列及逻辑符号如下所示：

（a）引脚排

列(b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。

其功能表如下：

输入输出MR P3 P2 P1 P0 Q3 Q2 Q1 Q0

1 ×××××××0 0 0 0

0 0 ×× d c b a d c b a

0 1 1 ××××加计数

0 1 1 ××××减计数

华北科技学院课程设计报告

3.3 控制电路和报警电路

由555 芯片构成多谐振荡电路，震荡频率

f=1/(R1+R2)C ㏑2≈ 1.43/(R1+R2)C

555 的输出信号再经或门控制显示闪烁。控制电路包括时序和报警两个电路，

如图所示。控制电路需具有以下几个功能：

主持人闭合开关，多路抢答器电路和计时电路进入正常状态；

参赛者按键时，抢答电路和计时电路停止工作；

抢答时间到，无人抢答，0 闪烁，抢答电路和计时电路停止工作。

由功能表可以看出，要使电路实现倒计时（减法）功能，应使CR=0，PE 非=1，CP+=1，CP-=CP。可用CR 端接电平开关来控制计时器的工作与否。

闪烁显示电路需要在一种情况下做出反应当裁判员给出“请回答”指令后，计时

器开始倒计时，若回答问题时间到达限定的时间，扬声器发及灯闪烁。

报警电路

控制电路由两部分组成：

一是由门电路组成的抢答与定时控制的时序控制电路，二是74LS121驱动

报警电路的时序电路。

门控电路主要由或门组成，它的两个输入，一个来自由555 芯片构成多谐振荡电路，另一个来自计时系统高位计数器的借位信号QB，它说明计时电路在3 秒，2 秒，1 秒，0 秒倒计时再向9 秒转化时向高位借位时给出一个负脉冲

经反相器得到一个高电平。这个高电平信号或上方波信号就使显示器闪烁。

集成单稳态触发器74LS121用于控制报警电路及发声的时间, 具体原理如下：主要由555 时钟电路（用于控制报警声音频率）、蜂鸣器即相关的延时电路

和控制电路组成。单稳态触发器74121 通过信号/Ys、BO2、S控制报警与否和报

警时间，555 时钟电路产生脉冲时钟。在规定的时间有人抢答时，/Ys 由1 跳变到0，74121有状态2，即Q输出暂态高电平，蜂鸣器连续发声报警，持续时间

为=2.15 秒；如果在规定时间内无人抢答，BO2由 1 跳变到0，74121有状态1，

Q输出暂态高电平，蜂鸣器连续发声报警持续时间为

结合警电路，分析计算如下：。取C＝100uF, R=25K, 。有＝2.15 秒。

仿真结果1、倒计时

2、时间到，蜂鸣器响，绿灯闪烁

3.3.1 振荡电路

本系统需要产生频率为500KHZ 的脉冲信号，用于触发器的CP 信号，及频率为1HZ 信号用于计时电路。以上电路可用555 定时器组成，也可用石英晶体组成的振荡器经过分频得到。

图5

主要参数：电源电压为 4.5-18V ，最大输出电流为200mA，工作温度范围为-55 o C-125o C。

3.3.2 74LS121 单稳态触发器