eda课程设计自动售货机的设计.doc

电子信息科学与技术专业课程设计任务书

学生姓名题目课题性质指导教师

主要内容任务要求参考文献审查意见

专业班级学号

自动售货机的设计

工程设计课题来源自拟课题

同组姓名

设计制作一个自动售货机，该自动售货机能完成货物信息存储、进程控制、硬

币处理、余额计算、显示等功能。自动售货机可以售 2 种货物，每种货物的数量和单价在初始化时设入，在存储器中存储。用户可以用硬币进行购物，按键进行选择。系统根据用户输入的货币，判断钱币是否够，钱币足够则根据顾客

要求自动售货；钱币不够则给出提示并退出。系统自动地计算出应找钱币余额、库存数量并显示。（提示：钱数以 5 角为单位。）

① 根据设计题目要求编写相应程序代码

②对编写的VHDL 程序代码进行编译和仿真

③ 总结设计内容，完成课程设计说明书

[1]焦素敏 .EDA 课程设计指导书 .郑州：河南工业大学， 2008

[2]潘松 ,黄继业 .EDA 技术实用教程 .北京：科学出版社， 2002

[3] 王国栋 ,潘松等 .VHDL实用教程 .成都：电子科技大学出版社，2000

[4]张亦华 ,延明 .数字电路 EDA 入门 .北京：电子工业出版社， 2003

[5]中国电子制作网网站

指导教师签字

教研室主任签字2012 年2月 20日

一．设计说明

根据要求可自动出售两种货物，本文设计的自动售货机可销售cola 和pepsi 两种饮料：售货机可识别 1 元和元的两种货币，在一次购买过程中，可购

买一个或多个商品，系统会自动计算所需钱数和找零的钱数并自动找零。另外有3 个发光二极管、 6 个 LCD数码管：两个用来显示所需金额，两个用来显示已付

金额，两个用来显示找零数。

流程说明

本文设计的自动售货机当通电时，表示一次销售的开始。顾客选择一种商品

或多种商品后就进入投币状态。若不投币，则自动返回初始状态。投币后，系统

自动计算所投钱数。若投币够，则出货并找零。若投币不够，如果顾客没有继续

投币，则退币并回到初始状态。本系统的投币销售流程图如图所示：

开始

选择

投币

计算金额

综合〉物价

继续投币

出货找零

退币清零

结束

各模块说明

本文设计的自动售货机总体分三个模块：总控模块，二进制译码模块、BCD 码译码模块。

总控模块：总控模块是本系统最重要的模块，该模块大体有 5 个输入端口和6 个输出端口。其输入端口包括clk、coin1（投入一元货币）、coin5（投入元货币）、cola（选择 cola）、pepsi(选择 pepsi)，输出端口有 paid（已投入多少钱）、needed （还需多少钱） moneyout （找零）、success（灯亮表示交易成功）、failure （灯亮表示交易失败）、showmoneyout （灯亮表示正在找零）。该模块实现了本系统最

重要的交易过程，包括选择商品、投入货币，计算剩余金额，找零出货等。

二进制译码模块：该模块有一个输入端口和两个输出端口。输入端口是一个

8 位的二进制数输出端口bcd0、 bcd1 是两个 4 位的 BCD码。该模块的主要的功

能是实现将主控模块输出的二进制数（paid、 needed、 moneyout）转换成BCD 码，以便输出到七段数码管上显示出来。该模块的原理是将一个8 位的二进制转

换成 2 个 4 位的 BCD码，分为高四位和低四位。

BCD码译码模块：该模块有一个输入端口和一个输出端口

程序设计

主控模块完整程序如下：

Library ieee;

use shouhuoji is

port(clk: in std_logic;

coin1:in std_logic;

coin5:in std_logic;

cola:in std_logic;

pepsi:in std_logic;

paid:out std_logic_vector(7 downto 0);

needed:out std_logic_vector(7 downto 0);

success:out std_logic;

failure:out std_logic;

showmoneyout:out std_logic;

moneyout:out std_logic_vector(7 downto 0));

end shouhuoji;

architecture behav of shouhuoji is

type state_type is (qa,qb,qe,qc,qg,qd,qf);--定义七个状

态 signal current_state :state_type:=qa; signal q:integer

range 0 to 100;

begin

process(clk)

variable paidtemp:std_logic_vector(7 downto 0);--定义变

量 variable neededtemp:std_logic_vector(7 downto 0);

variable backmoney:std_logic_vector(7 downto 0);

variable pricetemp:std_logic_vector(7 downto 0); begin

if clk'event and clk='1' then

case current_state is

when qa=>paidtemp:="00000000";neededtemp:="00000000";

backmoney:="00000000";pricetemp:="00000000";q<=0;

showmoneyout<='0';moneyout<="00000000";paid<="00000000";

needed<="00000000";failure<='0';success<='0'; if cola='1' or

pepsi='1' then current_state<=qb;

if cola='1' then pricetemp:=pricetemp+"00001111";

neededtemp:=pricetemp;

Else

pricetemp:=pricetemp+"00010100";

neededtemp:=pricetemp;

end if;

end if;

paid<=paidtemp;

needed<=neededtemp;

when qb=>if coin1='1' or coin5='1' then

if coin1='1'then paidtemp:=paidtemp+"00001010";

else

paidtemp:=paidtemp+"00000101";

end if;

if paidtemp>=pricetemp then backmoney:=paidtemp-pricetemp; neededtemp:="00000000";current_state<=qd;

else neededtemp:=pricetemp-paidtemp;backmoney:="00000000"; current_state<=qc;q<=0;

end if;

paid<=paidtemp;

needed<=neededtemp;

end if;

if q<8 then q<=q+1;

if cola='1' or pepsi='1'then q<=0;

if cola='1' then pricetemp:=pricetemp+"00001111"; neededtemp:=neededtemp+"00001111";

else

pricetemp:=pricetemp+"00010100";

neededtemp:=neededtemp+"00010100";

end if;

paid<=paidtemp;

needed<=neededtemp;

end if;

else current_state<=qe;q<=0;

end if;

when qe=>failure<='1';

if q<4 then q<=q+1;

else current_state<=qa;q<=0;

end if;

when qc=>if coin1='1' or coin5='1' then

if coin1='1'then paidtemp:=paidtemp+"00001010";

else

paidtemp:=paidtemp+"00000101";

end if;

if paidtemp>=pricetemp then

backmoney:=paidtemp-pricetemp;

neededtemp:="00000000";current_state<=qd;

else neededtemp:=pricetemp-paidtemp;backmoney:="00000000"; current_state<=qc;

end if;

paid<=paidtemp;

needed<=neededtemp;

end if;

if coin1/='1'and coin5/='1' then

if q<10 then q<=q+1;

else current_state<=qg;

end if;

else q<=0;

end if;

when qg=>failure<='1';

showmoneyout<='1';moneyout<=paidtemp;

current_state<=qf;q<=0;

success<='0';

when qd=>success<='1';

if backmoney>"00000000"then showmoneyout<='1';

moneyout<=backmoney;

end if;

current_state<=qf;q<=0;

when qf=>if q<4 then q<=q+1;

else current_state<=qa;q<=0;

end if;

end case;

else

end if;

end process;

end behav;

BCD译码模块完整程序如下：

Library ieee;

use code1 is

port(

b:in std_logic_vector(7 downto 0);

bcd0:out std_logic_vector(3 downto 0);

bcd1:out std_logic_vector(3 downto 0)

);

end code1;

architecture one of code1 is

begin

process(b)

begin

case b is

when"00000000"=>bcd0<="0000";bcd1<="0000";--译码“ 0”；when"00000001"=>bcd0<="0001";bcd1<="0000";--译码“ 1”；when"00000010"=>bcd0<="0010";bcd1<="0000";--译码“ 2”；when"00000011"=>bcd0<="0011";bcd1<="0000";--译码“ 3”；when"00000100"=>bcd0<="0100";bcd1<="0000";--译码“ 4”；when"00000101"=>bcd0<="0101";bcd1<="0000";--译码“ 5”；when"00000110"=>bcd0<="0110";bcd1<="0000"; when"00000111"=>bcd0<="0111";bcd1<="0000"; when"00001000"=>bcd0<="1000";bcd1<="0000"; when"00001001"=>bcd0<="1001";bcd1<="0000"; when"00001010"=>bcd0<="0000";bcd1<="0001"; when"00001011"=>bcd0<="0001";bcd1<="0001"; when"00001100"=>bcd0<="0010";bcd1<="0001"; when"00001101"=>bcd0<="0011";bcd1<="0001"; when"00001110"=>bcd0<="0100";bcd1<="0001"; when"00001111"=>bcd0<="0101";bcd1<="0001"; when"00010000"=>bcd0<="0110";bcd1<="0001"; when"00010001"=>bcd0<="0111";bcd1<="0001"; when"00010010"=>bcd0<="1000";bcd1<="0001"; when"00010011"=>bcd0<="1001";bcd1<="0001";

when"00010100"=>bcd0<="0000";bcd1<="0010";译码“ 20”

when others=>null;

end case;

end process;

end one;

顶层模块完整程序如下：

library IEEE;

use top is

Port( clk1:in std_logic;

C1,C5,P1_5,P2:in std_logic;

paid_lcd0,paid_lcd1,needed_lcd0,needed_lcd1,Mout_lcd0,Mout_lcd1:out std_logic_vector(3 downto 0);

s,f,showout :out std_logic );

end top;

architecture one of top is

component shouhuoji

port ( clk:in std_logic;

coin1:in std_logic;

coin5:in std_logic;

cola:in std_logic;

pepsi:in std_logic;

paid:out std_logic_vector(7 downto 0);

needed:out std_logic_vector(7 downto 0);

success:out std_logic;

failure:out std_logic;

showmoneyout:out std_logic;

moneyout:out std_logic_vector(7 downto 0)

);

end component;

component code1

port(

b:in std_logic_vector( 7 downto 0);

bcd0:out std_logic_vector(3 downto 0);

bcd1:out std_logic_vector(3 downto 0)

);

end component;

signal p,n,mo:std_logic_vector( 7 downto 0);

--signal s1,s2,s3,s4,s5,s6:std_logic_vector(3 downto 0);

begin

u0:shouhuoji--各模块连接

port map(clk=>clk1,coin1=>C1,coin5=>C5,cola=>P1_5,pepsi=>P2,

success=>s,failure=>f,showmoneyout=>showout,paid=>p,needed=>n,moneyout=>m o);

u1:code1 port map(b=>p,bcd0=>paid_lcd0,bcd1=>paid_lcd1);

u2:code1 port map(b=>n,bcd0=>needed_lcd0,bcd1=>needed_lcd1);

u3:code1 port map(b=>mo,bcd0=>Mout_lcd0,bcd1=>Mout_lcd1);

end one;

各模块的连接

各模块的连接如图所示：

售货机主控系统和译码器模块图

售货机顶层模块

2、1 主控模块的仿真

上图表示顾客选择了pepsi 饮料后，且投了 2 个一元的硬币。 Success为高电平，代表售货机有饮料售出。且余额为0.

上图表示顾客选择了pepsi 饮料后，且投 1 个一元的硬币和一个元的硬币。failure 为高电平，代表售货机无饮料售出。且余额为已投的金额，将钱退还给顾客。 .

码译码的仿真

上图表示自动售货机的译码系统，上图表示将8 位数字转换成４位BCD码。

文件的仿真

上图表示顾客选择了 pepsi 饮料后，且投了 2 个一元的硬币。 Success为高电平，代表售货机有饮料售出。且余额为 0.

上图表示顾客选择了 pepsi 饮料后，且投 1 个一元的硬币和一个元的硬币。Failure 为高电平，代表售货机无饮料售出。 Shoｗ out 为退币指示灯。 .Mout_lcd0 和 Mout_lcd1 ，显示退币的金额。 Paided _lcd0 和 Paided_lcd1 needed _lcd0 和needed_lcd1 分别显示已付金额和还需要的金额数。

3.下载验证

在无数次的调试与修改中，下载验证能够实现题目的要求

4.参考文献： [1] 焦素敏 .EDA 课程设计指导书 .郑州：河南工业大学， 2008

[2]潘松 ,黄继业 .EDA技术实用教程 .北京：科学出版社， 2002

[3]王国栋 ,潘松等 .VHDL实用教程 .成都：电子科技大学出版社， 2000

[4]张亦华 ,延明 .数字电路 EDA 入门 .北京：电子工业出版社， 2003

[5]中国电子制作网网站

5.心得体会

自动售货机系统的设计经过一个星期的设计已经全部完成，能按预期的效果进行多次购买、找零出货、并且在数码管上显示出已投货币的金额、还需金额、找零，同时有指示灯提示交易成功、交易失败、正在找零。在自动售货机系统的

3 个模块中，最主要的是主控模块，其次的还有二进制译码模块和BCD码译码模块。各模块完成后，将它们组合成完整的自动售货机系统。在设计过程中还需改进的是。本文所用的VHDL语言虽然语法规则与其他计算机高级语言如C 语言在很多方面很类似，但它毕竟是硬件描述语言，其本质作用在于描述硬件，因而会受硬件环境的限制。因此，为了达到设计的预期效果，在代码编写前，应做到对

硬件电路心中有数，不能一味的追求代码的完美，而应该已实现的硬件电路的性能优劣为标准。