段数字显示时间继电器论

目录第一章概述

第一节设计目的与技术要求

第二节框图与电路介绍

第三节集成电路元件块介绍

第二章单元电路介绍

第一节电源部分

第二节脉冲发生部分

第三节时间设定部分

第四节计数、译码、显示部分

第五节放大输出部分

第三章整机电路

第一节电路原理图

第二节元件清单

第三节电路的改进

第四节总结

第五节参考文献

第一章概述

1-1 设计目的与技术要求

目前市场上能买到的时间继电器大部分都是采用电子控制的继电器，其已经取代了曾经风靡一时的气囊阻尼继电器，采用电子控制的继电器定时时间长，延时误差小，定时时间方便，恢复时间短，其综合性及可靠性适应当今高速发展的社会要求，所以我们设计这种产品来适应社会发展的需求。

1.学习目的

（1）综合运用数字电路和模拟电路，巩固所学知识。

（2）学会秒脉冲形成电路和数字显示电路的设计方法。

（3）掌握CD4518.CD4553.CD4511等常用数字电路和BCD拨码开关.可控硅的应用。

（4）了解数字显示电路的扩展应用。

（5）了解产品设计的基本思路和方法。

（6）掌握常用电子元件的选择方法和元件参数的计算。

（7）加强计算机运用、查阅资料和独立完成电路设计的能力。

2.设计要求如下：

（1）电源电压AC 220V

（2）时间精度小于0.01秒

（3）定时范围0-999秒

（4）显示部分无闪烁，稳定，清晰

（5）输出具有两常开、两常闭，到达定时值后常开触点闭合，常闭触点断开，输出驱动能力达到AC220V/2A

（6）电路结构简单、体积小、成本低、稳定性好、可商品化生产。

1-2框图与电路介绍

一、电路的设计框图

二、电路介绍

输入电源220V，经过变压器得10V电压左右，通过V1～V4整流，经C1滤波。CW7809三端稳压器的1脚为输入，二脚为接地，三脚为输出端，输出为9V 电压，为整个电路提供工作电压。电源部分的C2为二次滤波，使直流波形更平滑，以提供更稳定的直流电压。R1、R3为限流电阻。

CD4060与晶振产生2Hz的脉冲，经3脚输出（14分频，32767/16384=2Hz），给CD4518，由CD4518内部的一个分频器二分频（2/2=1Hz），由11脚输出1Hz 的秒脉冲。该秒脉冲一部分送至计数锁存器CD4553，一部分送至比较电路。1Hz 秒脉冲送同步加计数器CD4518的个位、十位、百位与编码器比较计数。另一部分1Hz秒脉冲送至CD4533的秒脉冲输入端12脚，使9脚、7脚、6脚、5脚产生一个8421BCD码，并将此8421BCD码送至CD4511的7脚、1脚、2脚、6脚，经内部译码产生段选信号a、b、c、d、e、f、g、h，并输出至显示器。相应的笔段输出为高电平，驱动数码管显示与8421BCD码所对应的十进制数字。但数码管的显示与CD4553的位选位2脚、1脚、15脚有关，它们产生与8421BCD码相对应的数，从而控制位选通。如当显示个位时，二脚为低电平，使V11导通，点亮个位，1脚、15脚为高电平，V9、V10截止，，使十位、百位灭，由于每秒扫描25帧，人眼难以辨别，所以个位百位看上午去也是一直亮的。

1-3集成电路元件块介绍

一、CD4553（三位BCD 码分时并行输出计数器）

1．CD4553的结构

2．CD4553工作原理

CD4553是含三位数字计数器、锁存器、多路复位器等电路的多功能记数芯片。记数脉冲输入4553的12脚，3、4脚产生1KMz 扫描信号，经多路复合器后，从2、1、15脚分别输出与个位、十位、百位相对应的时序负脉冲。如Q 3Q 2Q 1Q 0端送出个位数据时，1DS 为低电平，送出十位数据时，2DS 为低电平，送出百位数据时，3DS 为低电平。由于数据是按时序交替输出的且变化速度快，达到每秒25桢，人的眼睛无法感觉到其变化。输出个位数据时，4511对其译码后输出七段（a ～g ）驱动信号加到数码管上，此时4553只有1DS =0，VT3饱和时导通数码管LDN1的公共端COM1经VT3的ec 接地而显示出这个数字，同理4553输出十位、百位数据时，分别由数码管LDN1，LDN2，LDN3显示出来。

3．各个引脚的功能

1脚、2脚、15脚——1DS 、2DS 、3DS 是数据选择输出端，作为分时输出同步控制信号，从而形成动态显示方式，该三只脚低电平有效。1DS 、2

DS

、3DS 只有一个低电平时，通过多路转换器Q 1-Q 4分别输出个位计数器、十位计数器、百位计数器的记数值。在任一时刻，1DS 、2DS 、3DS 只有一个低电平，并作周期性循环，形成个三位时序信号.

4脚、3脚为CA 和CB ，主要是外接定时电容，作为芯片内部扫描震荡器的内部时钟，在使用内部时钟是，C 一般取100pf 。

5、6、7、9脚为Q 3-Q 0，是BCD 码输出端。

10脚为LE 锁存控制端，高电平有效。LE=0时，将BCD 计数器输出的记数的结果进行传送LE=1时，接口进行锁存。

11脚为Dis ，是时钟输入控制端。当Dis=0时，允许时钟脉冲输入，当Dis=1是禁止时钟脉冲输入。

12脚为CL ，是时钟脉冲的输入端。CD4553内部设置了整形电路，对输入时钟计数脉冲的边沿没有要求。

13脚为MR 是复位端，当 MR=1时，扫描震荡被禁止，1DS ——3DS 均输出高电平，使得显示器消隐，同时三组BCD 计数器全部清零。

14脚为O.F 是数据溢出端，当三位BCD 计数器的计数由999到1000时，O.F 输出一个正脉冲，可为CD4553多级级联带来方便。

8脚为接地端V SS ，16脚为电源端V DD 。

二、CD4511（4线—七段锁存译码器/驱动器）介绍

1、工作原理

CD4511是BCD —7段锁存译码驱动器，在同一单片结构上由MOS 逻辑器件和N —P —N 双极型晶体管器件构成。这些器件组合，使CD4511具有低静态耗散和高抗干扰及源电流高达25mA 的性能。由此可直接驱动LED 及其它显示部件。LT 为电路测试段端，BI 为消隐端，LE LE 输入端可分别检测显示、亮度调制、存贮或选通一BCD 码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。

2．CD4511的引脚功能

1、2、6、7脚分别代表BCDA ，为8421BCD 的输入端。

3脚代LT，为测试输入端，当BI=1，LT =0时，译码输出全为1，不管输

入BCDA状态如何，七段均发亮，显示“8”，它主要用来检测数码管的好坏。

4脚为BI，是消隐输入控制端，当BI=0时不管其他输入端状态如何，七段

数码管均处于熄灭状态，无数字显示。

5脚为LE，是锁存控制端，当LE=0时，允许译码输出。当LE=0时，译码器是锁存保持状态，译码器被输出保持在LE=0时的数值。

9脚——15脚分别代表e、d、c、b、a、g、f，为译码输出端，输出高电平“1”有效。

8脚为接地端Vss，16脚为电源Vdd

三、 CD4518（双十进制同步计数器）介绍

CD4518是一片CMOS十进制加法计数器，由两个相同的同步4级计数器构成。计数器为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿和下降沿加计数，在单个单元运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时，计数器清零，Q0—Q3是四位二进制输出端，Q0是最低位、Q3是最高位、CR是清零端。

1．各个引脚的定义：

1脚、9脚分别代表1CP和2CP是时钟的输入端

7脚、15脚分别代表1CP和2CP是清除端

2脚、10脚分别代表1EN和2EN是计数允许控制端

3脚、6脚分别代表1Q0-1Q3是计数器的输出端

11脚、14脚分别代表2Q0-2Q3是计数器的输入端

8脚是VSS代表接地、16脚是VCC代表电源

2．工作原理：

CD4518为BCD加法计数器，由两个相同的同步4级计数器构成，计数器级为D触发器，具有内部可交换CP和EN线，用于在时钟上升沿或者下降沿加计数，在单个单元运算中，EN 输入保持高电平，并且在CP上升沿进位，CR线为高电平，计数器清零。

计数器在脉动模式下可级联，通过将Q3连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。

如果要用时钟的上升沿触发计数，则信号由CP端输入，并EN端接高电平，如果要用时

钟的下降沿触发器计数，则信号由EN端输入并使CP端保持为低电平，Q0-Q3是4位二进制输出端，Q0是最低位Q3是最高位，CR是清零端，当在CR端加高电平时为正脉冲。

加法计数时Q0-Q3以状态0000到1001（十进制0-9）变化并循环，由1001变为0000时Q4由高变低，产生一个下降沿脉冲，所以Q3可作多级计数器级联时上一级输出，因为是下降沿有效，所以Q4应与高计数器的EN端两连。

四、 CD4060（14位二进制串行计数器）芯片的简介

1、4060结构

2．各个引脚功能

1脚、2脚、3脚分别为Q

12、Q

13

、Q

14

，7、5、4、6、14、13、15脚分别为Q

4

、

Q 5、Q

6

、Q

7

、Q

8

、Q

9

、Q

10

，它们均为计数器的输出端。它们的分频系数分别为24、

25、26……214,最大值214=16384。

9脚为φ0是震荡输出;10脚为 0,是震荡输入;11脚为震荡反馈,控制输出

入,12脚为R,是复位端,”1”有效.

8脚为接地端Vss,9脚为电源端Vdd。

3．CD4060为14位二进制串行计数器/分频器/振荡器，CD4060内部由两部分组成，一部分是14级分频器，其最高分频数为214，另一部分由外接电子表用

石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。

4．555电路常用于短时间的，精度要求不太高的电路中，而晶振电路较555电路精确性较高，且设定的时间越高，精确度越高，该课题要求设定范围为0——999秒，精度要求不大于0.5%恢复时间不大于0.1%。

5．10脚、11脚为内部电路中的反相器组成的一个晶体振荡器，R2为偏置电阻，为反相器提供工作电压，与200pf的电容和晶振组成JK型反馈网络，若把其中一个电容变为可变电容，可以使振荡频率准确的调整。晶体振荡器频率为32768的脉冲信号，经过14级2分频（2Hz），所以在第三脚Q14段输出的便是2HZ的变频信号。CD4060为上电复位芯片，C3为上电复位电容，C3充电时电容相当于断路，12脚上的压降很高，CD4060复位，当C3充电完毕时，电容相当于短路，12脚压降很小，不能复位。

整个电路的脉冲由CD4060提供振荡器较放大器无需外加信号，就能自动产生一定频率、一定振幅和一定波形的交流信号。

五、CW7809三端稳压器的简介

比较放大和调整外，还有较完整的保护电路。稳压器只有输入端1脚，输出端2脚，公共端3脚，三个引出端。次产品是正电压输出。电容C12200 uF为输入端的滤波电容，电容C2 0.33uF用以抵消输入端较长接线的电感效应，防止产生自激振荡，同时又能滤除高频杂波。为了保证稳压器正常工作，输入与输出电压之间至少相差2～3V。稳压器最大输入电压一般不能超过40V。

六、单相可控硅（MCR100-6）

单相可控硅——SCRS器件型号MCR100-6封装形式：TO-92package→脚位排列：C-G-A，

：≥400V；触发电流IGT：主要参数：电流——IT（RMS）：0.8A；电压——V

DRM

10～30/30-609（mA）。

第二章单元电路介绍

2-1 电源部分

一、电源部分

1．电路图

2、电源部分电路分析

在电源、放大控制电路原理图中，框图内为电源部分电路，电源220V交流电经过变压器变压，降压后，由变压器次级输出9.5V的交流电压，经过V1-V4整流后再经过电容C1滤波，经7809的1脚，由3脚输出，测得2脚电压为9V，电容C2是用来抵消输入端的电感效应，滤波后的直流电压虽已变得比较平滑，但不能确保它是稳定的，故加此电容进行二次滤波。

电源这块因为经整流变化时，就会引起输出电压的变动，为了保证输出电压的稳定，通常在整流电路之后再加上稳压电路。

电子设备中所用的直流稳压电源，通常都是由电网所提供的交流电经过变压、整流、滤波和稳压以后得到的。整流电路将交流电压变为脉动的直流电压，滤波电路可减小脉动使直流电压变得平滑，稳压电路的作用是使直流电源的输出电压稳定，基本不受电网电压或负载变动的影响。

2-2脉冲发生部分

1．电路图

2．脉冲部分的电路分析

脉冲电路由CD4060与外接晶体振荡器及外部电路共同组成。CD4060为14位二进制串行计数器，同时也为分频器。它的最高分频十脚输出的Q14，为214=16384Hz，而外接晶体振荡器与电阻及电容共同构成频率为32768Hz的外接振荡器。

由于555电路在长时间定时的精确性不是太高，而CD4060与外接晶振组成的电路适用于长时间定时电路。

CD4060的10脚与11脚的内部电路中的反相器组成一个晶体振荡器，R2为偏置电阻，为反相器提供工作电压，与电容和晶振组成JK型反馈网络。晶体振荡器产生的32768Hz的脉冲信号由3脚分频输出2Hz的脉冲信号送给下一个工作点。

此电路是采用上电复位形电路。在电路接通电源时，电源给电容充电，在充电瞬间，由于电容通交隔直的特性，电容两端的电压很高，使CD4060的12脚呈现高电平，此时电路复位。随着充电的进行，电容两端的压降下降，使CD4060的12脚呈现相对的低电平，从而使整个电路工作在正常状态。

2-3时间设定部分

1．电路图

2、时间设定部分电路分析

时间设定部分由两片CD4518构成计数部分，有三个BCD拨码开关对时间进行设定，CD4518的计数信号是由脉冲发生部分输出的2H Z信号，信号输入第一个CD4518的9脚，经过再次分频为1H Z信号从11脚输出，一路供给计数、译码电路，另一路接自身2脚，开始计数，2Q3端为二进制BCD码计数器的高位Q3端，在十进制计数中只有8、9，即Q3、Q2、Q1、Q0为二进制1000和1001是Q3为高电平，当下一个脉冲到来时Q3、Q2、Q1、Q0为0000，Q3刚好发生翻转为低电平，送入另一个CD4518的第一位EN2端10脚也就是十位，十位开始计数，这也正好是个位的进位脉冲信号。当十位计数达到9时，也同上述一样，从1Q3端6脚输出一个低电平，给第二位一个脉冲信号，使百位开始计数。CD4518的7、15脚为复位端，接R5上的上电复位信号，三位BCD拨码开关的8、4、2、1脚接CD4518的Q3-Q0脚，因为二极管的单向导电性，计数器的计数信号不能反串到拨码开关，而拨码开关的设定信号可以传到计数器，使R5左端的电位降低，所以当计数器的数值达到设定值时，12个二极管全部截止，在R5左端这里产生一个高点平信号来驱动放大电路的三极管V7（9013），如果计数的数值与设定值不同时，12个二极管至少有一个会导通，R5的左端就不会有高电平产生，从而也就驱动不了V7（9013）。

2-4计数、译码、显示部分

1．电路图

2．计数、译码、显示部分电路分析

从图中可以看出此电路主要由DC4553计数、锁存、多路复合器、CD4511译码驱动电路以及共阴极LED显示三部分组成。

1Hz信号由CD4518的11脚送入CD4553的12脚，从9脚、7脚、6脚、5脚产生8421BCD端控信号。而电容经3脚、4脚与内部振荡电路产生一个1Hz扫描信号（位选通信号）分别送给15脚、1脚、2脚，再由这三个脚输出相应的信号去控制V9、V10、V11导通与否。该位选通信号为固定信号。

CD4511经7脚、1脚、2脚、6脚接受段控信号经过内部译码分别送给LED的a、b、c、d、e、f、g,从而使LED显示相应的数字。三个LED管并联接在电路中，所以CD4511送出的信号同时给三个LED数码管，使它们显示同样的笔段。但由于位控，使得每个时刻只有一个LED数码管显示笔段。而我们看到它们同时亮，是因为人眼很难辨别25帧/秒的显示速度

2-5放大输出部分

1、电路图

2、放大输出部分电路

（1）栓锁信号：当计数值达到设定值时，由时间设定电路中比较部分产生一个高电平信号。

（2）驱动信号送入V7（9013）三极管的基极，当数值达到导通电压时，V7（9013）进入饱和状态，从发射极取出信号经限流电阻R1、R2进入可控硅V6、V8，V6导通驱动继电器动作，常开闭合，常闭断开，接通外部电路，由于继电器显感性，为电能元件，所以在V6动作频率高的情况下，为了缩短继电器的恢复时间，加一个续流二极管V5。

之所以将继电器放在稳压电源7809的前面，是为了减小稳压电源7809的负载。

V8导通是将取得的信号送到计数器CD4553的10脚进行锁存，使显示器显示停止在设定数值上。

可控硅不仅具有硅整流器的特性，还能以小功率信号来控制大功率系统，可作为强电和弱电的接口，高效的完成对电能的变换和控制，它主要应用于可控整流、逆变电源、交流调压、斩波器和无触点开关这几个方面，本电路中可控硅做无触点开关作用。

第三章整机电路

3-2 元件清单

3-3 电路的改进

在调试维修电路中每次拨码开关重新赋值时都要断掉电源，我们可以在电源部分加一个开关SB来控制，当拨码开关重新赋值时只要按下开关SB即可。在整机电路已体现。

3-4 总结

通过这个课题的设计，让我对数字电路及模电有了进一步的了解，并使我的知识面有了一定的扩展，更重要的是将这些知识融会贯通，并在实践中进一步对所学的知识进行论证。

学院通过课题设计让我们对以前所学的理论知识得到验证的机会，更重要的是锻炼一个人独立思考、独立操作、独立完成的能力，也学到了对待一个新事物怎么去一步一步的把它化整为零，再运用所学的知识去解决它，也启发了我的创造能力，告诉我不要拘于在现成，要创新，使所研究的东西越发完善，功能越发齐全，并不断的提出自己更为先进的构思来给大家研究。

在本课题设计学习中，我掌握了常用电子元器件选择方法和设计计算过程，模拟电路和数字电路的综合运用，提高了自己独立完成设计方案、产品调试的能力，能正确运用Protel99绘制电路原理图。

在设计过程中，我不但了解了数字电路的奥妙，而且能通过数码管显示出确切计时的数字以及秒脉冲的产生过程，设定时间与计时时间之间是怎样比较、栓锁的，以及译码驱动是怎样实现的。特别是对译码驱动有了更多的了解，在译码驱动部分我们选用CD4511，它是将BCD（二一十进制码）译成七段码（a一g），驱动三位共阴极LED数码管，在电路板的制作过程中我和我的组员虽然遇到了一些故障，但我们都一一排查了，同时也积累了一些排除故障的经验。

3-5 参考文献

1．《电子电路基础》，中国劳动社会保障出版社；

2．《数字逻辑电路》，中国劳动社会保障出版社；

3．《常用数字集成电路手册》，清华大学出版社；

4．《常用数字集成电路原理与应用》，人民邮电出版社。

（注：素材和资料部分来自网络，供参考。请预览后才下载，期待你的好评与关注！）