VHDL课程设计--两位数简易计分板

两位数简易计分板

摘要

计分板可以记录并显示0—99的数。有4

个输入端，分别为CLK时钟输入，RSET复位清

零端，INC计分加输入端，DEC计分减输入端。

为用户提供输入。有2路八段数码管数据输出，

用作显示。外围电路有时钟发生电路，八段数

码管显示电路。如右图所示。

芯片设计

1：BCD码转换芯片设计

BCD码转换芯片的作用是将计数的BCD值转换为八段数码管相应的码值。八段数码管编码如下

0 00111111 1 00000110

2 01011011

3 01001111

4 01100110

5 01101101

6 01111101

7 00000111

8 01111111 9 01101111

计数值采用的是BCD码方式，因此程序核心如下：

PROCESS(LED0)

BEGIN

CASE LED0 IS

WHEN "0000" => eight0<="00111111";

WHEN "0001" => eight0<="00000110";

WHEN "0010" => eight0<="01011011";

WHEN "0011" => eight0<="01001111";

WHEN "0100" => eight0<="01100110";

WHEN "0101" => eight0<="01101101";

WHEN "0110" => eight0<="01111101";

WHEN "0111" => eight0<="00000111";

WHEN "1000" => eight0<="01111111";

WHEN "1001" => eight0<="01101111";

WHEN OTHERS => NULL;

END CASE;

因为用到了两路输出，因此需要两个PROCESS来分别处理两个BCD码转换。

BCD转换芯片仿真如下：

从上图中可以看到，当LED[3..0]分别输入BCD码0-9时，eight[7..0]分

别对应输出相应的八段数码管值。

2计分器设计

计分器需要用户在按“+”或“-”时能相应的增加计数值或者减少计数值，

该计数器采用的不是记录用户输入脉冲数而是采用记录系统脉冲数，因此，用户

的按键“+”或“-”实质上是计分器增或减的使能端，当系统时钟设置得比较合

适，大约在500ms左右，用户可以长按按键，让计分器增加或减少，甚至可以一

直按住，实现连续增加或者减少计数值，这样可以在计分值输入错误的情况下，

减去输入的计分值重新输入正确的计分值。计分器除了有计数输入外，还需要一

个复位清零，方便重新开始计分。

计数器核心是用BCD码来实现计数，关键代码如下：

if clock'event and clock = '1' then

if rest ='1' then --若输入复位，则计数清零

count0:="0000";

count1:="0000";

elsif inc ='1' and dec='0' then --若输入加，则增加计

if count0 < "1001" then --分值。

count0:= count0+1;

count1:= count1; --PS 见总结

elsif count1<"1001" then

count1:=count1+1;

count0:="0000";

end if;

elsif dec='1' and inc ='0' then --若输入减，则减少计

if count0>"0000" then --分值。

count0:=count0-1;

count1:= count1; --PS 见总结

elsif count1>"0000" then

count1:=count1-1;

count0:="0000";

end if;

……

仿真情况如下：

从上图中可以看到，当rest信号为1时，BCD码计数值清零，当INC（按键加）信号为1时，记录脉冲数，LED0为个位，LED1为十位。当DEC（按键减）信号为1时，BCD计数值减去脉冲数。这样就达到了计分目的。

3芯片总设计

完成两个模块的设计后，打开图形编辑界面，将制作好的元件添加进去，并画好电路图。电路图如下：

其中CNT_SCORE为计分模块，BCD_CONV为BCD码转换模块。CLK为外部时钟输入，REST为复位清零按键，INC为计分值增加输入，DEC为计分值减少输入。SEG0[7..0]和SEG1[7..0]分别为八段数码管个位与十位显示输出。

电路完成后，编译仿真，仿真图如下：

从上图中可以看到，当输入REST(复位清零信)为1时，SEG0[7..0]和

SEG1[7..0](八段数码管编码值)为3F(即‘0’的编码，后面同理)，当INC（按键计分加）信号为1是，SEG0[7..0]和SEG1[7..0]相应的增加，当DEC（按键计分减）信号为1时，SEG0[7..0]和SEG1[7..0]相应的减少。

计分板完成所需功能，仿真正确，设计完成。

总结

在程序的编写中，碰到了一个非常难以解决的问题，就是在编写计分器

CNT_SCORE.VHD程序的时候，程序语法正确，CHECK通过，但是一点击START生成元件的时候就会出错

提示的语句如下：

Error：Node：’144.INI’missing source

Error：Node：’151.INI’missing source

Error：Node：’158.INI’missing source

Error：Node：’164.INI’missing source

……

百度上查找资料，有相似的问题但是没能解决问题，最后在ALTERA官方网站https://www.360docs.net/doc/c911192149.html,/support/kdb/solutions/rd06251999_9359.html

找到了解决方案，大概原因是因为MAX-plus2软件语法规则的问题。如下所示。

通过这次作业，掌握了基本的设计方法，对VHDL有了更深入的认识，对用VHDL开发芯片有了一个系统的了解。

附:完整VHDL代码

1:BCD_conv代码

library IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY BCD_conv IS

PORT(LED0,LED1: IN STD_LOGIC_VECTOR(3 downto 0);

eight0,eight1: OUT STD_LOGIC_VECTOR(7 downto 0));

END BCD_conv;

ARCHITECTURE turn of BCD_conv is

BEGIN

PROCESS(LED0)

BEGIN

CASE LED0IS

WHEN"0000" => eight0<="00111111";

WHEN"0001" => eight0<="00000110";

WHEN"0010" => eight0<="01011011";

WHEN"0011" => eight0<="01001111";

WHEN"0100" => eight0<="01100110";

WHEN"0101" => eight0<="01101101";

WHEN"0110" => eight0<="01111101";

WHEN"0111" => eight0<="00000111";

WHEN"1000" => eight0<="01111111";

WHEN"1001" => eight0<="01101111";

WHEN OTHERS => NULL;

END CASE;

END PROCESS;

PROCESS(LED1)

BEGIN

CASE LED1IS

WHEN"0000" => eight1<="00111111";

WHEN"0001" => eight1<="00000110";

WHEN"0010" => eight1<="01011011";

WHEN"0011" => eight1<="01001111";

WHEN"0100" => eight1<="01100110";

WHEN"0101" => eight1<="01101101";

WHEN"0110" => eight1<="01111101";

WHEN"0111" => eight1<="00000111";

WHEN"1000" => eight1<="01111111";

WHEN"1001" => eight1<="01101111";

WHEN OTHERS => NULL;

END CASE;

END PROCESS;

END turn;

2:CNT_score代码

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity cnt_score is

port(clock,rest,inc,dec:in std_logic;

LED0,LED1:out std_logic_vector(3 downto 0)); end cnt_score;

architecture score of cnt_score is

begin

process(clock)

variable count1:std_logic_vector(3 downto 0) ; variable count0:std_logic_vector(3 downto 0) ; begin

if clock'event and clock = '1' then

if rest ='1' then

count0:="0000";

count1:="0000";

elsif inc ='1' and dec='0' then

if count0 < "1001"then

count0:= count0+1;

count1:= count1;

elsif count1<"1001"then

count1:=count1+1;

count0:="0000";

end if;

elsif dec='1' and inc ='0' then

if count0>"0000"then

count0:=count0-1;

count1:= count1;

elsif count1>"0000"then

count1:=count1-1;

count0:="0000";

end if;

end if;

end if;

LED0<=count0;

LED1<=count1;

end process;

end score;