详细原理解析附内部寄存器说明(终审稿)
详细原理解析附内部寄
存器说明
公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
基于AD9833的高精度可编程波形发生器系统设计
来源：国外电子元器件
1 引言
频率合成器在通信、雷达和导航等设备中既是发射机的激励信号源，又是接收机的本地振荡器；在电子对抗设备中可作为干扰信号发生器；在测试设备中则作为标准信号源。因此频率合成器被称为许多电子系统的“心脏”。而设计高精度，易于操作的频率合成器则是核心，因此，这里提出了一种基于DDS AD9833的高精度波形发生器系统解决方案。用户可直接编辑设置所需的波形频率和峰峰值等信息，利用串口将配置信息发送到电路板，实时控制波形。该系统设计已成功应用于某型雷达测速仪测试设备。
2 AD9833简介
AD9833是ADI公司的一款低功耗、DDS器件，能够输出正弦波、三角波、方波。AD9833无需外接元件，输出频率和相位可通过软件编程设置，易于调节。其频率寄存器为28位，主频时钟为25 MHz时，其精度为0．1 Hz；主频时钟为l MHz时．精度可达0．004 Hzt2。
AD9833内部有5个可编程寄存器：1个16位控制寄存器，用于设置器件_T作模式；2个28位频率寄存器和2个12位相位寄存器，分别用于设置器件输出正弦波的频率和相位。AD9833有3根串行接口线，可与SPI，QSPI，MICRO-WIRE和DSP接口标准相兼容。在串口时钟SCLK的作用下，数据是以16位方式加载至设备。
AD9833的内部电路主要有数控振荡器(NCO)、频率和相位调节器、SineROM、D／A转换器、电压调整器。AD9833的核心是28位的相位累加器，它由加法器和相位寄存器组成，而相位寄存器是按每个时钟增加步长，相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅值信息，每个地址对应正弦波中O。～360°内的1个相位点。查询表把输入的地址相位信息映射成正弦波幅值的数字量信号，驱动D／A转换器输出模拟量。
输出正弦波频率为：
式中：FREQREG为频率控制字，由频率寄存器FREQOREG或FREQlREG 的值给定，其范围为0≤M<228一1。fMCLK为参考时钟频率。
输出正弦波的相位为2π／4 096xPHASEREG，其中PHASEREG是所选相位寄存器的值。输出正弦波的峰峰值固定．约600 mV，且正弦波不是标准正弦波，即波谷是0 V，而不是负电压。因此，输出正弦波为：
式中：K约600 mV，与器件内部参考电压有关。
3 系统设计
图1为基于PC控制的高精度波形发生器系统框图。由于晶体振荡器将直接影响频率稳定度和频率波动，因此，采用电压型控制晶体振荡器，其频率稳定度高达+20 ppm，温度补偿晶体振荡器可达±1~+20
ppm，恒温箱晶体振荡器和数字补偿晶体振荡器小于±l ppm。考虑性能和成本因素，采用温度补偿型控制晶体振荡器。
模拟多选器采用ADI公司的ADG704．该多选器具有4个输入端，1个输出端。利用2个电平信号组合进行选择，方便与处理器I／O端口连接。3个输人信号分别是DDSl、DDS2的输出信号，以及这两者输出信号相叠加后的输出信号。模拟多选器输出这3个输入信号的其中之一。通过MCU可控制模拟多选器选择3个信号的输出。
为了控制输出正弦波峰峰值，引入数字电位器，实现对输出信号的分压，通过调节数字电位器抽头位置．改变抽头电压值。采用ADI公司的AD5160型数字电位器，该电位器具有256抽头，SPI接口，便于与处理器相连接，其连接图如图2所示。
MCU采用基于ARM7内核的LPC2132控制器，其具有2个UART接口，1个SPI接口和1个SSP接口。其中1个UART接口用于连接RS232电平转换器，SPI接口用于连接2个数字电位器，而电位器的SLCK，MOSI，
MISO引脚相连．其片选信号连接控制器的I／O端口；控制器的SSP接口连接2个DDS，其连接方法与数字电位器类似。
该系统设计具有RS232接口．用户可编程设置DDS的输出频率、初始相位、峰峰值，以及选择2路信号独立输m或叠加的输出等。这些配置信息通过RS232接口上传至MCU。MCU根据输出频率、初始相位设置DDS；并根据峰峰值设置数字电位器；根据两路信号的独立输出或叠加的输出设置模拟多选器。
该系统设计实现：2路独立的正弦波输出，以及两者叠加输出，可分别独立断开；输出正弦波频率，初始相位、峰峰值、信号通断均由用户编程设置控制。输出正弦波最大频率高于100 kHz，调节细度为0．004 Hz，输出的正弦波峰峰值为0～500 mV，调节细度为2 mV；输出信号频率的稳定度小于10 ppm，频率误差小于O．0l Hz，频率波动小于1×10-3/h。由于DDSAD9833输出波形的峰峰值固定，该系统成功解决峰峰值设置问题。利用上位机软件可灵活设置所需波形的峰峰值、频率等。与通用信号源相比，该系统设计减少了按键面模板以及液晶显示的成本．将面模板的模拟控制改为PC的数字控制．提高系统抗干扰能力。图3为上位机软件界面，上位机软件采用VB编程，利用微软：MSCOMM控件实现。
4 结束语
以AD9833为频率信号源的核心实现高稳定度、高精度、高分辨率的信号发生器系统。该系统设计与一般信号源相比，体积缩小，设计和使用灵活方便，已成功应用于某型雷达测速仪测试设备。因此，基于
AD9833的各类信号源必定有着广阔的应用前景
~寄存器的频率和相位
在AD9833包含两个频率寄存器和2个相位寄存器。如表三所示表3：频率/相位寄存器
标记大小描述
频率0 FREQ028 Bits频率寄存器0。当
FSELECT位= 0时，该
寄存器定义了MCLK的
频率，输出频率为一
小部分
频率128 Bits频率寄存器1。当
FSELECT位= 1，这个
寄存器定义MCLK的频
率，输出频率为一小
部分。
相位012 Bits相位偏移寄存器0。当
PHASE0PSELECT位= 0时，该
寄存器的内容被添加
到累加器输出的阶
段。
相位112 Bits相位偏移寄存器1。当
PSELECT位= 1，该寄
存器的内容被添加到
累加器输出的阶段。在AD9833的模拟输出是fMCLK/228 x FREQREG其中FREQREG是频率选择寄存器的值装入。该信号将逐步转移登记由2π/4096x PHASEREG在PHASEREG选择阶段是值载英寸的流程图在图8显示了AD9833的例程以书面形式向登记册的频率和相位
写入一个频率登记：
当写入频率寄存器，位的D15和D14上给予注册地址的频率。
表四。频率寄存器位
如果用户希望改变频率登记的全部内容的，连续两次写入到同一个地址后，必须进行广泛的频率寄存器为28位。第一次写将包含14个最低有效位，而第二写将包含14个MSB。此操作模式中，控制位B28座（D13号）应设置为“1”。写一个例子，一个28位是列于表五
表5。00FC00到FREQ0 复位
SDATA Input结果输入字
0010 0000 0000 0000控制字写入（D15，D14= 00），B28（D13）= 1，HLB（D12的）= x
0100 0000 0000 0000FREQ0写（D15，D14= 01），14个最低有效位= 0000
在一些应用中，用户不需要改变频率登记所有28位的。粗调，只有14个MSB是改变，而与微调，只有14个LSB的改变。通过设置控制位B28座（D13号）为“0”，28位频率寄存器操作两个最低有效位，14位寄存器，一个包含14个MSB和其他载有14。这意味着，频率最高位的14个字的最低有效位可以改变的14个独立的，反之亦然。位HLB值（D12的）在确定了其中14个控制寄存器位被改变。这方面的例子是表六表七所示。
表六。写3FFF的14位最低有效位FREQ1复位
表七。写00FF的14个FREQ0的最高有效位
写入一期注册时写入一个阶段登记，钻头的D15和D14上都设置为11。D13号位寄存器确定哪一阶段被加载
表八。相位寄存器
复位功能的复位功能适当的内部寄存器复位为“0”，以提供一个模拟输出的中点。复位不重置的相位，频率，或控制寄存器。当AD9833通电后，部分应该被重置。要重置AD9833，设置复位位为“1。”采取的部分进行复位，设置位为“0”。DAC的一个信号会出现在输出8 MCLK的周期复位后设置为“0。“
表九。应用复位
RESET Bit结果
0没有复位应用
1内部寄存器复位
睡眠功能使用节的AD9833，在不关机可以减少电力消耗。这是使用的睡眠功能。断电的部分是该芯片，可以是内部时钟和DAC。位所需的睡眠功能是表十所述
表⑩。休眠功能
SLEEP1SLEEP2结果
00不掉电，不休眠
01DAC掉电
10内部时钟禁用
11这两个DAC的断电和内部时钟失效
~DAC掉电
这是很有用的AD9833是用于输出数据的MSB DAC的唯一。在这种情况下，DAC是不需要这样就可以关机，以减少电力消耗
~内部时钟禁用
当在AD9833内部时钟被禁止，DAC的输出将保持在目前的价值，因为士官是不再积累。新的频率，相位和控制字可以写的部分时，SLEEP1控制位是活跃。在同步时钟仍然活跃，这意味着选择的频率和相位寄存器还可以改变使用的控制位。设置SLEEP1位为“0”使MCLK的。所做的任何更改选民登记册，而SLEEP1活跃将在一定的时间延迟后输出。
~VOUT端口
产出的AD9833芯片提供了一个从多种，所有这些都是在VOUT引脚可从。选择的产出是：最高位DAC的输出数据，正弦输出，或一个三角形该位OPBITEN（D5）和模式（D1的之三）在控制寄存器，用来决定哪输出可从AD9833。这是后面进一步解释，并在表十一。
~DAC的最高有效数据位
DAC的数据的MSB可以从AD9833输出。通过设置OPBITEN（D5）的控制位为“1”的数据的MSB DAC的可在VOUT端子。这是一个有用的源粗时钟。这方波也可以被分为两个输出之前。位DIV2控制寄存器（D3）在控制的Vout引脚的输出频率从
~正弦输出
该单ROM是用来转换成振幅的相位信息，从信息的频率和相位寄存器，结果在一个正弦信号在输出端。拥有一个正弦输出VOUT端子从，设置模式的（D1）位为“0”和OPBITEN（D5）的位为“0”。
~三角输出
该单ROM可以绕过以便截断士官数字输出被发送到DAC。在这种情况下，
输出不再是正弦波。该DAC将产生一个10位的线性三角功能。有一个三
角形VOUT端子输出的，设置位模式的（D1）= 1
请注意，SLEEP12位必须是“0”（即DAC是启用）时，使用此针。
表11.从VOUT的各种输出
OPBITEN Bit MODE Bit DIV2 Bit VOUT Pin
00X正弦波
01X三角波
100DAC数据的MSB
/ 2
101DAC数据的MSB 11X保留的
~应用
由于多种输出选项，在使用的一部分，可配置的AD9833以满足广泛的应
用。
由于各种输出选项，可从部分中，AD9833可以配置以满足各种应用。合
适的其中一个地区，AD9833是在调制应用。该器件可用于执行lation，
如简单的FSK模块化的。更复杂的QPSK调制方案，如GMSK和，也可以
实现使用AD9833。FSK信号在一个应用程序，这两个频率的AD9833寄存
器装载的价值是不同的。一个频率将代表空间频率，而其他将代表该商
标的频率。使用了AD9833的控制寄存器位FSELECT的，用户可以调节这
两个值之间的载波频率。AD9833有两个阶段的选民登记册，这使部分履
行云芝多糖。相移键控，载波频率是相移，相位调制器被改为由一个数额，涉及的位流被输入。AD9833还适合用于信号发生器的应用数据。由于DAC的最高位的是在VOUT引脚在，该器件可用于产生方波消费。凭借其低电流，一部分是本地振荡器适合appli -阳离子其中一个可以作为。~接地和布局
印刷电路板，电路板AD9833房屋的设计应该是这样的模拟和数字部分分离，仅限于某些地区。这有利于方便地使用分离的地平面可以。最低限度的蚀刻技术是一般飞机的最佳理由，因为它提供了最好的屏蔽。数字和模拟地面飞机只应加入一个地方。如果AD9833是唯一的设备要求1 AGND的到DGND连接，然后在地面的飞机应该是在AGND的AD9833相连的和DGND引脚。如果AD9833在DGND连接的是一个制度，多种设备需要AGND的到，连接应只在一点，一星一点地应AD9833建立了尽可能接近到。避免设备运行下的数字线路这些夫妇到死的噪音。模拟地平面应允许AD9833下运行，以避免噪声耦合。该电源线的AD9833应使用尽可能大的轨道，以提供低阻抗路径，降低供电线路故障的影响上。快速开关信号的时钟，例如，应与数字地屏蔽，以避免放射，荷兰国际集团董事会噪音的其他部分。避免交叉数字和模拟信号。董事会痕迹的对立应该运行在彼此成直角。这将减少馈通董事会通过的影响。阿微带技术是迄今为止最好的，但并不总是能够与面板双。在这种技术中，董事会组成的一面是德迪- cated到地平面，而信号端放在其他。良好的去耦是重要的。在AD9833应该有10μF的钽电容供应平行绕过μF的陶瓷电容器。为了达到最佳的去耦电容的，他们应当列为装置尽可能地接近，直到对
理想设备。适当的比较操作的需要良好的布局策略。这种战略必须最大限度地减少通过适当的PCB布局OUT引脚的寄生电容之间VIN和符号位，加入隔离使用地平面。例如，在一个四层板，CIN的信号可以CON 组，连接至顶层和符号位输出连接到底层，使隔离之间所提供的电源和地平面
寄存器的原理及应用
课题9：寄存器的原理及应用 课型：讲授 教学目的： 掌握数码寄存器和移位寄存器的逻辑功能 教学重点：掌握中规模四位双向移位寄存器的逻辑功能 教学难点：掌握中规模四位双向移位寄存器的逻辑功能 复习、提问： 写出RS触发器、JK触发器、D触发器、T触发器、T`触发器的逻辑 功能、特性方程。 教学过程： 寄存器被广泛应用于数字系统和计算机中，它由触发器组成，是一种用来暂时存放二进制数码的逻辑部件。一个触发器可以存放一位二进制代码，因此n 位代码寄存器应由n个触发器组成。有些寄存器由门电路构成控制电路，以保证信号的接收和清除。 寄存器存放数据的方式有并行和串行两种。并行方式是数码从各对应输入端同时输入到寄存器中,串行方式是数码从一个输入端逐位输入到寄存器中。 寄存器取出数据的方式也有并行输出和串行输出两种。并行输出方式中,被取出的数码同时出现在各位的输出端。串行输出方式中,被取出的数码在一个输出端逐位出现。 寄存器分为数码寄存器和移位寄存器。 一、数码寄存器 数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。按接收数码的方式可分为：单拍式和双拍式。 单拍式：接收数据后直接把触发器置为相应的数据，不考虑初态。 双拍式：接收数据之前，先用复"0"脉冲把所有的触发器恢复为"0",第二拍把触发器置为接收的数据。 1、双拍工作方式的数码寄存器 双拍工作方式是指接收数码时，先清零，再接收数码。
分析下图四位数码寄存器逻辑图。它的核心部分是4个D 触发器。其工作过程： （1） 清零。CR=0，异步清零。即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=0000 （2） 送数。CR=1时，CP 上升沿送数 Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1 D 0 （3） 保持。在CR=1、CP 上升沿以外时间，寄存器内容将保持不变。实 现了数码寄存的功能。 2、单拍工作方式的数据寄存器 单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由D 触发器构成。 分析下图D 触发器组成的4位数据寄存器的逻辑功能。 无论寄存器中原来的内容是什么，只要送数在控制时钟脉冲CP 上升沿到来时，加在并行数据输入端的数据D 0～D 3，就立即被送入进寄存器中，即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1D 0。 二、移位寄存器 移位寄存器具有数码寄存和移位两个功能，在移位脉冲的作用下，数码如向左移一位，则称为左移，反之称为右移。 移位寄存器具有单向移位功能的称为单向移位寄存器，即可向左移也可向右移的称为双向移位寄存器。 1、单向移位寄存器 （1）、右移寄存器
计算机组成原理寄存器实验
成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：李文周 专业：计算机科学与技术 学号：132054237 日期：2015.12 太原工业学院 计算机工程系
实验二：寄存器实验 实验环境PC机＋Win7＋74LS373＋proteus仿真器实验日期2015.12一．实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个）
二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D 触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。74ls373工作原理简述: (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同;当G 为下降沿时，将输入数据锁存。 三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）
移位寄存器的工作原理
移位寄存器的工作原理是什么? 把若干个触发器串接起来,就可以构成一个移位寄存器。由4个边沿D 触发器构成的4位移位寄存器逻辑电路如图8.8.1所示。数据从串行输入端D1输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为0000，现将数码D3D2D1D0(1101)从高位(D3)至低位依次送到D1端，经过第一个时钟脉冲后，Q0＝D3。由于跟随数码D3后面的数码是D2，则经过第二个时钟脉冲后,触发器FF0的状态移入触发器FF1,而FF0变为新的状态,即Q1＝D3，Q0＝D2。依此类推,可得4位右向移位寄存器的状态, 如表8.8.1所示。 由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。经过4个时钟脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。为了加深理解,在图8.8.2中画出了数码1101(相当于D3＝1,D2＝1,D1＝0 ,D0＝1)在寄存器中移位的波形,经过了4个时钟脉冲后,1101出现在寄存器的输出端Q 3Q2Q1Q0。这样，就可将串行输入（从D1端输入）的数码转换为并行输出（从Q3、Q2、Q1、Q0端输出）的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计 算机处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下，输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见，在第8个时钟脉冲作用后，数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要，可用更多的触发器组成多位移位寄存器。
除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器，其级间连接方式如图8.8.3所示。根据JK触发器的特征方程，由图8.8.3可得: FF2和FF3的接法与FF1完全相似，所以各JK 触发器均以D 触发器的功能工作，图8.8.3和图8.8.1所 示电路具有相同的功能。 双向移位寄存器: 若将图8.8.1所示电路中各触发器间的连接顺序调换一下，让右边触发器的输出作为左邻触发器的数据输入，则可构成左向移位寄存器。若再增添一些控制门,则可构成既能右移(由低位向高位)、又能左移(由高位至低位)的双向移位寄存器。图8.8.4是双向移位寄存器的一种方案,它是利用边沿D 触发器组成的,每个触发器的数据输入端D 同与或非门组成的转换控制门相连,移位方向取决于移位控制端S的状态。 当S=1时，D0＝DSR,D1=Q0,即FF0的D0端与右移串行输入端DSR接通，FF1的D1端与Q0接通，在时钟脉冲CP 作用下，由DSR端输入的数据将作右向移位；反之，当S=0时，D0＝Q1 ，D1＝Q2，在时钟脉冲CP作用下，Q2、Q1的状态将作左向移位。同理，可以分析其他两位触发器间的移位情况。由此
移位寄存器及其应用(精)
移位寄存器及其应用 一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。 二、原理说明 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。按代码的移位方向可分为左移、右移和可逆移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同又可分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8-3-3-1所示。 其中 D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入 C为直接无条件清零端； 端，S L为左移串行输入端；S1、S0为操作模式控制端；R CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。 S1、S0和R C端的控制作用如表8-3-3-1。 图8-3-3-1 CC40194的逻辑符号及引脚功能 表8-3-3－1 CC40194功能表
2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位， 如图8-3-3-2所示，把输出端 Q3和右移串行输入端S R 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表10－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图8-3-3－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。其状态表如表8-3-3-2所示。 表8-3-3－2 环形计数器状态表 图 8-3-3－2 环形计数器 如果将输出Q O与左移串行输入端S L相连接，即可达左移循环移位。 (2)实现数据串、并行转换 ①串行/并行转换器 串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。 图8-3-3-3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。
移位寄存器 第三章答案
第三章习题参考答案 1．画出以1)(2 4 6 +++=x x x x f 为联接多项式的线性移位寄存器逻辑框图，及其对应的状态图。 解：由1)(2 46+++=x x x x f ，得反馈函数为531621),,,(x x x x x x f ++=Λ，故 （1）逻辑框图： （2）状态图： 状态圈-1： 状态圈-2： 状态圈-3： 状态圈-4： 状态圈-5： 状态圈-6： 状态圈-7： 状态圈-8：
状态圈-9： 状态圈-10： 状态圈-11： 状态圈-12： 2．已知图3-2所示的7级线性反馈移位寄存器： 图3-2 （1）绘出该移位寄存器的线性递推式，联接多项式及特征多项式。 （2）给出状态转移矩阵。 （3）设初态为（1 1 1 1 1 1 1），给出输出序列a 。 解：(1)由逻辑框图得，递推式为： k k k k a a a a ++=+++357 ()0≥k 。 联接多项式为：7 4 2 1)(x x x x f +++=。 特征多项式为：7531)(~ x x x x f +++=
（2）状态转移矩阵：? ? ???? ? ?? ? ? ??0100000 101000000010001000100 000001000000011000000。 （3）输出序列：)111111111(ΛΛ=- a 。 3．设5级线性反馈移位寄存器的联接多项式为1)(2 5 ++=x x x f ，初态为（10101）。求输出序列a 。 解：由联接多项式得，反馈函数为：41521),,,(x x x x x f +=Λ。故以)10101(为初态的状态转移图为： 10101 01010001010001000001100000100000100100100100110100110100110100110100111100111100111101111101111001110001110001110000110010110110111110101110101110101110101→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→→ 由此可得，输出序列为：=a 44444443444444421一个周期 0110100100000011111001010111011…。 4．证明：n 级线性反馈移位寄存器的状态转移变换是n 维线性空间n F 2上的线性变换。 证明：设f T 为n 级线性移位寄存器的状态转移变换，对n F 2,∈?βα，令),,,(110-=n a a a Λα， ),,,(110-=n b b b Λβ，有： ),,,(),,,()(121110∑=--==n i i n i n f f a c a a a a a T T ΛΛα， ),,,(),,,()(1 21110∑=--==n i i n i n f f b c b b b b b T T ΛΛβ。 ) ()() ,,,(),,,() )(,,,() ,,,()(1 211 2112211111100βαβαf f i n n i i i n n i i n i i n i n i n n f f T T b c b b a c a a b a c b a b a b a b a b a T T +=+=+++=+++=+-=-==----∑∑∑ΛΛΛΛ 对 2F k ∈?， ))((),,,(),,,()(1 21110ααf i n n i i n f f T k a c k ka ka ka ka ka T k T ===-=-∑ΛΛ。 故n 级线性反馈移位寄存器的状态转移变换是n 为线性空间n F 2上的线性变换。
计算机组成原理实验报告总结寄存器的原理及操作.doc
成绩：实验报告 课程名称：计算机组成原理 实验项目：寄存器的原理及操作 姓名： 专业：计算机科学与技术 班级： 学号：
计算机科学与技术学院 实验教学中心 20 16年6月20日
实验项目名称：寄存器的原理及操作 一、实验目的 1.了解模型机中 A, W 寄存器结构、工作原理及其控制方法。 2.了解模型机中寄存器组 R0..R3 结构、工作原理及其控制方法。 3.了解模型机中地址寄存器 MAR，堆栈寄存器 ST，输出寄存器 OUT寄存器结构、工作原理及其控 制方法。 二、实验内容 1、A、W寄存器：利用 COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为控制信号， 将数据写入寄存器A， W。 2、R0、R1、R2、R3 寄存器实验：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开 关做为控制信号，对数据寄存器组R0..R3 进行读写。 3、MAR、ST、OUT寄存器：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为 控制信号，将数据写入地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 三、实验用设备仪器及材料 伟福 COP2000 系列计算机组成原理实验系统 四、实验原理及接线 实验 1：A，W 寄存器实验
实验 2 ：R0，R1， R2，R3寄存器实验
MAR为存储器地址寄存器，其功能是存储操作数在内存中的地址,信号MAREN的功能是将数据总线DBUS上数据 MAR，信号 MAROE的功能是将MAR的值送到地址总线ABUS上 ST 堆栈寄存器的作用，是出现中断或子程序调用时，保存断点处PC 的值，以便中断或子程序结束时， 能继续执行原程序。图中，信号STEN的作用是将数据总线DBUS上数据存入堆栈寄存器ST 中
8位移位寄存器的电路设计与版图实现
8位移位寄存器的电路设计与版图实现 摘要 电子设计自动化，缩写为EDA，主要是以计算机为主要工具，而Tanner EDA则是一种在计算机windows平台上完成集成电路设计的一种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等子软件，其S-Edit以及L-Edit为常用软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，而T-Spice主要可实现电路图及版图的仿真，可以用Tanner EDA实现电路的设计布局以及版图实现等一系列完整过程。本文用Tanner EDA工具主要设计的是8位移位寄存器，移位寄存器主要是用来实现数据的并行和串行之间的转换以及对数据进行运算或专业处理的工具，主要结构构成是触发器，触发器是具有储存功能的，可以用来储存多进制代码，一般N 位寄存器就是由N个触发器构成，移位寄存器工作原理主要是数据在其脉冲的作用下实现左移或者右移的效果，输入输出的方式表现为串行及并行自由组合，本设计就是在Tanner EDA的软件平台上进行对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直至完成的结果和预期结果保持一致。 关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit
8 bits shift register circuit design and layout Abstract Electronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results. Keywords：Tanner EDA；L-Edit；Shift register，S-Edit
实验二：输寄存器实验解析
成绩： 计算机原理实验室实验报告 本说明打印前删除！！proteus 实验报告格式必须保持原样，蓝色部分按照实验内容自行填写；全班统一使用A4大小纸张，部分困难学生可以使用等大小纸张，自绘实验报告格式；全部实验完成后，学委按照实验顺序把每个学生的实验报告（含首页）装订成册，按照学号顺序排列，提交给实验指导老师（询问代课老师，学校将实验工作指派给了哪位老师）。 学委提交报告时，需要同时提交（附录）实验成绩登记表一份。其中表头部分课程，班级，班级总人数照实填写，项目填写本学期本课程的实验数量；学号姓名栏按照顺序填写，报告一栏填写该同学交报告的份数（每项目每人一份报告）；出勤和成绩栏留空，由实验室填写；特殊情况填写在备注处，若空间不够请写于背面并在备注处标明；若有学号超过58号的情况，请在背后按照格式登记所有项目；空学号可以不留空位置，顺序递进。 课程：计算机组成原理 姓名：刘翔翔 专业：软件工程 学号：1420561 21 日期：2016年6月 太原工业学院 计算机工程系
实验二：输寄存器实验 实验环境PC机＋Win 7＋proteus仿真器实验日期2016.06.01 一．实验内容 基本要求 1.理解CPU运算器中寄存器的作用 2.设计并验证寄存器组（至少四个寄存器） 扩展要求 3.实现更多的寄存器（至少8个） 思考题： 思考随着寄存器的增多，电路设计的复杂度是什么比例增大？ 二．理论分析或算法分析 1.基本要求 使用74LS373充当寄存器，74LS139做地址译码，74LS245用作输入，数码管显示寄存器内的数据。74LS139为二-四译码器，用两根线作为地址线接到74LS139的输入端，输出端分别接到每个74LS373的OE上，再用一个74LS139配合反相器产生控制每个74LS373的LE的信号。74LS245的输出端分别对应接到373输入端的每个管脚上的。74LS373的输出端对应接到数码管的对应管教上，以实现数据的显示。先在各个寄存器中输入不同的数据，然后关闭74ls248(输入)，选择不同的373(寄存器)，在数码管上显示不同的数据。 2.扩展要求 与基本要求相比大体不变，地址译码部分选择74LS138来做地址译码器。原理图连接方式原理不变，验证方式不变。
EDA课程设计——移位寄存器的设计与实现
河南科技大学 课程设计说明书 课程名称 EDA技术与应用 题目移位寄存器的设计与实现 学院 班级 学生姓名 指导教师 日期
EDA技术课程设计任务书 班级：姓名：学号： 设计题目：移位寄存器的设计与实现 一、设计目的 进一步巩固理论知识，培养所学理论知识在实际中的应用能力；掌握EDA设计的一般方法；熟悉一种EDA软件，掌握一般EDA系统的调试方法；利用EDA软件设计一个电子技术综合问题，培养VHDL编程、书写技术报告的能力。为以后进行工程实际问题的研究打下设计基础。 二、设计任务 根据计算机组成原理中移位寄存器的相关知识，利用VHDL语言设计了三种不同的寄存器：双向移位寄存器、串入串出(SISO)移位寄存器、串入并出(SIPO)移位寄存器。 三、设计要求 （1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义及现状研究分析。 （2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。 （3）学习按要求编写课程设计报告书，能正确阐述设计和实验结果。 （4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应文献以及实现，给出个人分析、设计以及实现。 四、设计时间安排 查找相关资料（1天）、设计并绘制系统原理图（2天）、编写VHDL程序（2天）、调试（2天）、编写设计报告（2天）和答辩（1天）。 五、主要参考文献 [1] 江国强编著. EDA技术与实用(第三版). 北京：电子工业出版社，2011. [2] 曹昕燕，周凤臣.EDA技术实验与课程设计.北京：清华大学出版社,2006.5 [3] 阎石主编.数字电子技术基础.北京：高等教育出版社，2003. [4] Mark Zwolinski. Digital System Design with VHDL.北京：电子工业出版社，2008 [5] Alan B. Marcovitz Introduction to logic Design.北京：电子工业出版社，2003 指导教师签字：年月日
实验五 移位寄存器
实验五、移位寄存器的设计 一、实验目的 设计并实现一个异步清零同步置数8位并入并出双向移位寄存器电路。 二、实验原理 在数字电路中，用来存放二进制数据或代码的电路成为寄存器。寄存器按功能可分为：基本寄存器和移位寄存器。移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。下面是一个并入串出的8位左移寄存器的VHDL描述： library ieee; use ieee.std_logic_1164.all; port(data_in: in std_logic_vector(7 downto 0); clk: in std_logic; load: in std_logic; data_out:out std_logic); end; architecture one of left8 is signal q: std_logic_vector(7 downto 0); begin process(load,clk) begin if load='1' then q<=data_in; data_out<='Z'; elsif clk'event and clk='1' then for I in 1 to 7 loop 图5-1 q(i)<=q(i-1); end loop; data_out<=q(7); end if; end process; end one; 异步清零同步置数8位并入并出双向移位寄存器电路结构图如图5-1所示。 三、实验要求 输入信号有D[0]~D[7]、DIL、DIR、S、LOAD、CLK和CLR，其中CLK接时钟，其余接拨码开关，输出信号有Q[0]~Q[7]，接发光二极管。改变拨码开关的状态，观察实验结果。 实验工程项目命名为rlshift，源程序命名为rlshift8.vhd。 四、实验记录 对比较器实验结果造表，得到其真值表。 五、实验报告要求
段寄存器的工作原理
一、段寄存器的产生 段寄存器的产生源于Intel 8086 CPU体系结构中数据总线与地址总线的宽度不一致。 数据总线的宽度，也即是ALU(算数逻辑单元)的宽度，平常说一个CPU是“16位”或者“32位”指的就是这个。8086CPU的数据总线是16位。 地址总线的宽度不一定要与ALU的宽度相同。因为ALU的宽度是固定的，它受限于当时的工艺水平，当时只能制造出16位的ALU；但地址总线不一样，它可以设计得更宽。地址总线的宽度如果与ALU相同当然是不错的办法，这样CPU的结构比较均衡，寻址可以在单个指令周期内完成，效率最高；而且从软件的解决来看，一个变量地址的长度可以用整型或者长整型来表示会比较方便。 但是，地址总线的宽度还要受制于需求，因为地址总线的宽度决定了系统可寻址的范围，即可以支持多少内存。如果地址总线太窄的话，可寻址范围会很小。如果地址总线设计为16位的话，可寻址空间是2^16=64KB，这在当时被认为是不够的；Intel最终决定要让8086的地址空间为1M，也就是20位地址总线。 地址总线宽度大于数据总线会带来一些麻烦，ALU无法在单个指令周期里完成对地址数据的运算。有一些容易想到的可行的办法，比如定义一个新的寄存器专门用于存放地址的高4位，但这样增加了计算的复杂性，程序员要增加成倍的汇编代码来操作地址数据而且无法保持兼容性。 Intel想到了一个折中的办法：把内存分段，并设计了4个段寄存器，CS，DS，ES和SS，分别用于指令、数据、其它和堆栈。把内存分为很多段，每一段有一个段基址，当然段基址也是一个20位的内存地址。不过段寄存器仍然是16位的，它的内容代表了段基址的高16位，这个16位的地址后面再加上4个0就构成20位的段基址。而原来的16位地址只是段内的偏移量。这样，一个完整的物理内存地址就由两部分组成，高16位的段基址和低16位的段内偏移量，当然它们有12位是重叠的，它们两部分相加在一起，才构成完整的物理地址。 Base b15 ~ b12 b11 ~ b0 Offset o15 ~ o4 o3 ~ o0 Address a19 ~ a0 这种寻址模式也就是“实地址模式”。在8086中，段寄存器还只是一个单纯的16位寄存器，而且操作寄存器的指令也不是特权指令。通过设置段寄存器和段内偏移，程序就可以访问整个
实验七移位寄存器及其应用
实验七移位寄存器及其应用 一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。 二、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图7－1所示。 图7－1 CC40194的逻辑符号及引脚功能 其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串 C为直接无条件清零端；行输入端，S L为左移串行输入端；S1、S0为操作模式控制端；R CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。 S1、S0和R C端的控制作用如表7－1。
2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 (1)环形计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位， 如图7－2所示，把输出端Q3和右移串行输入端S R 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表7－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图7－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。 图7－2 环形计数器 如果将输出Q O与左移串行输入端S L相连接，即可达左移循环移位。 (2)实现数据串、并行转换 ①串行/并行转换器 串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。 图7－3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。
电路组成及工作原理
X1226具有时钟和日历的功能，时钟依赖时、分、秒寄存器来跟踪，日历依赖日期、星期、月和年寄存器来跟踪，日历可正确显示至2099年，并具有自动闰年修正功能。拥有强大的双报警功能，能够被设置到任何时钟/日历值上，精确度可到1秒。可用软件设置1Hz、4096Hz或32768Hz中任意一个频率输出。 X1226提供一个备份电源输入脚VBACK，允许器件用电池或大容量电容进行备份供电。采用电容供电时，用一个硅或肖特基二极管连接到Vcc和充电电容的两端，充电电容连接到Vback管脚，注意不能使用二极管对电池充电(特别是锂离子电池)。切换到电池供电的条件是Vcc=Vback-0.1V，正常操作期间，供电电压Vcc必须高于电池电压，否则电池电量将逐步耗尽。振荡器采用外接32.768kH的晶体，产生的振荡误差可通过软件对数字微调寄存器、模拟微调寄存器的数值进行调节加以修正，避免了外接电阻和电容的离散性对精度的影响。4Kb的EEPROM可用于存储户数据。 电路组成及工作原理 X1226可与各种类型的的微控制器或微处理器接口，接口方式为串行的I2C接口。其中数据总线SDA是一个双向引脚，用于输入或输出数据。其漏极开路输出在使用过程中需要添加4.7～10kΩ的上拉电阻。本文介绍89C51单片机与X1226的接口方法，由于89C51单片机没有标准的I2C接口，只能用软件进行模拟。 图1 为了更直观地看到时间的变化，采用8位LED数码管显示年、月、日或时、分、秒，用PS7219A驱动LED
数码管，数码管选择0.5英寸共阴极红色或绿色LED数码管。由于PS7219A器件内含IMP810单片机监控器件，复位输出高电平有效，因此在使用51系统时，无须添加监控器件，使用PS7219A的复位输出给51单片机复位即可，监控电压为4.63V。硬件设计原理图如图1所示。 在硬件通电调试过程中，不能用手去触摸X1226的晶体振荡器，否则可能会导致振荡器停振，恢复振荡器起振的方法是关闭电源(包括备份电源)后重新上电。另外需要说明的是，测量振荡器时，不要用示波器的探头去测量X2的振荡输出，应该用探头测量PHZ/IRQ的振荡输出，以确定是否起振和振荡频率是否准确，测量时建议在该脚加一个5.1kΩ的上拉电阻。 软件设计 X1226内含实时时钟寄存器(RTC)、状态寄存器(SR)、控制寄存器(CONTROL)、报警寄存器(Alarm0、Alarm1)和客户存储数据的存储器。由于实时时钟寄存器和状态寄存器需要进行频繁的写操作，因此其存储结构为易失性SRAM结构。其他寄存器均为EEPROM结构，写操作次数通常在10万次以上。X1226初始化程序框图如图2所示，子程序YS4的作用是延时4μs。 图2
AD9833详细原理解析(附内部寄存器说明)
基于AD9833的高精度可编程波形发生器系统设计 来源：国外电子元器件 1 引言 频率合成器在通信、雷达和导航等设备中既是发射机的激励信号源，又是接收机的本地振荡器；在电子对抗设备中可作为干扰信号发生器；在测试设备中则作为标准信号源。因此频率合成器被称为许多电子系统的“心脏”。而设计高精度，易于操作的频率合成器则是核心，因此，这里提出了一种基于DDS AD9833的高精度波形发生器系统解决方案。用户可直接编辑设置所需的波形频率和峰峰值等信息，利用串口将配置信息发送到电路板，实时控制波形。该系统设计已成功应用于某型雷达测速仪测试设备。 2 AD9833简介 AD9833是ADI公司的一款低功耗、DDS器件，能够输出正弦波、三角波、方波。AD9833无需外接元件，输出频率和相位可通过软件编程设置，易于调节。其频率寄存器为28位，主频时钟为25 MHz时，其精度为0．1 Hz；主频时钟为l MHz时．精度可达0．004 Hzt2。 AD9833内部有5个可编程寄存器：1个16位控制寄存器，用于设置器件_T 作模式；2个28位频率寄存器和2个12位相位寄存器，分别用于设置器件输出正弦波的频率和相位。AD9833有3根串行接口线，可与SPI，QSPI，MICRO-WIRE 和DSP接口标准相兼容。在串口时钟SCLK的作用下，数据是以16位方式加载至设备。 AD9833的内部电路主要有数控振荡器(NCO)、频率和相位调节器、SineROM、D／A转换器、电压调整器。AD9833的核心是28位的相位累加器，它由加法器和相位寄存器组成，而相位寄存器是按每个时钟增加步长，相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅值信息，每个地址对应正弦波中O。～360°内的1个相位点。查询表把输入的地址相位信息映射成正弦波幅值的数字量信号，驱动D／A转换器输出模拟量。 输出正弦波频率为： 式中：FREQREG为频率控制字，由频率寄存器FREQOREG或FREQlREG的值给定，其范围为0≤M<228一1。fMCLK为参考时钟频率。 输出正弦波的相位为2π／4 096xPHASEREG，其中PHASEREG是所选相位寄存器的值。输出正弦波的峰峰值固定．约600 mV，且正弦波不是标准正弦波，即波谷是0 V，而不是负电压。因此，输出正弦波为： 式中：K约600 mV，与器件内部参考电压有关。
实验七 移位寄存器及其应用
实验七 移位寄存器及其应用 一、实验目的 1. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2. 熟悉移位寄存器的应用——环形计数器。 二、实验原理 1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又有右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同,可互换使用，其逻辑符号及引脚排列如图 1所示。 图 1 74LS194的逻辑符号及其引脚排列 其中D 3、D 2、D 1、D 0为并行输入端， Q 3、Q 2、Q 1、Q 0为并行输出端；S R 为右移串行输入端，S L 为左移串行输入端，S 1、S 0为操作模式控制端；CR 为直接无条件清零端；CP 为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q 3→Q 0），左移（方向由Q 0→Q 3），保持及清零。S 1、S 0和CR 端的控制作用如表 1所示。 表 1
2．移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。 (1) 环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位， 如图2所示，把输出端Q 0和右移串行输入端S R 相连接，设初始状态Q 3 Q 2 Q 1 Q =1000， 则在时钟脉冲作用下Q 3Q 2 Q 1 Q 将依次变为0100→0010→0001→1000→……，可见它是具 有四个有效状态的计数器，这种类型的计效器通常称为环形计数器。图2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。
移位寄存器功能及其设计
实验六：移位寄存器功能测试及设计 一、实验目的 （1）掌握移位寄存器的工作原理与逻辑功能。 （2）掌握集成移位寄存器74LS74的逻辑功能及应用。 二 、实验仪器设备与主要器件 实验箱 双踪示波器 稳压电源 函数发生器 74LS74 两块 74LS94 两块； 74LS283 一块； 三 、实验原理 1、单向移位寄存器 逻辑功能描述如下： （1）复位功能。（2）置数功能。（3）移位功能 。 2、 双向移位寄存器：在控制信号的作用下，既能左移又能右移的多位移位寄存器。74LS94是4位双向移位寄存器，逻辑功能表如下： 功能 输入 Q 0 Q 1 Q 2 Q 3 RD S1 S0 CP DIL DIR D0 D1 D2 D3 清除 0 × × × × × × × × × 0000 保持 1 0 0 ↑ × × × × × × Q0Q1Q2Q3 预置 1 1 1 ↑ × × D0 D1 D2 D3 D0D1D2D3 左移 1 1 0 ↑ DIL × × × × × Q1Q2Q3DIL 右移 1 1 ↑ × DIR × × × × DIRQ0Q1Q2 3 、双向移位寄存器74LS194的应用 （1）形成扭环计数器电路；（2）组成模12计数器 ；（3）形成并串转换电路 。 三 、实验内容 （1）验证74LS194的逻辑功能，实验结果与上表进行对照。 验证结果和上表所示一致。 （2）如图2-6-6所示，两个二进制数A （a0a1a2a3）、B （b0b1b2b3）分别存入74LS194（A ）、74LS194（B ），然后对它们按位相加，其和放入74LS194(A)的移位输入中。试采用全加器74LS284和D 触发器74LS74组成能实现上述要求的电路，在74LS194（A ）输出端Q0，Q1，Q2，Q3用发光二极管指示。接线调试电路，以表格的形式记录4个脉冲后的结果。 仿真图：
寄存器实验报告
寄 存 器 实 验 报 系别：信息技术系 专业：计算机科学与技术 班级：计科142 姓名：康道顺 学号：201401014233
实验一寄存器实验 一、实验目的 (1)了解模型机中A, W寄存器结构、工作原理及其控制方法。 (2)了解模型机中寄存器组R0..R3结构、工作原理及其控制方法。 二、实验要求 (1)A、W寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS的数据， 其它开关做为控制信号，将数据写入寄存器A，W。 (2)R0、R1、R2、R3寄存器实验：利用COP2000实验仪上的K16..K23开关 做为DBUS的数据，其它开关做为控制信号，对数据寄存器组R0..R3进 行读写。 三、实验说明 寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8位的，标志位寄存器(Cy, Z)是二位的。 COP2000用74HC574来构成寄存器。74HC574的功能如下： 注意： 1. 在CLK的上升沿将输入端的数据打入到8个触发器中
74HC574工作波形图 四、实验原理 实验1：A，W寄存器实验 （1）原理图 寄存器A原理图 寄存器W原理图（2）工作波形图
寄存器A，W写工作波形图 （4）实验数据 例：将55H写入A寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H。 置控制信号为： 按住CLOCK脉冲键，CLOCK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。放开CLOCK键，CLOCK由低变高，产生一个上升沿，数据55H 被写入A寄存器。 a)将66H写入W寄存器 。。。。。。 实验2：R0，R1，R2，R3寄存器实验 （1）原理图