正弦波发生器实验报告

正弦波发生器实验报告

摘要：直接数字频率合成（DDS）是从相位概念出发直接合成所需要波形的一种新的频率合成技术。其最大优点就是频率切换的速度极快(可达几微秒)，并且频率、相位和幅度都可控，输出频率稳定度可达系统时钟的稳定度量级，易于集成化，更主要的是由于计算机参与频率合成，可充分发挥软件的作用。

本系统利用80C51单片机、D/A转换器以及低通滤波器、NS12864液晶显示器设计的直接数字频率合成器，电路设计简单、频率控制灵活，具有良好的实用性，信号精度误差也在允许范围之内。

关键词：直接数字频率合成速度实用性

目录

一、引言 (1)

二、系统方案 (1)

2.1设计要求 (1)

2.2整体方案分析 (1)

2.3原理框图 (2)

三、各部分理论分析与实现 (2)

3.1 相位累加器 (2)

3.2分频器 (3)

3.3 ROM查询表 (3)

3.4 波形变换 (4)

3.5 D触发器 (4)

3.6 D/A转换 (5)

3.7 低通滤波器 (5)

3.8 键盘输入部分 (5)

3.9 LCD液晶显示 (6)

四、测试结果及误差分析 (6)

4.1测试结果 (6)

4.2误差分析 (7)

五、总结 (7)

六、参考文献 (7)

一、引言

直接数字频率合成总体上由六个部分组成：键盘输入、液晶显示、相位累加器、ROM 查询表、D/A 转换和低通滤波器。键盘主要是起到对控制字的输入以及将其转换成频率在液晶上显示；DDS 系统的核心是相位累加器，它由一个加法器和一个相位寄存器组成，每当输入一个采样时钟脉冲，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，相位累加器的输出就增加一个步长的相位量，在波形存储器中存储着一张正弦函数查询表，对应不同的相位码输出相位不同的幅度编码。D ／A 转换器将数字量形式的波形幅值转换成模拟量形式。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。

二、系统方案

2.1设计要求

（1）正弦波输出频率范围：10Hz ～10kHz ； （2）具有频率设置功能，频率步进：10Hz ； （3）输出信号频率稳定度：优于10-4；

（4）输出电压幅度：在负载电阻上的电压峰-峰值V opp ≥1V ； （5）失真度：用示波器观察时无明显失真。

2.2整体方案分析

设基准时钟的频率为clk f ,采用N 位的相位累加器，频率控制字为K ，则DDS

输出信号的频率为 对于输出信号的频率，我们采用通过改变K 值来控制，K 值主要是通过键盘输入的，每来一个时钟脉冲，就以步进K 值来采样一次.具体实现的原理框图如下。

2clk

out N f f K

=?

2.3原理框图

三、各部分理论分析与实现

3.1 相位累加器

由于要求输出的频率步进为10Hz ，则

c l k

N

f 2=10,因要求输出频率范围为10Hz ～10kHz ，则1≤k ≤1000。要使输出的波形不失真，则只有在控制字K 取最大时，在正弦波的一个周期内采样点数尽可能的多，又由取样定理可知，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内，在此设计的基准频率clk f =0.33MHz ，因此N 2=clk f /10=3*610,取N=15，当K=1000时，在正弦波一个周期内基本上可以取32点，可以达到无失真要求。编程生成的元件如图所示：

3.2分频器

由相位累加器部分分析出时钟频率要求为0.33MHz ，由于FPGA 的晶振频率为40MHz ，40/0.33≈120,则要经过120分频。通过软件编程生成代码如图所示：

3.3 ROM 查询表

相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表

长度，因为正弦波的一个周期内的特性：前T/2波形是关于

4

π

对称的，后T/2波形可以将前T/2波形取反得到，因此只需在ROM 查询表中存储0~4π

波形的地址

与数字幅值信息就行，节省了ROM 空间。ROM 查询表建立是通过C 语言编程对正弦函数进行采样生成初始化的数据文件，也就是生成*.C 文件，在dos 环境

下生成*.mif 文件，从而生成ROM 表，因D/A0832转换的位数是八位的，

82=256，所以将生成的ROM 表的数字幅值范围设定为0~127，地址为0~8192。因132=8192，因此从相位累加器输出的地址只需用13位的二进制表示就行。 C 语言程序为：#include #include ”math.h ” main() {int i;float s; for(i=0;i<32768;i++) {s=sin(atan(1)*8*i/32768); Printf(“%d:%d;\n ”,i,(int)(s*127));

}

}

最后生成的ROM表元件如图所示：

3.4 波形变换

从ROM查询表中输出的数字量的波形为0~T/2的幅值为0~127的周期波，必须经过波形变换变成正弦波，变换包括两部分即将T/2~T内波形的取反和将正弦波整体上移使数字幅值范围为0~255，通过编程实现后生成元件如图所示：

3.5 D触发器

从波形变换输出的是数字式的正弦信号，含有很大的毛刺，严重影响输出结果，因此必须采取措施来消除毛刺。我们采用了一种比较传统的去除毛刺的方法。原理就是用一个D触发器去读带毛刺的信号，利用D触发器对输入信号的毛刺不敏感的特点，去除信号中的毛刺。这种方法在简单的逻辑电路中是常见的一种方法，尤其是对信号中发生在非时钟跳变沿的毛刺信号去除效果非常的明显。D触发器的元件如图所示：

3.6 D/A转换

输出的数字信号必须经过DAC0832进行数模转换，生成模拟的正弦信号，电路图如图所示：

3.7 低通滤波器

采用两阶的低通滤波来滤除高频分量，从而输出比较平滑的正弦波。二阶的低通滤波各参数通过查表所得，电路图如下：

3.8 键盘输入部分

键盘主要是用来控制相位累加器的频率控制字，通过按键来改变频率控

f=10K，从而改变输出波形的频率。采用Verilog HDL语言制字K 的值，因

out

来编写键盘扫描程序，其中键盘扫描程序包含两个部分即通过扫描得出键值以及通过按键盘上的enter键输出K值。两部分元件分别如下图所示：

3.9 LCD液晶显示

在LCD上显示输出波形的频率，此部分采用C语言编程，每通过按键之后显示相对应输出信号的频率。

四、测试结果及误差分析

4.1测试结果

4.2误差分析

（1）D/A变换器引入的误差，它是由D/A变换器的非理想特性引起的。DAC 的非理想特性有：差分、积分的非线性、D/A转换过程中的尖峰电流、转换速率受限等；

（2）ROM存贮数据的有限字长引起的误差。由于ROM存储的位数是有限的，所以幅值量化过程中将产生量化误差；

（3）相位舍位引起的误差。在DDS中，一般相位累加器的位数L远大于ROM的寻址位数W，因此累加器的输出寻址ROM时，其L-W个低位就必须舍去，这样就不可避免地产生相位误差。该误差是DDS误差产生的主要原因。

五、总结

在此次实验中，关键部分是相位累加器和ROM表，由于对FPGA内部不是很了解，当将各部分拼接起来进行调试时出现了问题，当LCD液晶显示正常时，用示波器观察波形是没有显示，但当将LCD断开时，示波器上有显示且正常，后来与各组讨论知道不能使用矩阵键盘上的Esc键，于是将键盘控制部分程序进行修改，不使用键盘的Esc键，结果就好了，且达到任务所要求的指标。

六、参考文献

【1】夏宇闻Verilog数字系统设计教程（第2版）北京航空航天大学出版社【2】张洪润张亚凡等FPGA/CPLD应用设计200例（上册）北京航空航天大学出版社

【3】刘泽良吕锋基于FPGA的DDS正弦信号发生器的设计与实现

【4】王建明基于DDS技术的多波信号源设计南京：南京理工大学【5】曾繁泰陈美金VHDL程序设计(第2版) 清华大学出版社