数字时钟

河南城建学院电子技术基础课程设计报告

数字钟

姓名：

学号：

专业班级：

指导老师：

所在院系：电气与信息工程学院

20 年月日

一、指导教师评语

成绩评定·

二、评分

课程设计成绩评定

本设计是一个数字时钟。数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

因为要求此数字钟可调，所以计数时选用置数端，归零后能重新开始。把控制时、分、秒的两片74160的置数端连接起来分别与单刀双掷开关相连接74LS160与7404N连接的反馈线上和脉冲波输出端上，开关掷到反馈线端可正常计数，掷到脉冲波输出端可重新置数实现数字钟的调节。又需要整点报时，可在59分55秒输出端接74160N作为把信号传输给蜂鸣器，实现报时。

由于数字钟需要提供频率为1HZ的脉冲才能正常工作，所以选用555计时器与RC组成的振荡电路将+5V VCC转化成所需脉冲。若直接转化成的频率为1HZ，因为频率太小，脉冲不稳定。所以选择转化成1KHZ,再用三片7490N分频成稳定的1HZ脉冲波。

经过multisim仿真，本次所设计24进制计时器可正常工作，除整点报时功能不能检验外，其它功能如计时、校时、校分、校秒功能均正常实现。由于理论频率为1HZ太低,由于门电路的延迟，在实际过程中变化非常缓慢，数字钟变化1S所需时间较长。仿真得到若直接用脉冲波信号发生器提供频率为200HZ的脉冲波，则数字钟变化基本接近标准值。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！

1 概述 (5)

1.1 设计目的及要求 (5)

1.2 设计原理 (6)

1.3 设计框图 (6)

2系统总体方案及硬件设计 (7)

2.1总体方案 (7)

2.2总体电路图 (7)

2.3所选元件介绍 (7)

3 各模块设计 (8)

3.1数字钟 (8)

3.2 校时电路 (10)

3.3 报时电路 (11)

3.4秒脉冲产生器 (11)

4 仿真 (13)

5 课程设计体会 (14)

参考文献 (15)

附2 系统原理图 (16)

1.1 设计目的及要求

本文所设计的是数字钟。

a设计目的：

本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。

b设计要求：

总体要求：

1.以电子技术基础的基本理论为指导，将设计实验分为基础型和系统型两个层次，基础型指基本单元电路设计与调试，系统型指若干个模拟、数字基本单元电路组成并完成特定功能的电子电路的设计、调试；

2.熟悉常用电子仪器操作使用和测试方法；

3.学习计算机软件辅助电路设计方法，能熟练应用电子线路CAD进行电路设计和印刷电路板的设计制作；

4.学习电子系统电路的安装调试技术；

5.拓展电子电路的应用领域，能设计、制作出满足一定性能指标或特定功能的电子电路设计任务。

本设计具体要求：

1、能显示23h59m59s，归0后重新开始；

2、具有校时、校分、校秒功能；

3、具有整点报时功能；

1.2 设计原理

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160N计数端触发实现。频率振荡器可以由555定时器产生脉冲并分频为1Hz。

1.3 设计框图

图1数字钟原理图框

2系统总体方案及硬件设计

2.1总体方案

用六片74LS160N实现计时功能。时钟为24小时制，用两片74LS160N，分钟和秒钟皆为60进制，各用两片74LS160N。脉冲波用555定时器和RC组成的振荡电路产生，并用三片7490N分频成1HZ稳定脉冲波。校时功能通过控制时钟、分钟、秒钟的置数端，当其掷到脉冲波输出端时，计时电路随脉冲波变化而变化，从而达到校时功能。将59分55秒反馈信号接到蜂鸣器，可实现整点报时功能。

2.2总体电路图

图2总体电路图

2.3所选元件介绍

显示管6个，74LS160N六片，7410N三片，7412N一片，7404N两片，555多谐振荡器一片，747S08N五个，7490N三片，蜂鸣器一个，SPDT两个，15KΩ和68K Ω电阻器各一个，电位器一个，10nF和10nF电容各一个导线若干。

3 各模块设计

3.1数字钟

a.24进制计数器

如图所示，时计数器电路由U1和U2两部分组成。当时个位U2计数为4，U1计数为2时，两片74LS160N复零，再接一片7410N从而构成24进制计数.

图3时计数器原理图

b.六十进制计算器

如图所示，分计数电路由U3和U4组成。当时十位U3计数器为5，U4计数为9，两片74160N，再加上一片7413N，从而构成60进制计数。

如下页图3.6所示，秒计数器由U5和U6组成。当十位U5计数器为5，U6计数为9，两片74160N，再加上一片7420N，从而构成60进制计数。

两片计数器采用同一个CLK脉冲触发信号，为了使电路稳定，将两片计数器的A、B、C、D四个输入端都接地，保持低电平。左边的74160N是十位显示的计数器，所以由右边产生的进位输出信号经过RCO（15号端口）端口接入左边计

数器的ENP/ENT（7和10号端口）端，从而可以成功的完成60进制计数功能。

图4分计数器原理图

图5秒计数器原理图

数字钟系统的组成是利用上面的六十进制和二十四进制递增计数器子电路

构成的，如图所示数字钟电路

图6数字钟电路图

3.2 校时电路

数字钟应具有校时、校分、校秒功能，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到另一端时，信号产生校正电路处于校时状态。如图7所示

图7校时电路

当开关拨到上面时，电路正常工作，当开关拨到下面时，电路进入校时状态，所校时的显示器，随着脉冲的到来而不断变化，从而实现校时功能。

3.3 报时电路

电路可在整点前5秒开始报时，即在59分55秒到59分59秒期间时，报时电路控制信号。当时间处在59分55秒到59分59秒期间时，分十位.分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。电路图如下图所示。

图8整点报时电路

3.4秒脉冲产生器

（1）1KHz振荡器

本次课程设计用的振荡器由555定时器组成。利用555多谐振荡器，优点：555定时器内部的比较其灵敏度比较高，而且采用差分电路形式，它的振荡频率受电源电压和温度影响很小。缺点：要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲不够准确也不够稳定,所以我们选择用555定时器构成1kHz的自激震荡器，再利用分频电路进行分频成1Hz脉冲。

下图3.2中是由555定时器构成的1KHz的自激振荡器。原理：直接用NE555定时器产生1kHz的脉冲，由计算公式T=T1+T2=(R1+R2)Cln2可知通过改变R和C的参数即可改变振荡频率，如果R1=15k,R2=68k,c=10nf，555定时器就可产生1kHz的脉冲。

图9 555定时器产生1KHz电路图

但是在仿真时，1Hz的频率太慢了，在实际中得到的时间不是1s计数一次，所以在仿真使用f=1000HZ的555多谐振荡器代替。

（2）分频电路

三个用十进制计数器7490N串联而成的分频器，分频原理是在7490N的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片7490N就可以起分频作用，三个7490N串联就构成了千分频电路，输出的便是1Hz的信号，

从而可以实现秒脉冲的产生。

图10 分频电路图

4 仿真

下图为数字时钟仿真图，此刻仿真的时间为23时59分59秒。

图11数字钟仿真图

5 课程设计体会

常见实际问题的能力。同时也深刻认识到理论知识与实际之间的差距。比如利用555定时器与RC组合设计成了脉冲发生器。理论上1Hz的秒脉冲能使计时器如实际的电子钟一样正常工作，但是由于门电路的延迟性，仿真时，1Hz的频率太慢了，在实际中得到的时间不是1s计数一次，我仿真时将频率提高到200Hz，通过此次课程设计，我学会了利用模拟、数字电路知识，解决电子线路中计时才和实际时间接近。

另外，本次课程设计，让我巩固了电子技术基础理论知识，同时让我认识到了学习过程中的不足。如7490N可组成分频电路，555定时器可与RC构成多谐振荡器产生脉冲波。在理论知识的学习过程中可能认识不到这些应用，但一旦要将理论知识应用于实践，才体会到掌握牢固的理论知识的重要性。

再者，通过本次课程设计，我提高了自主学习的能力。电子钟的设计所应用的知识在数字电子技术基础里面基本已经学过，但还有部分知识是自己不知道的。例如蜂鸣器的工作原理、7490N的应用。在上网查资料的过程中我还知道有双十计数器CD4518，但是由于没能掌握其功能特性，所以没应用到本次设计中，不然的话，用CD4518代替74160可以少用三片计数器。

最后，这次课程设计还让我学会了仿真软件multisim的应用。将所设计电路在此软件仿真，可以很既经济又方便地检验设计的正确性、可行性。但是遇到复杂的电路，修改就比较麻烦。另外，仿真与实物制作毕竟还有一定差距，仿真结果有时并不代表实际结果。

总之，这次课程设计让我学到了很多。无论是理论知识，实际动手操作，自学能力还有其他。这是我第一次真正把几天时间全都投入到一件事情中。我觉得，最重要的是，我学会了专注，学会了坚持。一次次失败的仿真有时考验的并不是知识的掌握与否，而是是否有耐性不断检查、不断改正，直至出来正确的结果。

参考文献

阎石.数字电子技术基础（第五版）.北京：高等教育出版社 ,2006年5

附2 系统原理图

图12数字时钟系统原理图