差分放大器版图设计

差分放大器版图设计
差分放大器版图设计

一.绪论

1.1差分放大器的概述

差分放大器(Differential amplifier),是能把两个输入电压的差值加以放大的电路,也称差动放大器。这是一种零点漂移很小的直接耦合放大器,常用于直流放大。它可以是平衡(术语“平衡”意味着差分)输入和输出,也可以是单端(非平衡)输入和输出,常用来实现平衡与不平衡电路的相互转换,是各种集成电路的一种基本单元。

由两个参数特性相同的晶体管用直接耦合方式构成的放大器。若两个输入端上分别输入大小相同且相位相同的信号时,输出为零,从而克服零点漂移。适于作直流放大器。

差分放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路(ECL, Emitter Coupled Logic)的输入级。

差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。

很多系统在差分放大器的一个输入端输入信号,另一个输入端输入反馈信号,从而实现负反馈。常用于电机或者伺服电机控制,以及信号放大。

在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。

差分放大器可以用晶体三极管(晶体管)或电子管作为它的有源器件。

输出电压u0=u01-u02,是晶体管T1和T2集电极输出电压u01和u02之差。

当T1和T2的输入电压幅度相等但极性相反,即us1=-us2时,差分放大器的增益Kd(称差模增益)和单管放大器的增益相等,即Kd≈Rc/re,式中Rc=Rc1=Rc2,re 是晶体管的射极电阻。通常re很小,因而Kd较大。当us1=us2 ,即两输入电压的幅度与极性均相等时,放大器的输出u0应等于零,增益也等于零。实际放大电路不可能完全对称,因而这时还有一定的增益。这种增益称为共模增益,记为

Kc。在实际应用中,温度变化和电源电压不稳等因素对放大作用的影响,等效于每个晶体管的输入端产生了一个漂移电压。利用电路的对称性可以使之互相抵消或予以削弱,使输出端的漂移电压大大减小。显然,共模增益越小,即电路对称性越好时,这种漂移电压也越小。

通常用差模增益Kd和共模增益Kc的比值Kd/Kc来表示差分放大器的性能。这个比值称为共模抑制比(CMRR)。一般差分放大器的共模抑制比约为几十分贝,性能较高的可达百分贝以上。

分析表明,共模抑制比CMRR≈βRe/hie,式中hie表示晶体管的输入电阻。因此采用电流放大系数β大的晶体管或复合管,或者采用恒流源电路代替发射极公共电阻Re都可以提高差分放大器的共模抑制比。图2是用恒流源代替Re的差分放大器。这种电路已广泛用于各种集成电路。1.2放大器的发展趋势

几乎现阶段每个完整的电子产品中都离不开放大器,而放大器性能的提高对电子产品的功能起着重要的决定作用。说不清是放大器的发展决定了电子产品的发展进程还是电子产品的发展需求推动了放大器的发展空间,从电子产品的发展需求和放大器的发展趋势分析中我们或许可以寻找到答案。

运算放大器历经数十年的发展,从早期的真空管演变为现在的集成电路,根据不同的应用需求主要分化出通用型、低电压/低功耗型、高速型、高精度型四大类运放产品。一般而言,高速运放主要用于通信设备、视频系统以及测试与测量仪表等产品;低电压/低功耗运放主要面向手机、PDA等以电池供电的便携式电子产品;高精度运放主要针对测试测量仪表、汽车电子以及工业控制系统等。通用运算放大器应用最广,几乎任何需要添加简单信号增益或信号调理功能的电子系统都可采用通用运放。信息家电、手机、PDA、网络等新兴应用的兴起,为运算放大器提供了活跃的舞台,同时也对其提出新的技术要求。

未来放大器市场增长的驱动力主要有三方面:其一,便携式应用的低功耗要求将推动具有低操作电源电压/电流的放大器增长;其二,高分辨率应用需要能降低噪声和失真度的放大器;其三,由于性能和价格压力持续上扬,因此能够集成其他功能的放大器前景乐观。测试和测量、通信、医疗影像等领域的先进应用是提升放大器性能的主要驱动力;DSL和消费类视频应用是最大的市场,而且未来将继续此趋势。其中,DSL运放的增长点主要在于线路驱动器。而整合了滤波、多路

技术以及DC恢复等功能的消费类视频放大器也被看好。从应用的角度讲,不同的系统对运放有不同要求,选择合适的运放对于系统设计至关重要。对于通信、高速测量仪表及超声波设备等高速应用,交流特性极为重要。但对于低速的高精度系统,直流方面的特性则通常更为重要。衡量系统在交流特性方面的参数有信号带宽、失真率、噪声等;而衡量系统在直流特性方面的参数有输入补偿电压、开环增益、输入偏置电流及共模抑制比等。

通信和视频应用使高速运放成为焦点

高速运放泛指频宽高于50MHz的运放,而现在为了与信号链后端组件(例如高速ADC或处理器)的需求相匹配,运放的频宽记录已突破GHz。这主要源于后端组件的效能近年来显著提升,因而位居信号链前端的运放为了与后端组件相匹配,以避免拖累信号链的整体效能表现,于是开始向高速化发展,未来高速运放可能跃升为主流运放产品。总体而言,高速运放主要应用在xDSL调制解调器、机顶盒以及视频系统中,或是担任高速ADC的前级信号调整角色。这类运放对于信噪比和失真度的要求最为严格,因此半导体厂商在设计这种运放时,普遍采用差动输出的形式。

与传统采用“二入一出”架构的运放相比,“二进二出”的差动输出由于同时输出两个反相的信号,因此系统工程师可以通过两个信号的比较得知输出信号在未受噪声或失真影响前的波形,从而使设计工程师可以及时解决信号链上可能出现的问题。便携式应用催生低电压/低功耗运算放大器

随着手机、PMP等依赖电池供电的便携式产品出现,强调低功耗、低电压的运放应运而生。一般定义下的低电压运放,指工作电压低于2.5伏特,而所谓的低功耗运放,通常指供电电流低于1mA。这类运放大多用在音频系统或是电压比较电路、滤波器等不需要太高频宽的应用。此外,在测试、测量和医疗系统,工程师也希望在低功耗水平下获得改进的性能(例如,更高的带宽、更快的转换率和更低的失真度),所以在这些领域低功耗运放也有创新机会。

精密运算放大器

精密放大器最初设计用于测试和测量设备,随着汽车和生产线上的性能监视子系统的需要,具有低输入偏移电压和偏移电流以及低温度系数和噪声特征的精

密放大器开始用于传感器监视。汽车OEM对性价比的要求甚于对使用的精度放大器的要求。这意味着芯片制造商不得不寻找出路,以使用仅仅±5V或者甚至±3V 达到它们使用±15V才能得到的精度。这促进了许多架构和微调技术方面的创新,在一定程度上,也促进了裸片上为了处理滤波或者校准、自动置零和数字微调的有关附加电路的集成。CMOS工艺线宽的不断缩小让芯片上可以增加额外电源。

CT、MRI(核磁共振)和超声波机等医疗系统中的通道计数急剧增加让放大器必须跟上ADC的发展。就工艺而言,0.25μm芯片规格似乎是最佳点。

高精度运放一般指失调电压低于1mv的运放。与低电压/低功耗运放不同,这类产品由于对信号精准度的要求极高,如果将这类运放整合到后端芯片中形成SoC,其他电路的噪声将严重干扰此类运放的正常运作,因此就现阶段的技术来看,这类运放将是最不容易被整合的组件。高精度运放可用于工业自动化、医疗器材、量测仪器、汽车电子、甚至军事国防等不同领域。

通用运放在传统应用领域仍有发展空间

虽然随着应用需求不断变更,运放供货商必须顺应市场变化推出相应的新产品。然而因为运放在业界已被广泛采用数十年之久,有些应用产品的生命周期也长达十多年,因此很多传统产品仍有其一定的市场需求,例如在汽车与工业自动化领域,就有很多设备还是需要用到传统的通用运放。通用运放对工程师而言,可以说是最常用的半导体组件之一。通过外部电阻的不同配置,一颗运放可以对输入信号进行各种微调后再输出,以符合信号链后端的ADC、电源管理芯片等组件的输入信号要求。正因为其简单易用的特性,再加上极为经济实惠的价格,因而使得这类放大器始终在出货量上稳居运放市场的主流地位。

然而,为顺应PCB板尺寸不断缩水,以及制造工艺发展所造成的输入电压下降的趋势,通用型运放也必须革新应变。例如凌特推出的LT1990/1/2/5/6放大器,就集成了精度匹配电阻,不同型号按照高精度、高速度或高电压应用进行优化,可用作反相、非反相或差分放大器连接。

综上所述,未来高速运放有望取代通用运放成为主流产品,但从整体看,各类运放的市场规模都将呈现增长态势。便携式音频/视频播放器、无线通信、医疗成

像、工业和仪器仪表等应用领域都将为下一代运放创造新的机会。制造工艺与封装技术进步提升运放性能

新应用对运放提出诸如高速、低功耗、高集成度等新的技术要求。为此,设计人员不断探索新的设计方法,但只从设计着手不足以实现具有竞争力的产品,只有配合适当的制造工艺和封装技术才能将不断优化产品性能,适应新的应用需求。目前运放产品主要采用CMOS、双极、BiCMOS等工艺制造。许多运算放大器系列都提供单通道、双通道和四通道三种封装形式,从而为设计提供了最大的灵活性。各种新型封装的电路板占位面积正在日益缩小。单通道运算放大器可采用SOT23封装以及结构相似但外形更加小巧的SC70封装,双通道器件有

SOT23-8封装,采用WCSP芯片级封装的运算放大器的占位面积更小。此外,领先半导体厂商还在不断研发新的工艺和封装技术以进一步提升运放产品的性能。

设计人员一直在寻求更好的性能,对于电池驱动系统,这通常表现在低功耗方面;而在工业、医疗和感测应用领域,精度和噪声性能又成为关键指标,在某些情况下这就驱使采用更小的几何工艺。

对于蜂窝电话和便携式多媒体应用,要求放大器具有小巧的物理尺寸;兼容低电压;待机状态下具有最低的功耗;抑制电源噪声,尤其对蜂窝电话而言;具有高效率,能提高电池使用寿命。这些特性上的要求需要采用先进的亚微米CMOS或BiCMOS工艺技术(0.5μm to 0.18μm)以及先进的封装技术,例如倒装芯片。

而对于DVD和其他视频应用,带有非常平直的30MHz带宽的高速放大器可用于高清数字电视;在视频放大器中集成重构的滤波器,可以滤除来自视频数模转换器的噪声;多输入/输出视频放大器支持不同格式的视频信号,这就需要采用双极或BiCMOS工艺技术。

对DSL应用而言,快速、高电压处理很关键。目前TI正以新的工艺技术拓展在该领域的能力以满足未来的需要。TI已推出高输出电流、高增益带宽的双运算放大器OPA2614。该器件具有低输入电压噪声和低谐波失真等特性,可为差动配置的DSL驱动器解决方案提供高动态范围。JimKarki透露,很快TI将发布更多的集成模拟视频处理产品。

降低噪声与提高集成度是未来运放发展的瓶颈

众所周知,噪声对运放是非常关键的指标。在大多数应用中,运放的前面都会有感测组件,其后端则有ADC与处理器,这些组件共同构成一个典型的信号传输路径。由于运放周边配置的外部组件会带来噪声,如果运放本身的噪声也很大,那么对ADC而言,噪声将会淹没有效信号,这样以来,不管ADC的分辨率与频宽有多少,它输出给处理器的就只有噪声,这极大地影响了系统的正常运作。

所以不管是通用型、低电压/低功耗、还是高精度或高速运放,都需要把组件本身的噪声抑制到最低程度,才能有效实现信号路径的整体匹配,达到最佳的应用效果。此外,为满足日益丰富的应用需求,放大器不再只是单一的产品,而是与其他器件集成在一起以提升性能与产品价值。例如在视频放大器中整合滤波、多路技术以及DC恢复等功能。

功率放大器

作为无线通信设备中最具关键的零组件之一,功率放大器(PA)除了关系到各种通信系统的通信品质外,同时也是系统设备中最消耗功率以及体积较大的电路组件。藉由功率放大器的作用,移动电话可将传输信号功率放大,再藉由射频信道将信号发送出去。若将移动电话信号的发射比做人体血液的循环,则PA可比做人体内心脏的角色,射频信道则如同血管;好的PA正如同一颗强而有力的心脏,因此PA的好坏直接影响到信号传输的品质。

一般而言,功率放大器的应用领域涵盖蜂窝行动通信系统、卫星通信系统、微波通信系统、雷达、军事用途,以及ISM/WLAN等不同产品。其中又以移动通信系统为PA最大的应用领域。目前应用于移动电话中的PA,依其种类可分为分布式晶体管组件、单芯片、以及模块等型式。由于PA是移动电话零组件中耗电量最大的组件,因此在制程技术的采用上,具电子移动率低、高频使用功耗低、且操作频率高等优点的GaAs制程技术变成了移动电话PA主要的制程技术。随着移动电话系统逐渐由2G朝向2.5G与3G前进,操作温度、耗电量、与效率等要求更加严格的情形下,PA厂商亦开始投入InGaP HBT、E-mode PHEMT等新制程技术的研发与生产工作。

另一方面,为了能使移动电话射频组件进一步朝向整合,甚至是射频系统单芯片的目标发展,制造成本较GaAs具竞争力,且性能逐步拉近的SiGe制程亦逐渐成

为厂商极力发展的重点。因此,随着IDM与硅晶圆代工大厂纷纷投入SiGe制程,未来SiGe将可能成为GaAs半导体厂商在移动电话PA市场最大的竞争对手。

值得注意的是,PA在移动电话中的应用最明显的趋势则是PA组件朝向模块化产品的发展。自90年代末期,Conexant Systems与Hitachi相继以多芯片模块(MCMs)的方式制造PA后,PA组件由早期的分散组件模式逐步朝向MMIC,而近

一、两年,则更进一步采用多芯片封装技术整合了PA、switch和filter于同一个模块上,因其简便、易于使用的优点,颇能适合须快速推出新产品的移动电话发展潮流。

二:IC版图设计简述

2.1IC版图设计定义

采用折叠式结构的两级全差分运算放大器的设计

目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路(CMFB)的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围(ICMR) (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比(CMRR)的仿真 (7) 6.2.3电源抑制比(PSRR)的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率(SR) (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录(整体电路的网表文件) (12)

采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构,按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器,采用折叠式结构可以获得很高的共模输入电压范围,与套筒式的结构相比,可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高,因此为了得到更高的增益,本设计采用了两级运放结构,第一级由M0-M10构成折叠式共源共栅结构,第二级由M11-M14构成共源级结构,既可以提高电压的增益,又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作,本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿,提高相位裕量! 另外,本文设计的是全差分运算放大器,与单端输出的运算放大器相比较,可以获得更高的共模抑制比,避免镜像极点及输出电压摆幅。 3. 共模反馈电路(CMFB )的选择 由于采用的是高增益的全差分结构,输出共模电平对器件的特性和失配相当敏感,而且不能通过差动反馈来达到稳定,因此,必须增加共模反馈电路(CMFB )来检测两个输出端

全差分运算放大器设计

全差分运算放大器设计 岳生生(200403020126) 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器,设计指标如下: ?直流增益:>80dB ?单位增益带宽:>50MHz ?负载电容:=5pF ?相位裕量:>60度 ?增益裕量:>12dB ?差分压摆率:>200V/us ?共模电压:2.5V (VDD=5V) ?差分输入摆幅:>±4V 二、运放结构选择

运算放大器的结构重要有三种:(a )简单两级运放,two-stage 。如图2所示;(b )折叠共源共栅,folded-cascode 。如图3所示;(c )共源共栅,telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ,即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ,输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构,都比较难达到该 要求,因此我们采用两级运算放大器结构。另外,简单的两级运放的直流增益比较小,因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大,故我们选择直接共源共栅的输入级,最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性,我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级:(1)、Cascode 级增大直流增益(M1-M8);(2)、共源放大器(M9-M12) 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益: 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 (>200V/us ) 转换速率(slew rate )是大信号输入时,电流输出的最大驱动能力。 定义转换速率SR :

差分编码器设计和高频小信号放大器的设计

专业课程设计任务书 第一周课题(四选一) 1.1M调幅接收机设计 要求:中心频率f0=1MHz,低频信号频率f m=10kHz。 2.锁相频率合成器设计 要求:锁相环使用C4046芯片,频率范围为10k~100k,步进10k。 3.LC低通滤波器设计 要求:设计一五阶Butterworth低通滤波器,截止频率为1.6MHz,输入、输出阻抗为50Ω 4.差分编码器(码发生器和编码器)设计 要求:码发生器输出一n=4的m序列伪码,码元传输速率10kB 第二周课题(三选一) 5.FSK调制解调系统设计 要求:码元传输速率1kB,载波频率分别为300kHz和600kHz 6.高频小信号放大器设计 要求:中心频率f0=1MHz,通频带30kHz<2Δf0.7<50kHz,电压增益不低于15dB 7.高频LC振荡电路设计制作 要求:(1)设计一个LC正弦波振荡电路 (2)电路采用单电源12V (3)可采用考毕兹,克拉波或西勒振荡器电路稳定输出频率 (4)振荡频率在1-2MHz连续可调 (5)在频率范围内输出峰峰值大于4V且无明显失真

课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标(电路功能及其精度等) (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)

一、课程设计题目 差分编码器设计 要求:码发生器输出N=4的序列伪码,码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理: DQPSK(Differential QuadriPhase-Shift Keying,差分四相正交相移健控)是在QPSK(四相正交绝对调相)的基础上作的改进,它克服了QPSK信号载波的相位模糊问题,用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示,信息源来的信码先通过串/并变换电路分成两路并行二进制信号,再送入差分编码器实现两路二进制(即四进制)的差分编码。由于格雷码有其自身的优点,即判决接收到一个信号码元时,如发生错误,最容易判为它相邻的信号码元,即最多错一比特,所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码,所以要在差分编码器和QPSK调制器之间做一个二-格变换电路,把双比特自然二进制码变换为双比特格雷码,再输入QPSK调制器。

全差分运算放大器设计

全差分运算放大器设计 岳生生(0126) 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器,设计指标如下: 直流增益:>80dB 单位增益带宽:>50MHz 负载电容:=5pF 相位裕量:>60度 增益裕量:>12dB 差分压摆率:>200V/us 共模电压:(VDD=5V) 差分输入摆幅:>±4V 运放结构选择

运算放大器的结构重要有三种:(a )简单两级运放,two-stage 。如图2所示;(b )折叠共源共栅,folded-cascode 。如图3所示;(c )共源共栅,telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ,即输出端的所有NMOS 管的 ,DSAT N V 之和小于,输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构,都比较难达到该要求,因此我们采用两级运算放大器结构。另外,简单的两级运放的直流增益比较小,因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大,故我们选择直接共源共栅的输入级,最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性,我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级:(1)、Cascode 级增大直流增益(M1-M8);(2)、共源放大器(M9-M12) 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益: 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 (>200V/us ) 转换速率(slew rate )是大信号输入时,电流输出的最大驱动能力。 定义转换速率SR : 1)、输入级: max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ,可以得到 1m C u g C ω =

电流镜负载的差分放大器设计概要

电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中,电流源起一个大电阻的作用,但不消耗过多的电压余度。而且,工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中,电流源的设计是基于对基准电流的“复制”,前提是已经存在一个精确的电流源可以利用。但是,这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流,这个基准电流再被复制,从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置,负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长,以减小由于边缘扩散所产生的误差。而且,短沟器件的阈值电压对沟道长度有一定的依赖性。因此,电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。

一、设计目标(题目) (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括: (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证(手工推导) (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18)

一、设计目标(题目) 电流镜负载的差分放大器 设计一款差分放大器,要求满足性能指标: ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤: 1、仿真单个MOS 的特性,得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性,推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。

差分放大器设计

第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法;学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点:差分放大器的传输特性及差模特性。 难点:恒流源的镜像电流;输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器,应用十分广泛。特别是在模拟集成电路中,常作为输入级或中间放大级,电路如图1所示。其中,T 1、T 2称为差分对管,常采用双三极管如5G921或BG319等,它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路,为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同,电路参数应完全对称,改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用,无论是温度的变化,还是电源的波动(称之为共模信号),对T 1、T 2两管的影响都是一样的。因此,差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式

如图1所示,差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式: ·双端输入—双端输出连接方式为①—A'—A ,②—B'—B ;③—C ,④—D 。 ·双端输入—单端输出连接方式为①—A'—A ,②—B'—B ;③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ,②—B —地:③—C ,④—D 。 ·单端输入—单端输出连接方式为①—A ,②—B —地:③、④分别接一电阻R L 到地。 连接方式不同,电路的特性参数有所不同。 2、静态工作点的计算 静态时,差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β (1) 故称为0I R I 的镜像电流,其表达式为 407.0E EE R R R V V I I +??== (2) 上式表明,恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路,则有 2021I I I Q C Q C == (3) 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== (4) {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ (5) 可见差分放大器的静态工作点,主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输

全差分套筒式运算放大器设计

全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器,采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益,电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示:

3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图

3.2 设计过程 在图1中,Mb1和M9组成的恒流源为差放提供恒流源偏置,且M1,M2完全一样,即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源,M5、M6和M7、M8构成了共源共栅电流源,M1、M2、M3、M4构成了共源共栅结构,可以显著提高输出阻抗,提高放大倍数(把M3的输出阻抗提高至原来的(gm3 + gmb3)ro2倍。但同时降低了输出电压摆幅。为了提高摆幅,控制增益,在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW,可以给一级放大电路分配3mA的电流。设计要求摆幅为3V,所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)(考虑沟道长度调制效应),可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中,C ox等于ε/t ox,μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示: 图3 增益及相位裕度 从图中可以看出,本设计的低频增益达到了74.25dB,达到了预期要求。3dB 带宽为35kHz左右,比较小,可见设计还有改进的余地。 当CL为2pF时,相位裕度: PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时,输出摆幅如下图所示,达到了3V。

差分放大器设计的实验报告

设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校:延安大学

一: 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+;负载Ω=k R L 20;输入差 模信号mV V id 20=。 二:性能指标要求 差模输入电阻Ω>k R id 10;差模电压增益15≥vd A ;共模抑制 比dB K CMR 50>。 三:方案设计及论证 方案一:

方案二

方案论证: 在放大电路中,任何元件参数的变化,都将产生输出电压的漂移,由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消,故构成差分放大电路。差分放大电路的基本性能是放大差模信号,抑制共模信号好,采用恒流源代替稳流电阻,从而尽可能的提高共模抑制比。 论证方案一:用电阻R6来抑制温漂 ?优点:R6 越大抑制温漂的能力越强; ?缺点:<1>在集成电路中难以制作大电阻; <2> R6的增大也会导致Vee的增大(实际中Vee不

可能随意变化) 论证方案二 优点:(1)引入恒流源来代替R6,理想的恒流源内阻趋于无穷,直流压降不会太高,符合实际情况; (2)电路中恒流源部分增加了两个电位器,其中47R的用来调整电路对称性,10K的用来控制Ic的大小,从而调节静态工作点。 通过分析最终选择方案二。 四:实验工作原理及元器件参数确定 ?静态分析:当输入信号为0时, ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知:R1=R4,R2=R3

全差分放大器设计

对于全差分放大器,一般可以得到更大的swing (由于差分信号),同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制;但其需要有两个匹配的反馈网络,以及共模反馈电路 顺便提一下,对于全差分的折叠共源共栅(folded cascode)放大器,需要注意 转换速率(正向与负向)对输入对差分对的尾电流源和cascode电流源的考虑 非主极点的位置–输入对管的drain节点(注意全差分没有镜像极点的问题..),如果考虑PMOS输入的结构,将会折叠到n管的cascode,从而减小此节点阻抗,提高此非主极点的频率;但是P输入结构亦有其问题,如直流增益和cmfb电路的速度(考虑cmfb控制的为cascode的pmos电流源) 关于共模反馈CMFB 从反馈环路来看,共模的稳定问题来源于闭环的共模增益:由于输入差分对的尾电流源的local-feedback,通常共模增益较小,导致运放无法控制其输出共模点;通过CMFB共模反馈电路,可以提高共模反馈环路的增益,以稳定共模信号。 设计CMFB需考虑补偿以减小环路的稳定时间(settling time)和提高稳定性。 从性能上,我们希望共模反馈的单位增益带宽足够大,但由于cmfb的环路相较于差模通路可能有更多高频极点,故此在一定的功耗要求下其UGB一般比较难做的高,有书中提到可以将其设计为差模UGB 的1/3 一般共模反馈的方法是控制放大器的电流源,这里如果是folded-cascode的结构,可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..(另一种考虑是控制尾电流源可能导致共模增益的问题) 另外,对于cmfb控制的尾电流源,常见将尾电流源分为两半,其中之一由cmfb控制,另一半接恒定偏置电流;这种结构的具体分析可见Gray书12.4.2节的内容,简单来说,single-stage的opamp中控制尾电流源的cmfb结构,其UGB主要为gmt/CL, 其中gmt为尾电流源的跨导,这里拆分尾电流源来减半cmc共模控制的部分,这样UGB减小,即缩减带宽来提升共模反馈环路的相位裕度,当然cmfb的增益相应也减小了;另外恒定偏置部分也可帮助共模电压的初始建立,减小cmfb大的扰动。 具体的,共模反馈可以分为连续时间和开关电容两类 连续时间的共模反馈 一般的问题是信号幅度的限制和共模信号干扰,具体的共模反馈的方法: 1.电阻分压resistive-divider (如下左图) 电阻和cm-sense amplifier的输入电容会引入一个极点,可以通过在电阻上并联电容的方法,引入一个左半平面零点,来减小高频极点的影响

全差分运算放大器设计说明

全差分运算放大器设计 岳生生(6) 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器,设计指标如下: ?直流增益:>80dB ?单位增益带宽:>50MHz ?负载电容:=5pF ?相位裕量:>60度 ?增益裕量:>12dB ?差分压摆率:>200V/us ?共模电压:2.5V (VDD=5V) ?差分输入摆幅:>±4V 二、运放结构选择

运算放大器的结构重要有三种:(a )简单两级运放,two-stage 。如图2所示;(b )折叠共源共栅,folded-cascode 。如图3所示;(c )共源共栅,telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ,即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ,输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构,都比较难达到该 要求,因此我们采用两级运算放大器结构。另外,简单的两级运放的直流增益比较小,因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大,故我们选择直接共源共栅的输入级,最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性,我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级:(1)、Cascode 级增大直流增益(M1-M8);(2)、共源放大器(M9-M12) 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益: 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 (>200V/us ) 转换速率(slew rate )是大信号输入时,电流输出的最大驱动能力。 定义转换速率SR :

采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数/模转换器(DAC)、模/数转换器(ADC)的广泛应用,高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标,然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约,而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要,本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间,同时要折衷考虑增益与频率特性及共模抑制比(CMRR)和电源抑制比(PSRR)等性能。 常见的用于主运放设计的结构大致可分3种:两级式(TwoStage)结构、套简式共源共栅(TelescopicCascode)结构及折叠式共源共栅(FoldCascode)结构。两级式结构的第1级可提供高的直流增益,而第2级提供大的输出摆幅。但由于第2级电流很大,故使得运放功耗大大增加,同时由于级联而多产生一个非主极点,速度及带宽都有所降低,需进行频率补偿,这样不仅增加的设计复杂度还会大大影响运放的速度;套简式共源共栅结构由于只有2条支路,功耗为三者 ,频率特性 ,但由于需要层叠多级管子,导致输出摆幅很低,在低电压工作下很难正常工作,并且输入输出端不能短接;而折叠式共源共栅结构的各参数特性介于前两者之间,增益基本与套简式共源共栅相同而低于两级运放,虽为4条支路,功耗及频率特性均远好于两级运

放,输出摆幅大于套筒式共源共栅结构,输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑,本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2.1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放,其优点为能提供更低的噪声,较大的输出电压摆幅和共模抑制比,可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大,作为输入器件可达到更高的增益,但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑,本设计采用PMOS管为输入管的共源共栅结构。如图1所示,PMOS管M0为偏置电流源,输入管M1,M2将在M0提供的固定偏置电流作用下,将差分输入电压转化为差分电流,经过共源共栅管M5,M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7,M8与M9,M10起到了稳定输出电平与提高增益的作用。

全差分套筒式共源共栅放大器及其共模反馈电路

一 毕业设计(论文)进展情况 运算放大器是许多模拟系统和混合数字信号系统中的一个完整部分,也是构成这些系统的基本单元. 因而设计高性能的运算放大器可以使系统的总体性能得到提高。 一、两级运算放大器分析 两级CMOS 运算放大器的设计 V DD V SS M1 M2 M3M4M5 M6 M7 M8 Vn C L C c vout vin1 vin2 iref x y 3 I d5 两级CMOS 运算放大器 1、基本目标 参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器,满足以下指标: 5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =- 5GB MHz = 10L C pF = 10/SR V s μ> out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度:60 为什么要使用两级放大器,两级放大器的优点: 单级放大器输出对管产生的小信号电流直接流过输出阻抗,因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中,增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值,但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压范围相矛盾。为了缓解这种矛盾引进了两级运放,在两极运放中将这两点各在不同级实现。如本文讨论的两级运

放,大的增益靠第一级与第二级相级联而组成,而大的输出电压范围靠第二级这个共源放大器来获得。 典型的无缓冲CMOS 运算放大器特性 边界条件 要求 工艺规范 见表2、3 电源电压 %105.2±±V 电源电流 100Μa 工作温度范围 0~70° 特性 要求 增益 dB 70≥ 增益带宽 ≥5MHz 建立时间 s μ1≤ 摆率 s /5μV ≥ ICMR ≥V 5.1± CMRR ≥60dB PSRR ≥60dB 输出摆幅 ≥V 5.1± 输出电阻 无,仅用于容性负载 失调 mV 10±≤ 噪声 ≤100Hz nV (1kHz 时) 版图面积 ≤50002)(最小沟道长度? 表1 典型的无缓冲CMOS 运算放大器特性 2、两级放大电路的电路分析 图1中有多个电流镜结构,M5,M8组成电流镜,流过M1的电流与流过M2电流 1,23,45/2d d d I I I ==,同时M3,M4组成电流镜结构,如果M3和M4管对称,那么相同的 结构使得在x ,y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化,为第二极放大器提供了恒定的电压和电流。图1所示,Cc 为引入的米勒补偿电容。

模电设计-电流镜负载的差分放大器..

模拟集成电路课程设计报告电流镜负载的差分放大器

摘要: 差分放大器是最重要的电路发明之一,它可以追溯到真空管时代。有于差动放大具有很多有用的特性,像对差模输入信号的放大作用和对共模输入信号的抑制作用,所以它已经成为当代高性能模拟电路和混合信号电路的主要选择。电流源在差分放大器中广泛应用,电流源起一个大电阻的作用,但不消耗过多的电压余度。在模拟电路中,电流源的设计是基于对基准电流的“复制”,稳定的基准电流则由一个相对复杂的电路来产生。在电流镜中,只需调整MOS管的W/L就能获得不同的、精确的复制电流。在本课程设计中,将根据典型电流镜负载差动对中,增益、带宽与MOS管W/L之间的关系,获得满足要求的放大器。

一.设计目标 ................................................................................................................................ - 1 - 二.单个MOS管的的特性 ...................................................................................................... - 2 - 2.1 、NMOS特性仿真...................................................................................................... - 2 - 2.2 、PMOS特性仿真 ...................................................................................................... - 4 - 三.电路设计与参数推导.......................................................................................................... - 6 - 3.1电路设计:.................................................................................................................... - 6 - 3.2手工推导参数................................................................................................................ - 7 - 四.差分放大器仿真 ................................................................................................................. - 9 - 4.1、HSPICE仿真:......................................................................................................... - 9 - 4.2、器件参数修改........................................................................................................... - 10 - 4.3 仿真波形..................................................................................................................... - 12 - 4.2、共模电平的范围:................................................................................................... - 13 - 4.3 数据对比..................................................................................................................... - 16 - 五.总结 ...................................................................................................................................... - 17 -

全差分CMOS运算放大器的设计毕业设计

CMOS运算放大器的设计

毕业设计(论文)原创性声明和使用授权说明 原创性声明 本人郑重承诺:所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知,除文中特别加以标注和致谢的地方外,不包含其他人或组织已经发表或公布过的研究成果,也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作了明确的说明并表示了谢意。 作者签名:日期: 指导教师签名:日期: 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计(论文)的规定,即:按照学校要求提交毕业设计(论文)的印刷本和电子版本;学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。 作者签名:日期:

学位论文原创性声明 本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名:日期:年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定,同意学校保留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名:日期:年月日 导师签名:日期:年月日

差分放大器-模拟集成电路课程设计

一、设计要求 低频增益: > 80 dB; 单位增益带宽: > 50 MHz; 负载电容: =5pF(可调整); 相位裕量: >60°; 增益裕量: >12dB。 二、电路结构的选择 1.共源共栅结构: 运算放大器的的结构主要有三种: (1)简单两级运放; (2)折叠共源共栅; (3)共源共栅。 共源共栅放大器的特点: (1)结合了CS、CG放大器的优点,Av较大且频带宽; (2)输出电压摆幅因层叠的MOS管而有所损失,在低电源电压运用中 是致命的; (3)在低电源电压电路中共源共栅结构因为要消耗过多的电压余度运用较少,此时需要多级CS放大器才能达到需要的增益,这会给放大器 的补偿带来更大困难。 折叠式共源共栅放大器的特点: (1)与套筒式结构相比,输出电压摆幅较大些; (2)折叠式共源共栅放大器的功耗较大、电压增益较低、极点频率较 低、噪声较高; (3)可使输入共模电平接近电源供给的一端电压。 2.反相放大器: COMS反相器通常由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管,N沟道管作为输入管。 COMS反相器具有如下特点: (1)静态功耗极低。在稳定时,COMS反相器工作时,总有一个MOS管 处于截止状态,流过的电流为极小的漏电流。 (2)抗干扰能力强。由于其阈值电压近似为0.5VDD,输入信号变化时, 过渡变化陡峭,所以低电平噪声容限和高电平噪声容限近似相等,且随电 源电压升高,抗干扰能力增强。 (3)电源利用率高。VOH=VDD,同时由于阈值电压随VDD变化而变化, 所以允许VDD有较宽的变化范围。 (4)输入阻抗高,带负载能力强。 本设计采用共源共栅结构和反相放大器级联的方式来达到设计要求。 首先采用共源共栅结构作为差分当大器的第一级,承担主要的放大能力以及尽可能宽的单位增益带宽。反相器作为第二级主要作为阻抗匹配,提高输出的带载能力,同时具有放大功能。同时在第二级输入和输出之间 加入串联RC负反馈网络,作为频率补偿,提高系统的稳定性,防止放大 器自激。 整个差分放大器的电路图如下图1所示:

全差分运放电路的设计

一个全差分运放电路的设计
王彦、嵇楚

内容安排
? ? ? ? ? 1)运放的设计要求 2)结构的选取 3)参数计算 4)仿真结果 5)性能指标

? ? ? ? ? ? ? ? ? ? ? ?
DC gian: Gain Bandwidth: Loading: Phase margin: Gain margin: Slew rate: Common mode: GBW of CMFB: Equivalent input noise: Input offset voltage: Output swing:
一、设计要求(spec)
>80dB >50Mhz =5pF >60 degree >12dB 200V/us 2.5 V(VDD = 5V) >10 Mhz <20 nV / Hz <10 mv > ± 2v (each output)

二、电路结构

三、参数计算
? 1)由Slewrate(200V/us)和C L (5pF) 确定各路 ? 电流: 采用R、C电容补偿的方法,选取 C C=2pF 输入级决定的Slewrate: I4 SRrise = CC ,得: I 4 = 400 μ A ,I 9 = 400μA 输出级决定的Slewrate:
SR fall = I6
选取Cfb =1pf,得:
C Ltotal
=
I6 CC + C L + C fb
I 6 = 1.6mA

差分放大器版图设计

.绪论 1.1 差分放大器的概述 差分放大器(Differential amplifier ),是能把两个输入电压的差值加以放大的电路,也称差动放大器。这是一种零点漂移很小的直接耦合放大器,常用于直流放大。它可以是平衡(术语“平衡”意味着差分)输入和输出,也可以是单端(非平衡)输入和输出,常用来实现平衡与不平衡电路的相互转换,是各种集成电路的一种基本单元。 由两个参数特性相同的晶体管用直接耦合方式构成的放大器。若两个输入端上分别输入大小相同且相位相同的信号时,输出为零,从而克服零点漂移。适于作直流放大器。 差分放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路(ECL, Emitter Coupled Logic?输入级。 差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。 很多系统在差分放大器的一个输入端输入信号,另一个输入端输入反馈信号,从而实现负反馈。常用于电机或者伺服电机控制,以及信号放大。 在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。 差分放大器可以用晶体三极管(晶体管)或电子管作为它的有源器件。 输出电压u0=u01-u02是晶体管T1和T2集电极输出电压uO1和u02之差。 当T1和T2的输入电压幅度相等但极性相反,即us仁-us2时,差分放大器的增益Kd称差模增益)和单管放大器的增益相等,即Kc Q Rc/re式中Rc=Rc仁Rc2,re 是晶体管的射极电阻。通常re很小,因而Kd较大。当us仁us2即两输入电压的幅度与极性均相等时,放大器的输出u0 应等于零,增益也等于零。实际放大电路不可能完全对称,因而这时还有一定的增益。这种增益称为共模增益,记为

差分放大器版图设计

一.绪论 1.1差分放大器的概述 差分放大器(Differential amplifier),是能把两个输入电压的差值加以放大的电路,也称差动放大器。这是一种零点漂移很小的直接耦合放大器,常用于直流放大。它可以是平衡(术语“平衡”意味着差分)输入和输出,也可以是单端(非平衡)输入和输出,常用来实现平衡与不平衡电路的相互转换,是各种集成电路的一种基本单元。 由两个参数特性相同的晶体管用直接耦合方式构成的放大器。若两个输入端上分别输入大小相同且相位相同的信号时,输出为零,从而克服零点漂移。适于作直流放大器。 差分放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路(ECL, Emitter Coupled Logic) 的输入级。 差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。 很多系统在差分放大器的一个输入端输入信号,另一个输入端输入反馈信号,从而实现负反馈。常用于电机或者伺服电机控制,以及信号放大。在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。 差分放大器可以用晶体三极管(晶体管)或电子管作为它的有源器件。输出电压u0=u01-u02,是晶体管T1和T2集电极输出电压u01和u02之差。当T1和T2的输入电压幅度相等但极性相反,即us1=-us2 时,差分放大器的增益Kd(称差模增益)和单管放大器的增益相等,即Kd≈Rc/re,式中 Rc=Rc1=Rc2,re是晶体管的射极电阻。通常re很小,因而Kd较大。当 us1=us2 ,即两输入电压的幅度与极性均相等时,放大器的输出u0应等于零,增益也等于零。实际放大电路不可能完全对称,因而这时还有一定的增益。这种增益称为共模增益,记为Kc。在实际应用中,温度变化和电源电压不稳等因素对放大作用的影响,等效于每个晶体管的输入端产生了一个漂移电压。利用电路的对称性可以使之互相抵消或予以削弱,使输出端的漂移电压大大减小。显然,共模增益越小,即电路对称性越好时,这种漂移电压也越小。 通常用差模增益Kd和共模增益Kc的比值Kd/Kc来表示差分放大器的性能。这个比值称为共模抑制比(CMRR)。一般差分放大器的共模抑制比约为几十分贝,性能较高的可达百分贝以上。 分析表明,共模抑制比CMRR≈βRe/hie,式中hie表示晶体管的输入电阻。因此采用电流放大系数β大的晶体管或复合管,或者采用恒流源电路代替发射极公共电阻Re都可以提高差分放大器的共模抑制比。图2是用恒流源代替Re的差分放大器。这种电路已广泛用于各种集成电路。

相关文档
最新文档