计算机组成与系统结构试题
一、选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）
1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。
2.（多线程、多核）技术体现了计算机并行处理中的空间并行。
3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数据一同存储在存储器里。
4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。
5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。
6.（流水线）技术体现了计算机并行处理中的时间并行。
7.（数据流）是执行周期中从内存流向运算器的信息流。
8.（指令周期）是取出并执行一条指令的时间。
9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。
10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、中规模集成电路）作为电子器件。
11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超大规模集成电路）作为电子器件。
12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、LRU算法、随机替换）。
13.Cache的功能由（硬件）实现，因而对程序员是透明的。
14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。
15.Cache由高速的（SRAM）组成。
16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加工）。
17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合控制方式）反映了时序信号的定时方式。
18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，
尽可能多地采用异步控制方式）。
19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控制方式）。
20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制方式）。
21.EPROM是指（光擦可编程只读存储器）。
22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷新）操作，外围电路复杂，速度慢。
23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但其使用的器件多，集成度不高。
24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的通用寄存器、强调对指令流水线的优化）。
25.奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简单的整数指令，也可发射（1）条浮点指令。
26.奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期内执行完毕。而对于用微程序实现的指令，也在（2、3）个时钟周期内执
行完毕。
27.奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括（可屏蔽中断、非屏蔽中断）。
28.奔腾CPU的异常中断是由指令执行引发的，包括（执行异常、执行软件中断指令）。
29.奔腾CPU是Intel公司生产的一种（超标量）流水处理器。
30.程序控制类指令的功能是（改变程序执行的顺序）。
31.从CPU来看，增加Cache的目的，就是在性能上使（主存、内存）的平均读出时间尽可能接近Cache的读出时间。
32.从执行程序的角度看，最低等级的并行是（指令内部）并行。
33.从执行程序的角度看，最高等级的并行是（作业级、程序级）并行。
34.存储器堆栈是由程序员设置出来作为堆栈使用的一部分（主存储器）。
35.当CPU和主存进行信息交换，即CPU（向主存存入数据、从主存读出数据、从主存读出指令）时，都要使用地址寄存器和数据寄存器。
36.当代总线分为（数据传送总线、仲裁总线、中断和同步总线、公用线）。
37.当代总线是一些标准总线，追求与（技术、结构、CPU、厂家）无关的开发标准。
38.当执行指令时，CPU能自动（递增）程序计数器的内容，使其始终保持将要执行的下一条指令的主存地址，为取下一条指令做好准备。
39.到目前为止，使用最为广泛的计算机形态是：（嵌入式计算机）。
40.堆栈是一种特殊的数据寻址方式，基于（FILO、LIFO）原理。
41.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，M SP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)→M SP，(SP)-1→SP，那么出
栈操作的动作顺序应为（(SP)+1→SP，(M SP)→A）。
42.冯?诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、（I/O设备、存储器）。
43.冯?诺依曼计算机体系结构的主要特点是（使用二进制数、存储程序）。
44.冯?诺依曼型计算机的设计思想是（存储程序并按地址顺序执行）。
45.广义地讲，并行性中的并发性是指两个以上事件在（同一时间间隔内）发生。
46.广义地讲，并行性中的同时性是指两个以上事件在（同一时刻）发生。
47.计算机的专用和通用是根据计算机的（效率、速度、价格、运行的经济性和适应性）来划分的。
48.寄存器堆栈是（CPU）中设置的一组专门用于堆栈的寄存器。
49.具有相同（计算机体系结构）的计算机，可以采用不同的（计算机组成）。
50.开发RISC系统的目标是：（使处理器的结构更简单，更合理、提高处理器的性能、提高处理器的执行效率、降低处理器的开发成本）。
51.流水CPU通常由（指令部件、指令队列、执行部件）等几个部分组成，这几个功能部件可以组成一个多级流水线。
52.奇偶校验无法检测（偶数个、偶数个）错误，更无法识别错误信息的（位置、内容）。
53.取出和执行任何一条指令所需的最短时间为（2）个CPU周期。
54.世界上第一台通用电子数字计算机ENIAC使用（电子管）作为电子器件。
55.适配器的作用是保证（I/O设备）用计算机系统特性所要求的形式发送或接收信息。
56.双端口存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的（读写）控制线路，可以对存储器中（任何）位置上的数据
进行独立的存取操作。
57.通用计算机可分为（超级计算机、大型机、服务器、工作站）、微型机和单片机。
58.微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成（微指令），存放到一个只读存储器里。当机器运行时，一条又
一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。
59.为了解决多个主设备同时（竞争）总线（控制）权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主
方。
60.为了提高浮点数的表示精度，当尾数不为（0）时，通过修改阶码并移动小数点，使尾数域的最高有效位为（1），这称为浮点数的规格化表
示。
61.为了执行任何给定的指令，必须对指令操作码进行测试，以便识别所要求的操作，CPU中的（指令译码器）就是完成这项工作的。
62.相对于硬布线控制器，微程序控制器的优点在于（结构比较规整、复杂性和非标准化程度较低、增加或修改指令较为容易）。
63.相联存储器是以（关键字、内容）来访问存储器的。
64.虚拟存储器可看作是一个容量非常大的（逻辑）存储器，有了它，用户无需考虑所编程序在（主存）中是否放得下或放在什么位置等问题。
65.虚拟地址空间的大小实际上受到（辅助存储器）容量的限制。
66.虚拟地址由（编译程序）生成。
67.一个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为（算术流水线、指令流水线、处理机流水线、
宏流水线）。
68.一条机器指令是由若干条（微指令）组成的序列来实现的，而机器指令的总和便可实现整个指令系统。
69.一条机器指令是由若干条微指令组成的序列（通常叫做（微程序））来实现的，而机器指令的总和便可实现整个指令系统。
70.一条指令中的操作数地址，可以有（0、1、2、3）个。
71.一种（计算机组成）可以采用多种不同的（计算机实现）。
72.以下4种类型指令中，执行时间最长的是（SS型指令）。
73.以下4种类型指令中，执行时间最短的是（RR型指令）。
74.以下关于流水线技术的描述中，正确的是（就一条指令而言，其执行速度没有加快、就程序执行过程的整体而言，程序执行速度大大加快、
适合于大量的重复性的处理）。
75.以下句子中，正确的是（CPU中的微程序是可重写的、可以通过修改成品CPU来改变CPU的译码方式）。
76.以下句子中，正确的是（各条指令的取指阶段所用的CPU周期是完全相同的、由于各条指令的功能不同，指令的执行阶段所用的CPU周期
是各不相同的）。
77.以下句子中，正确的是（一条指令的取出阶段需要1个CPU周期时间、一条指令的执行阶段需要至少1个CPU周期时间）。
78.以下指令存在哪些类型的数据相关？（RAW相关、WAW相关）
https://www.360docs.net/doc/d49914908.html,D R6, B ；M(B)?R6，M(B)是存储器单元
80.MUL R6, R7 ；(R6)×(R7)?R6
81.以下指令存在哪些类型的数据相关？（WAR相关）
82.STA M(x)，R3 ；(R3)->M(x)，M(x)是存储器单元
83.ADD R3，R4，R5 ；(R4)+(R5)->R3
84.以下指令存在哪些类型的数据相关？（WAW相关）
85.MUL R3，R1，R2 ；(R1)×(R2)->R3
86.ADD R3，R4，R5 ；(R4)+(R5)->R3
87.硬布线控制器的特点是（设计非常复杂，且代价很大、调试非常复杂，且代价很大、速度较快，主要取决于逻辑电路的延迟）。
88.运算型指令的寻址与转移型指令的寻址，其不同点在于（前者取操作数，后者决定程序转移地址）。
89.在（定点）运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其（最高）符号位始终指示正确的符号。
90.在CPU中，操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成（取指令、
执行指令、分析指令、取操作数）的控制。
91.在CPU中，程序计数器用来保存（下一条指令的地址）。
92.在CPU中，跟踪指令后继地址的寄存器是（程序计数器）。
93.在CPU中，控制器通常由（程序计数器、指令寄存器、指令译码器、时序发生器）和操作控制器组成。
94.在CPU中，数据寄存器用来暂时存放（由主存读出的一条指令、由主存读出的一个数据字、向主存存入的一条指令、向主存存入的一个数
据字）。
95.在CPU中，运算器的主要功能是进行（算术运算、逻辑测试、逻辑运算）。
96.在CPU中，运算器通常由（算术逻辑单元、累加寄存器、数据寄存器、状态条件寄存器）组成。
97.在CPU中，指令寄存器用来保存（当前指令）。
98.在CPU中，状态条件寄存器（PSW）用来保存（标志位、条件码、中断信息、状态信息）。
99.在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是（1.M），这是因为规格化的浮点数的尾数域最左（最高有效
位）总是（1），故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达（24）位。
100.在操作控制器中，(微程序控制器)是采用存储逻辑来实现的。
101.在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。
102.在对RISC机器基本概念的描述中，正确的是（RISC机器一定是流水CPU）。
103.在对流水CPU基本概念的描述中，正确的是（流水CPU是一种非常经济而实用的时间并行技术）。
104.在计算机的流水处理过程中，要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流。但由于流水过程中会出现（资源相关、数据相关、控制相关）等相关冲突，实现流水线的不断流是困难的。
105.在计算机系统的层次结构中，（高级语言级、汇编语言级）采用符号语言。
106.在计算机系统的层次结构中，（微程序设计级、操作系统级、机器语言级）采用二进制数语言。
107.在计算机系统的层次结构中，属于软件级的是（高级语言级、汇编语言级）。
108.在计算机系统的层次结构中，属于软硬件混合级的是（操作系统级）。
109.在计算机系统的层次结构中，属于硬件级的是（微程序设计级、机器语言级）。
110.在计算机系统中，CPU管理外围设备的方式，除了程序查询之外，还包括（程序中断、DMA、通道、PPU）。
111.在计算机中,（CPU对主存的读取、CPU对主存的写入、输入设备与主存的数据交换、输出设备与主存的数据交换）一般都采用异步控制方式，以保证执行时的高速度。
112.在流水CPU中，为了解决执行段的速度匹配问题，一般采用的方法包括：（将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分，分别处理定点运算指令和浮点运算指令、在浮点执行部件中，包括浮点加法部件和浮点乘/除部件，它们可以同时执行不同的指令、浮点运算部件以流水线方式工作）。
113.在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由（取指令、指令译码、计算操作数地址、取操作数）等几个过程段组成。
114.在流水过程中存在的相关冲突中，（控制相关）是由转移指令引起的。
115.在流水过程中存在的相关冲突中，（数据相关）是由于指令之间存在数据依赖性而引起的。
116.在流水过程中存在的相关冲突中，（资源相关）是指多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突。
117.在流水计算机中采用多体交叉存储器，其目的是（解决存储器的速度匹配问题、使存储器的存取时间能与流水线中其他过程段的速度相匹配）。
118.在奇偶校验中，只有当数据中包含有（偶数、奇数）个1时, 偶校验位C=（0、1）。
119.在一个计算机系统中，宏流水线是指程序步骤的并行，是（处理机）级流水线。
120.在一个计算机系统中，算术流水线是指运算操作步骤的并行，是（部件）级流水线。
121.在一个计算机系统中，指令流水线是指指令步骤的并行，是（处理器）级流水线。
122.在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是（全相联映射方式、直接映射方式、组相联映射方式）。
123.在总线仲裁方式中，（集中式）仲裁需要（中央仲裁器）。
124.指令的顺序寻址方式，是指下一条指令的地址由（程序计数器）给出。
125.指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此，（程序计数器）的内容必须相应改变，以便及时跟踪新的指令地址。
126.指令格式就是（指令字）用二进制代码表示的结构形式。
127.指令格式中的（操作码）字段，用来表征指令的操作特性与功能。
128.指令格式中的地址码字段，通常用来指定参与操作的（操作数）或其地址。
129.指令流是取指周期中从内存流向（控制器）的信息流。
130.中央处理器包括（运算器、控制器、Cache）。
131.状态条件寄存器（PSW）通常保存（运算结果进/借位标志、运算结果溢出标志、运算结果为零标志、运算结果符号标志）和运算结果为负标志。
132.总线的特性包括（物理特性、功能特性、电气特性、时间特性）。
二、简答题（20分，每题4分）
1.Cache存储器中为什么会产生替换？请列举3种常用的替换算法。
【解】
Cache工作原理要求它尽量保存最新数据，当一个新的主存块需要拷贝到Cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。
常用替换算法包括：最不经常使用(LFU)算法、近期最少使用(LRU)算法、随机替换。
2.多处理机系统与机群系统有什么差别？
【解】
多处理机系统由若干台独立的计算机组成，每台计算机能够独立执行自己的程序，彼此之间通过互连网络连接，实现程序之间的数据交换和同步。
机群系统是一组完整的计算机互连，它们作为一个统一的计算资源一起工作，并能产生一台机器的印象。
3.多机系统中的紧耦合系统与松耦合系统有什么差别？
【解】
紧耦合系统又称直接耦合系统，指计算机间物理连接的频带较高，一般是通过总线或高速开关实现计算机间的互连，可以共享主存。
松耦合系统又称间接耦合系统，一般是通过通道或通信线路实现计算机间的互连，可以共享外存设备。
4.多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？
【解】
CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。
5.何谓动态执行技术？
【解】
所谓动态执行技术，就是通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序
6.请比较虚拟存储器和Cache这两种存储系统的相似之处和主要区别。
【解】
相似之处：①把程序中最近常用的部分驻留在高速的存储器中；②一旦这部分变得不常用了，把它们送回到低速的存储器中；③这种换入换出是由硬件或操作系统完成的，对用户是透明的；④力图使存储系统的性能接近高速存储器，价格接近低速存储器。
主要区别：在虚拟存储器中未命中的性能损失要远大于Cache系统中未命中的损失。
7.请简述Cache的基本工作过程。
【解】
当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。
8.请简述存储器扩展的3种方法。
【解】
存储器芯片的容量是有限的，需要在字向和位向两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法、字位同时扩展法。
位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。
字扩展法：仅在字向扩充，而位数不变，由片选信号来区分各片地址。
字位同时扩展法：在字向和位向同时进行扩展。
9.请简述CPU对存储器进行读/写操作的过程。
【解】
首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。
10.请简述单机系统中单总线、双总线和三总线结构彼此之间有什么不同？
【解】
单总线结构：使用一条单一的系统总线来连接CPU、主存和I/O设备。总线只能分时工作，使信息传送的吞吐量受到限制。
双总线结构：在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担。主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU
三总线结构：在双总线系统的基础上增加I/O总线，其中，系统总线是CPU、主存和通道（IOP）之间进行数据传送的公共通路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路。通道实际上是一台具有特殊功能的处理器，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。
11.请简述计算机并行处理技术中的时间并行和空间并行。
【解】
时间并行：让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件，是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。
空间并行：以“数量取胜”为原则来大幅度提高计算机的处理速度。空间并行技术主要体现在多处理器系统和多计算机系统。
12.请简述现代计算机系统中的多级存储器体系结构。
【解】
为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
13.请简述计算机的流水处理过程。
【解】
为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。
14.请简述运算器的单总线、双总线和三总线结构形式彼此之间有什么不同？
【解】
单总线结构：所有部件都接到同一总线上。在同一时间内,只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做,而
且还需要两个缓冲寄存器。
双总线结构：两个操作数同时加到ALU进行运算,只需要一次操作控制就可以得到运算结果。但是因为两条总线都被输入数占据，因而ALU 的输出不能直接加到总线上去，而必须在ALU输出端设置缓冲寄存器。
三总线结构：ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。
15.如何区分选择型DMA控制器和多路型DMA控制器？
【解】
选择型DMA控制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备，在某一段时间内只能为一个设备服务。
多路型DMA控制器不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作。
16.如何区分选择通道、数组多路通道和字节多路通道？
【解】
选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。
数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。
字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。
17.什么是页式虚拟存储器中的快表？
【解】
为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表，以减少时间开销。快表由硬件组成，它比页表小得多。
18.什么是虚拟存储器中的段页式管理？
【解】
采用分段和分页结合的方法。
程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。
19.什么是EDRAM芯片？它有何好处？
【解】
EDRAM芯片又称增强型DRAM芯片，它是在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器（Cache），从而使DRAM芯片的性能得到显着改进。
20.为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速CPU和存储器之间有效传输的特殊措施？
【解】
主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；
采用并行操作的双端口存储器；
在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间；
在每个存储器周期中存取几个字。
21.虚拟存储器中的页面替换策略和Cache中的行替换策略有什么显着不同？
【解】
①缺页至少要涉及一次磁盘存取，以读取所缺的页面，系统损失比Cache未命中大得多；
②页面替换是由操作系统软件实现的；
③页面替换的选择余地很大，属于一个进程的页面都可替换。
22.在主存与Cache间为什么要建立地址映射？请简述3种不同的地址映射方式。
【解】
与主存容量相比，Cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。
地址映射方式有全相联方式、直接方式和组相联方式三种：
全相联映射方式：将主存的一个块直接拷贝到Cache中的任意一行上。
直接映射方式：一个主存块只能拷贝到Cache的一个特定行位置上去。
组相联映射方式：将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。
三、应用题
1.CPU执行一段程序时，Cache完成存取的次数为2000次，主存完成存取的次数为180次，已知Cache存储周期为40ns，主存存储周期为250ns，求Cache的命中率、Cache/主存系统的效率和平均访问时间。（10分）
【解】
Nc = 2000，Nm = 180
tc = 40 ns，tm = 250 ns
∴命中率h = Nc/(Nc+Nm) = 2000/(2000+180) = 0.917 = 91.7%
平均访问时间ta = h*tc+(1-h)tm = 0.917*40+(1-0.917)*250 = 57.43 ns
效率e = tc/ta = 40/57.43 = 0.6965 = 69.65%
2.将十进制数-0.421875转换成IEEE-754标准的32位浮点规格化数，要求给出具体过程。（10分）
【解】
首先分别将十进制数转换成二进制数：
(-0.421875)10=-0.011011
然后移动小数点，使其在第1，2位之间
-0.011011=-1.1011×2-2 e=-2
于是得到：
S=1，E=-2+127=125，M=1011
最后得到32位浮点数的二进制存储格式为：
1 011 1110 1 101 1000 0000 0000 0000 0000 = (BED80000)16
3.假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，2，5，4，5，2，5，2，3，5，2，4号。用列表法求采用FIFO+LRU替换策略时的命中率。（10分）
【解】
求解表格如下所示
4.利用串行方式传送字符，每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是是180个字符/秒，每一个字符格式规定包含11个数据位（1个起始位、1个停止位、1个校验位、8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？（10分）
【解】
波特率为：
11位×180/秒 = 1980波特
每个比特位占用的时间Td是波特率的倒数：
Td = 1/1980 = 0.505×10-3s = 0.505ms
5.某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为50MHz，总线带宽是多少 (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少（10分）
【解】
设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：
(1)32位=4Byte，
总线带宽Dr = D/T = D ×1/T = D×f = 4B×50×106/s = 200MB/s
(2)64位=8Byte，
总线带宽Dr = D×f = 8B×100×106/s = 800MB/s
6.某16位机器所使用的指令格式和寻址方式如下所示。指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存中的一个单元。MOV 是传送指令，LDA为读数指令，STA为写数指令。
15 10 9 8 7 4 3 0
MOV D, S
15 10 9 8 7 4 3 0
STA M, S
15 10 9 8 7 4 3 0
LDA M, S 要求：⑴ 分析三种指令的指令格式特点。⑵ CPU完成哪一种操作所花时间最短？哪一种操作所花时间最长？第2种指令的执行时间有时会等于第3种指令的执行时间吗？为什么？（10分）
【解】
⑴ 第1种指令是单字长二地址指令，RR型；
第2种指令是双字长二地址指令，RS型；
7.若浮点数的IEEE-754标准存储格式为(41D4C000)16，求该浮点数的十进制值，要求给出具体过程。（10分）
【解】
将16进制数展开后，可得二进制数格式为
(41D4C000)16 = 0 100 0001 1 101 0100 1100 0000 0000 0000
S=0，E=1000 0011=131，M=101010011
指数e=E-127=131-127=(4)10
包括隐藏位1的尾数1.M=1.101010011
于是有
ｘ=(-1)s×1.M×2e=(1.101010011)×24=11010.10011=(26.59375)10
8.设有一个具有20位地址和64位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由256K x 8位SRAM芯片组成，需要多少片？
（3）需要多少位地址作芯片选择？为什么？（10分）
【解】
（1）220 * 64 / 8 B = 1M * 8 B = 8 MB
（2）8MB / (256K * 8 / 8 B) = 8MB / 256KB = 32片
（3）∵每8片芯片组成一组256K * 64位的存储器，每片芯片有18位地址（对应于256K个存储单元）
∴低18位地址直接接芯片的18位地址端，高2位地址通过2：4译码器作芯片选择。
9.已知ｘ＝2010×ｙ＝2100×ｘ＋ｙ运算，要求给出具体过程。假设阶码3位，尾数8位，阶码和尾数均采用双符号位补码表示，舍入处理采用0舍1入法。（10分）
【解】
[ｘ]浮
[ｙ]浮＝00 100, 11.01010011
（1）△E＝E x- E y = -2，应使Mｘ右移2位，Eｘ加2,
∴[ｘ]浮＝00 100, 00.00110100(11)
（2）
0 0. 0 0 1 1 0 1 0 0 (1 1)
＋ 1 1. 0 1 0 1 0 0 1 1
1 1. 1 0 0 0 0 1 1 1 (1 1)
∴ｘ+ｙ
（3）左规
ｘ+ｙ＝00 011, 11.00001111(10)
（4）舍入
采用0舍1入法处理，则有
1 1. 0 0 0 0 1 1 1 1
＋ 1
1 1. 0 0 0 1 0 0 0 0
∴ｘ+ｙ＝00 011, 11.00010000
（5）阶码符号位为00，不溢出
∴ｘ＋ｙ＝(00 011, 11.00010000)补原＝2011×
10.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB) 5个过程段，共有15条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（10分）
【解】
（1）
S
WB
MEM
EX
ID
IF
T （2）
若T取15个周期，输入15条指令，输出11条指令，
则吞吐率 = 11 / (15*100ns) = 11 / (15*100*10-9 s) =7.3*106 条指令/秒 = 7.3 MIPS
若T取19个周期，输入19条指令，输出15条指令，
则吞吐率 = 15 / (19*100ns) = 15 / (19*100*10-9 s) =7.9*106 条指令/秒 = 7.9 MIPS
11.主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？（10分）
【解】
∵ 2 GB = 231 B
∴ 虚拟地址为31位
∵ 256 MB = 228 B
∴ 物理地址为28位
页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K
12.设有一个具有20位地址和64位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由256K x 8位SRAM芯片组成，需要多少片？
（3）需要多少位地址作芯片选择？为什么？（10分）
【解】
（1）220 * 64 / 8 B = 1M * 8 B = 8 MB
（2）8MB / (256K * 8 / 8 B) = 8MB / 256KB = 32片
（3）∵每8片芯片组成一组256K * 64位的存储器，每片芯片有18位地址（对应于256K 个存储单元） ∴低18位地址直接接芯片的18位地址端，高2位地址通过2：4译码器作芯片选择。 13.
如图所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器(具有自增功能)，M 为主存(受R/W 信号控制)，AR 为地址寄存
器，DR 为数据缓冲寄存器，ALU 由+、-控制信号决定完成何种操作，控制信号G 控制的是一个门电路。另外，线上标注有控制信号，例如Y i 表示Y 寄存器的输入控制信号，R 1o 为寄存器R 1的输出控制信号，未标字符的线为直通线，不受控制。
取数指令“LDA (R0), R3”的含义是将(R0)为地址的主存单元的内容取至寄存器R3中，请画出其指令周期流程图，并列出相应微操作控制
信号序列。（10分）
【解】
LDA (R0), R3
(R0) → R3
PCo, G, ARi
R/W = R
DRo, G , IRi
R0o, G, ARi
R/W = R
DRo, G, R3i
B 总线
A 总线
北邮高级计算机系统结构实验二三四五
实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。
图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。
图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }
计算机组成原理考试题库
计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
计算机体系结构实验报告二
实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。
计算机组成原理模拟试题
计算机组成原理 1．(45.75)10=(___________)16 2．若[X]补=1.0110，则[1/2X]补=___________。 3．若X补=1.1001，按舍入恒置1法舍去末位得__________。 4．运算器的核心部件是__________。 5．动态MOS存储器的刷新周期安排方式有____________、 _____________、_____________。 6．若地址码8位，按字节编址则访存空间可达___________，若地址码10位，则访存空间可达_____________，若地址码20位，则访存空间可达_____________。 7．CPU中用于控制的寄存器有_______________________、 __________________ 和_____________________三种；8．控制器的组成方式可分为______________________和微程序控制器两类。 9．按数据传送方式，外围接口可分为_________________和 __________________。 10．指令中的操作数一般可分为_______操作数和_______操作数。11．申请掌握使用总线的设备，被称为__________。 12．某CRT显示器，分辨率800列╳600行，如果工作在256色模式下，则至少需要_________字节的显示存储器。 选择题: 1、浮点加减中的对阶是（） A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同 C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同 2、下列哪一个属于检错纠码（） A. BCD码 B. ASCII码 C. 奇偶校验码 D. 8421码 3、指令格式可表示为（）和地址码的形态 A.指令码 B. 操作码 C.微指令 D. 寄存器码 4、在不同速度的设备之间传送数据( )
计算机组成原理试题库(含答案)
计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A. 21 B. 17 C. 19 D.20 4.指令系统中采用不同寻址方式的目的主要是( C )。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 5.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是( A )的简称。 A.精简指令系统计算机 B.大规模集成电路
C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_ C _____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。 10．浮点数的表示范围和精度取决于__C____ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。 11．中断向量可提供___C___。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址；D．主程序的断点地址。 12．加法器采用先行进位的目的是____C__ 。 A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题库集及答案
计算机组成原理试题库集及答案
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：
计算机组成原理试题及答案
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
计算机组成原理练习题
填空题 1、存储器容量为256K，若首地址为00000H，则末地址为。 2、若某奇偶校验码编码为010000100，则采用的校验方案是。 3、DRAM存储器行、列地址要分两次打入，为了实现行、列地址的区分，需要给存储芯片提供地址选通信号和。 4、存储器容量的扩展有、和三种方式。 5、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是。 6、操作数有效地址出现在地址码位置的寻址方式称为寻址。 7、任何指令周期的第一步必定是周期。 8、当产生中断请求时，用程序方式有选择地封锁部分中断，而允许其余部分中断仍能得到响应，称为。 9、通常根据流水线使用级别的不同，可把流水线分成部件级、处理机级和系统级流水线，指令处理流水线属于级。 10、从计算机系统结构的发展和演变看，近代计算机采用以作为全机中心的系统结构。 11、十进制数-54表示成补码形式为（用1个符号位，7个数值位表示）。 12、磁表面存储器是以作为记录信息的载体，通过对信息进行记录和读取。 13、存储器间接寻址方式指令执行过程中，除取指外CPU还需要访问内存次才能获得操作数。 14、组成32M×8位的存储器，需要1M×4位的存储芯片片。 15、微指令格式分为型微指令和型微指令，其中，前者的并行操作能力比后者强。 16、在CPU中，存放后继指令地址的寄存器是。 17、若X的原码为01000011，其补码为，其移码为。 18、总线的仲裁方式有和两种。 19、引起中断的设备或事件称为。 20、虚拟存储器指的是__________层次，它给用户提供了一个比实际__________空间大得多的__________空间. 21、运算器的两个主要功能是：__________，__________。 22、计算机硬件由_______、_______、存储器、输入设备和输出设备五大部件组成。 23、奇偶校验法只能发现_______数个错，不能检查无错或_______数个错。 24、八进制数37.4Q转换成二进制数为__________。 25、数x的真值-0.1011B，其原码表示为____________。 26、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于__________类指令，这类指令在指令格式中所表示的地址不是__________的地址，而是__________的地址。27、直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对__________的控制，数据交换不经过CPU,而直接在内存和__________之间进行。 28、RISC的中文含义是__________，CISC的中文含义是__________。 对于n+1位（包含一位符号位）的补码纯小数来说，它能表示的最小数据是。 29、、控制器产生控制信号的方法有与，其中需要有控制存储器支持的是。
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器
北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)
目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。
计算机组成原理试卷及答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同 6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时 间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间
计算机组成原理试题及答案
《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １