任意信号发生器设计DDS

任意信号发生器设计发布时间：2011-07-08 12:45:53 技术类别：| |

目录

绪论

EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL主要有VHDL、V erilog HDL、ABEL、AHDL、System Verilog和SystemC。其中VHDL、Verilog H DL在现在的EDA设计中使用最多，并且我们学习的是VHDL的编程方法和实用技术。

VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardw are Description Language,由IEEE（The Institute of Electrical and Elec tronics Engineers）进一步发展，并在1987年作为“IEEE标准1076”公布。从此VHDL成为硬件描述语言的业界标准之一。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。

现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。

本文主要介绍了EDA在设计波形发生器中的应用，完成了锯齿波、三角波、占空比可调的方波、占空比50%的方波以及正弦波设计，同时还能起到对频率、幅值、占空比的调节，用原理图及VHDL语言完成了整个系统的设计，并用实验箱完成了所有功能硬件调试。

第1章DDS原理

1.1 DDS原理和结构

基于DDS技术的函数信号发生器由相位累加器、波形存储器ROM、数模转换器DAC和低通滤波器LPF组成，相位累加器和波形存储器ROM在FPGA器件EP1K 30TC144-3中实现，系统框图如图1所示：

图1 DDS系统框图

在系统时钟脉冲fc的作用下，相位累加器以步长K不停地累加（K又称为频率控制字），累加输出作为ROM地址输入进行查表，ROM输出值即是波形数字幅度值，把该数据送至DAC转换成模拟量输出，再经滤波器平滑后输出所需波形。由相位累加器字长N的限制，累加到一定值后输出将会溢出，这样波形存储器的地址就会循环一次，即输出波形循环一周。因此改变步长就可以改变相位累加器的溢出时间，在时钟不变的条件下就可改变输出频率。输出波形的频率为

(1)