模块双向端口的testbench编写方法

/////////////////////////////////////////////////////////////////////////

//Design unit : RAM16X8

// :

//File name : RAM16X8.sv

// :

//Description : 16X8 RAM

// :

// :

//Limitations : None

//Auther : yanfengzhang

/////////////////////////////////////////////////////////////////////////

module RAM16X8 (inout wire [7:0] Data,input logic [3:0] Address,input logic n_CS,n_WE,n_OE); logic [7:0] mem[0:15];

assign Data=(~n_CS & ~n_OE)? mem[Address]:'z;

always_latch

begin

if(~n_CS & ~n_WE & n_OE)

mem[Address]<=Data;

end

endmodule

/////////////////////////////////////////////////////////////////////////

//Design unit : testbench

// :

//File name : testbench.sv

// :

//Description : The testbench for all modules of this project

// :

// :

//Limitations : None

//Auther : yanfengzhang

/////////////////////////////////////////////////////////////////////////

`timescale 1ps/1ps

`include "D:/questasim/examples/RAM16X8.sv"

module testbench;

reg pn_CS,pn_WE,pn_OE;

reg [3:0] paddress;

reg [7:0] ca;

wire [7:0] pdata;

RAM16X8 s0 (pdata,paddress,pn_CS,pn_WE,pn_OE);//理解例化和C语言中的调用的区别

assign pdata=(pn_OE)?ca:'z; //当双向端口开始输出时切断由testbench给双向端口的激

//励，改成高阻态

always

begin

for(int j=0;j<16;j++)

begin

#5 paddress=j;

end

end

always

begin

for(int j=0;j<16;j++)

begin

#5 ca=8'b10010010+j;

end

end

initial

begin

pn_CS=0;

pn_WE=0;

pn_OE=1;

#200 pn_WE=1;

pn_OE=0;

end

endmodule