数电课程设计频率计报告样本

目录

第一章设计题目 (2)

第二章设计任务级要求 (2)

第三章原理电路和程序设计 (2)

一、系统概述 (2)

1.设计方案的选择 (2)

测频法 (2)

测周期法 (2)

2.整体方框图及原理 (3)

二、单元电路设计 (3)

1.放大整形电路 (3)

2.时基电路 (3)

3.闸门及逻辑控制电路 (4)

4.计数锁存电路( 含报警电路) (5)

5.译码显示电路 (6)

5.整体电路图 (7)

6.整机元件清单 (7)

第四章电路调试过程与结果 (8)

第五章设计小结 (10)

一、设计任务完成情况 (10)

二、问题及改进 (11)

三、心得体

会………………………………

…………………………………

(11)

参考文

献………………………………

…………………………………

(11)

附

录………………………………

…………………………………

(12)

第一章设计题目

简易数字频率计电路设计

数字频率计是用数字显示

被测信号频率的仪器, 被测信

号能够是正弦波、方波或其它

周期性变化的信号。如配以适当的传感器, 能够对多种物理量进行测试, 比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此, 数字频率计是一种应用很广泛的仪器。

第二章设计任务及要求

要求设计一个简易的数字频率计, 测量给定信号的频率, 并用十进制数字显示, 具体指标为:

1) 测量范围: 1HZ—9.999KHZ, 闸门时间1s;

10 HZ—99.99KHZ, 闸门时间0.1s;

100 HZ—999.9KHZ, 闸门时间10ms;

1 KHZ—9999KHZ, 闸门时间1ms;

2) 显示方式: 四位十进制数

3) 当被测信号的频率超出测量范围时,报警.

第三章原理电路和程序设计

一、系统概述

1.设计方案的选择

测频法

所谓频率, 就是周期性信号在单位时间 (1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N, 则其频率可表示为 fx=N/T 。因此, 能够将信号放大整形后由计数器累计单位时间内的信号个数, 然后经译码、显示输出测量结果, 这是所谓的测频法。

测周期法

测周期法使用被测信号来控制闸门的开闭, 而将标准时基脉冲经过闸门加到计数器, 闸门在外信号的一个周期内打开, 这样计数器得到的计数值就是标准时基脉冲外信号的周期值, 然后求周期值的倒数, 就得到所测频率值。

由以上两方案的介绍可知, 测频法中, 当量程大的时候, 误差较大, 如量程为1 KHZ—9999KHZ时, 误差为K1 。而测周期法中, 最后要用电路对周期值进行求倒数, 电路硬件的消耗大。综合, 误差范围和电路成本, 本设计选择测频法。

2.整体方案及原理框图

本设计采用测频法进行原理图的设计。其中, 包括以下单元电路: 放大整形电路、时基电路、闸门及逻辑控制电路、计数锁存电路、译码显示电路。

( 如图3.1.2)

二、单元电路设计

1.放大整形电路

原理图如图3.2.1所示。

本单元的作用是将待测信号按一定的比例放大, 再经过555组成的施密特触发器, 进行整形。使幅值较小的多种信号输出端( 图3.2.1中的signal worked端) 的输出变成只有高电平和低电平的数字信号。

如图3.2.1所示, 本单元电路包括由LM741组成的正相比例放大电路和由555组成的施密特触发器电路, 它们分别承担放大和整形的功能。由于设计要求没有明确指定放大倍数, 因此在此电路中, 我把放大倍数大约设成100倍。由图3.2.1电阻放置可知放大倍数:

1/31R R +=β

故取K R 11=, K R 1003=。

2.时基电路

原理图如图3.2.2所示。

本单元的作用是为计数器提供1ms 、 10ms 、 100ms 、 1s 四种计数的时间, 从而能够得到不同范围的频率值。其中, 四个信号分别由输出端1kHz signal out, 100Hz signal out, 10Hz signal out, 1Hz signal out 输出。

如图3.2.2所示, 本单元电路包括由555组成的脉冲发生器和由两片CD4518组成的分频电路。由公式)*)221/((43.1f C R R +=, 可取

图3.2.2中的K R 5.71=,K R 682=,nF C 10=。这样, 555的Q 端就能够输出一个频率为1kHz 的信号, 再经过CD4518的三级十分频分别得到100Hz, 10Hz, 1Hz 的信号。这些信号的周期分别为1ms 、 10ms 、 100ms 、 1s, 这就是闸门及逻辑控制电路中需要控制的计数器的计数时间。在本单元电路中, 选择计数器CD4518进行分频是考虑到经济问题, CD4518中集成了两个模块的十进制计数器, 且一片只需1.5元。其详细资料请看附录。

3.闸门及逻辑控制电路

原理图如图3.2.3所示。

本单元的作用是提供闸门来控制计数器的计数时间, 从而得到不同范围的频率值。为锁存器提供锁存信号, 提供计数器的清零信号。如图3.2.3中, count signal 是输出计数器的计数脉冲, LDN 输出的是锁存信号, CLR 输出的是清零信号。

如图3.2.3所示, 本单元电路包括一个四拨码开关、 一个D 触发器、 一个非门和两个与门。这个单元是系统的最重要的单元。