FPGA的逻辑单元与门是什么对应关系
FPGA的逻辑单元与门是什么对应关系2008/10/22 16:09
https://www.360docs.net/doc/e418572380.html,/ctb/index.php?mods=topicdisplay&forumid=7&posti d=27
一般而言FPGA等效门数的计算方法有两种，一是把FPGA基本单元（如LUT+FF，ESB/BRAM）和实现相同功能的标准门阵列比较，门阵列中包含的门数即为该FPGA基本单元的等效门数，然后乘以基本单元的数目就可以得到FPGA门数估计值；二是分别用FPGA和标准门阵列实现相同的功能，从中统计出FPGA的等效门数，这种方法比较多的依赖于经验数据。
对于第一种方法，FPGA包括LUT/FF/RAM等资源，分析各种资源等效门数时，总原则是等效原则，就是实现相同的功能，在标准门阵列中需要的门数就是 FPGA 该资源等效门数，例如实现一个带寄存器输出的4输入XOR，在FPGA中需要用一个LUT和1个FF实现，在标准门阵列中一般要用21个与非门实现，于是1个LUT＋1个FF等效于21个门。对ESB（BRAM），由于用标准门阵列实现1bit 的RAM时一般需要4个门，因此 SB/BARM 做RAM使用时，1bit等效4个门，对Altera FPGA中一个2048bit的ESB，等效门数为8K。光靠这些数据还不能比较准确地计算出FPGA的等效门数。因为这只是一种简单情况，实际情况要复杂很多。
例如，如果实现的是带寄存器输出地2输入XOR，FPGA也要用1个LUT＋FF，而标准门阵列只需要8个NAND，于是1 个LUT+1个FF只等效于8个门。同时特定功能的实现，在不同的标准门阵列系列中需要的门数也不一样，因此等效门的计算只能是个大概的数值。也就是说对于某一具体型号FPGA的门数估计，与FPGA 资源的用途有密切关系。LUT用于实现2输入XOR和4输入XOR等效门数不一样（分别为1和 13）；FF不带异步清零、复位、时钟使能和带这些端口的等效门数不同（分别为8和13）；ESB（BRAM）做RAM使用时，1bit等效4个门，1个2048bit的BRAM等效8K门，但是做查找表使用时可能只相当于不到200门。因此估计FPGA的等效门数需要做更细致的分析。
下面以EP20K1000E为例详细说明FPGA等效门数的估计方法。
（1）计算逻辑阵列的等效门数
估算EP20K1000E的门数时，把FPGA特定资源和LCA300K标准逻辑阵列的门数（LSI LCA300K Data Book）比较，可以对FPGA等效门做出估计。FPGA一个LUT ＋FF等效门数计算如图2所示
即LUT＋FF等效于8～21个门，上限和下限分别由实现简单函数、复杂函数分别界定。
APEX20K 的等效门数也可以根据经验数据获得，把超过100个针对4输入LUT
的设计用FPGA实现，同时用LCA300K gate arrays和Design Compiler实现，比较相同的设计FPGA所用的LE数目和LCA300K所用的门数可知，每个LE相当于12个门。EP20K1000E有 38400个LE，于是相当于46万门。
（2）计算ESB的等效门数
RAM中一个bit所需要的门数与RAM的体系结构、工艺、厂商等有关，一般而言，1bit相当于4个门，Altera也采用这个标准，这样可以方便地估计ESB等效门数。
计算ESB等效门数也可以采用和LSI LCA300K比较的方法，即通过与实现相同容量RAM在LCA300K所用的门数相比较，从而得到ESB的每一bit相当于多少门，从而计算出ESB的等效门数，参考图3。
4gates/bit是一个比较合适的估计，于是EP20K1000E的ESB等效门数为
160 ESBs X 2,048 bits per ESB X 4 gates per bit = 1,310,720 gates，即约为130万门。
总而言之，对EP20K1000E，LUT+FF等效门数约为46万（经验数值），ESB全用作RAM时等效门数约为130万，所以最大系统门数为170万。
结论：
FPGA等效门数估计方法可以是把FPGA资源基本单元（如LUT+FF，ESB）和实现相同功能的标准门阵列相比得到FPGA基本单元等效的门数，然后乘以单元的个数得到整个FPGA等效门数。也可以是实现很多设计，和用标准门阵列相比，从中统计出等效门数。
FPGA 的等效门数估计一般分为LUT+FF和ESB（BRAM）两部分，LUT＋FF等效于8～21个门，典型值为12；ESB做RAM使用时，一般相当于4门 /bit，此时估计出的门数最多，如果ESB做乘积项/LUT则等效门数大大减小，例如对
EP20K1000E，前者为130万，后者为2万。
全加器逻辑电路图
全加器逻辑电路图 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。 一位全加器：全加器是能够计算低位进位的二进制加法电路 一位全加器(FA)的逻辑表达式为： S＝A⊕B⊕Cin Co＝AB＋BCin＋ACin 其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出； 如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法， 超前进位加法前查阅相关资料； 如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3
控制）,然后再将X,Y和进位数通过全加器进行全加，就是ALU的逻辑结构结构。 即X＝f（A，B) Y＝f（A，B） 不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。 半加器、全加器、数据选择器及数据分配器 一、实验目的 1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。 2.学习半加器、全加器、数据选择器的使用。 3.用与非门、非门设计半加器、全加器。 4.掌握数据选择器、数据分配器扩展方法。 二、实验原理 1.半加器和全加器 根据组合电路设计方法,列出半加器的真值表,见表7。逻辑表达式为： S =AB + AB= A⊕B
C = AB 半加器的逻辑电路图如图17所示。 用两个半加器可组成全加器,原理图如图18所示。 在实验过程中,我们可以选异或门74LS86及与门74LS08来实现半加器的逻辑功能；也可用全与非门如74LS00、反相器74LS04组成半加器。这里全加器不用门电路构成,而选用集成的双全加器 74LS183。其管脚排列和逻辑功能表分别见图19和表4.9所示 （a）用异或门组成的半加器（b）用与非门组成的半加器 图17 半加器逻辑电路图
第3章--组合逻辑电路习题答案
第3章 组合逻辑电路 3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。 (b) (c) (a)A B C D L =1 =1 =1 C 2 L 1L 2L 3 图3.59 题3.1图 解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕= 图c ：B A B A L B A A B B A B A L B A B A L =+=+=+++==+=321 由逻辑函数表达式列写真值表： A B C D L 0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0 由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A D C B A W X Y Z 输入 输出 图3.61 题3.3图 解： BA C A C D B C A C D W +++= A C A C D CBA A C D A B B D X +++=B D A C D CB D B C D Y ++=B C D A B D DBA CA CB D Z +++= D C B A W X Y Z 输入输出 B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()( MOS管及简单CMOS逻辑门电路原理图 现代单片机主要是采用CMOS工艺制成的。 1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。 对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4 端与6端导通，栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。 高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者～VDD） 低电平视作逻辑“0”，要求不超过VDD的35%或0～。 +～+应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为的CMOS器件已大量使用。在便携式应用中，VDD为，甚至的单片机也已经出现。将来电源电压还会继续下降，降到，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。 3、非门 非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V一致，输出高电平。 4、与非门 什么就是与门电路及与非门电路原理？ 什么就是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么就是门电路 “门”顾名思义起开关作用。任何“门”的开放都就是有条件的。例如.一名学生去买书包,只买既好瞧又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。 门电路就是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。 图15-17甲就是我们实验用的与用的与门,它有两个输入端Ａ、Ｂ与一个输出端。图15-17乙就是它连人电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是低电位,二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管就是否发光,判定输出端电位的高低。 输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。 可见,与门只在输入端A与输入端Ｂ都就是高电位时,输出端才就是高电位;输入端Ａ、Ｂ只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。输人端空着时,输出端就是高电位。 与门的应用 图15-19就是应用与门的基本电路,只有两个输入端Ａ、Ｂ同低电位间的开关同时断开,Ａ与Ｂ才同时就是高电位,输出端也因而就是高电位,用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机,当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。 与非门,与非门就是什么意思 DTL与非门电路: 常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离, 并提高带负载能力。 什么是与门电路及与非门电路原理? 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如?一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。 图15-17甲是我们实验用的与用的与门，它有两个输入端A、E和一个输出端。图15-17乙是它连人电 路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输岀端电位的高低。 输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输岀瑞的电位是高电位, 二极管发光。 可见，与门只在输入端A与输入端E都是高电位时，输岀端才是高电位；输入端A、E只要有一个是低电位，或者两个都是低电位时，输岀端也是低电位。输人端空着时，输岀端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端A、E同低电位间的开关同时断开，A与E才同时是高电位，输出端也因而是高电位，用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的是常闭按钮开关，按压时断开，不压时接通 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门，图中的电动机是启动汽车内燃机的电动机, 当车间关紧时常闭按钮开关才能被压开，那么这个电路可以保证只有两个车门都关紧时汽车才能开动。与非门,与非门是什 么意思 3逻辑门电路 3.1 MOS逻辑门电路 3.2TTL逻辑门电路 *3.3射极耦合逻辑门电路 *3.4砷化镓逻辑门电路 3.5逻辑描述中的几个问题 3.6逻辑门电路使用中的几个实际问题* 3.7用VerilogHDL描述逻辑门电路 3.逻辑门电路 教学基本要求： 1.了解半导体器件的开关特性。 2.熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3.学会门电路逻辑功能分析方法。 4.掌握逻辑门的主要参数及在应用中的接口问题。 3.1 MOS逻辑门 3.1.1数字集成电路简介 3.1.2逻辑门的一般特性 3.1.3MOS开关及其等效电路 3.1.4CMOS反相器 3.1.5CMOS逻辑门电路 3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门 3.1.8CMOS逻辑门电路的技术参数 1 . 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2. 逻辑门电路的分类 二极管门电路 三极管门电路 TTL 门电路 MOS 门电路 PMOS 门 CMOS 门 逻辑门电路 分立门电路 集成门电路 NMOS 门 3.1.1 数字集成电路简介 1.CMOS 集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL 不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL 兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL 兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL 兼容 负载能力强 抗干扰功耗低 74系列 74LS 系列 74AS 系列 74ALS 2.TTL 集成电路: 广泛应用于中、大规模集成电路 3.1.1 数字集成电路简介 MOS 管及简单CMOS 逻辑门电路原理图 现代单片机主要是采用CMO 工艺制成的。 1、MOS 管 MOS 管又分为两种类型：N 型和P 型。如下图所示: V DD 4 5 I c 6 =Vss P 型MOS 管 以N 型管为例，2端为控制端，称为“栅极”；3端通常接地，称为 “源极”；源极电压记作Vss , 1端接正电压，称为“漏极”，漏极电压记作VDD 要使1端与3端导通，栅极2 上要加高电平。 对P 型管，栅极、源极、漏极分别为 5端、4端、6端。要使4 端与6端 导通，栅极5要加低电平。 在CMO 工艺制成的逻辑器件或单片机中，N 型管与P 型管往往是 成对出 现的。同时出现的这两个 CMO 管，任何时候，只要一只导通，另一只则 不导通（即“截止”或“关断”），所以称为“互补型—CMO 管”。. 2、CMO 逻辑电平 高速CMO 电路的电源电压 VDD S 常为+5V; Vss 接地，是0V 。 高电平视为逻辑“ 1”，电平值的范围为：VDD 勺65%-VDD 或者VDD-1.5V ? VDD 低电平视作逻辑“ 0”，要求不超过 VDD 的35%或 0?1.5V 。 +1.5 V ?+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为3.3V 的CMO 器件已大量使用。在便携式应用中， VDC 为 2.7V ，甚至1.8V 的单片机也已经出现。将来电源电压还会继续下降，降到0.9V ， 但低于VDD 的 35%勺电平视为逻辑“ 0”，高于VDD 勺65%勺电平视为逻辑“ 1” 的规律仍然是适用的。 VDD Vss 一．目的 由逻辑图得出逻辑功能 二．方法（步骤） 1．列逻辑式： 由逻辑电路图列输出端逻辑表达式； （由输入至输出逐级列出） 2．化简逻辑式： 代数法、卡诺图法； （卡诺图化简步骤保留） 3．列真值表： 根据化简以后的逻辑表达式列出真值表；4．分析逻辑功能(功能说明)： 分析该电路所具有的逻辑功能。 （输出与输入之间的逻辑关系）； （因果关系） （描述函数为1时变量取值组合的规律） 技巧：先用文字描述真值表的规律（即叙述函数值为1时变量组合所有的取值），然后总结归纳电路实现的具体功能。 5．评价电路性能。 三．思路总结： 四．注意： 关键：列逻辑表达式； 难点：逻辑功能说明 1、逻辑功能不好归纳时，用文字描述真值表的规律。（描述函数值为1时变量组合所有的取值）。 2、常用的组合逻辑电路。 （1）判奇（偶）电路； （2）一致性（不一致性）判别电路； （3）相等（不等）判别电路； （4）信号有无判别电路； （5）加法器（全加器、半加器）； （6）编码器、优先编码器； （7）译码器； （8）数值比较器； （9）数据选择器； （10）数据分配器。 3、多输出组合逻辑电路判别： 1）2个输出时考虑加法器:2输入半加；3输入全加。 2)4输出时考虑编码器：4输入码型变换；编码器。 五．组合逻辑电路分析实例 例1 电路如图所示，分析电路的逻辑功能。 A B Y 解： （1）写出输出端的逻辑表达式：为了便于分析可将电路自左至右分三级逐级写出Z 1、Z 2、Z 3和Y 的逻辑表达式为： 321 3121Z Z Y BZ Z AZ Z AB Z ==== （2）化简与变换：将Z 1、Z 2、和Z 3代入到公式Y 中进行公式化简得： B A B A BZ AZ BZ AZ Z Z Z Z Y +=+=+=+==11113232 （3）列出真值表：根据化简以后的逻辑表达式列出真值表如表所示。 基本门电路 一、实验目的 1.了解TTL 门电路的原理、性能和使用方法； 2.掌握基本门电路逻辑功能； 3.熟悉基本运算单元、半加器和全加器的逻辑关系和功能。 二、实验原理 在数字电路中，门电路是实现某种逻辑关系的最基本的单元，任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门，是学习数字电路的基础。本实验在数字学习机上进行，其各种逻辑电路都是由集成TTL 门电路构成，逻辑关系用正逻辑分析。 1.与门 逻辑功能为当输入端A 与B 均为“1”时，输 出才为“1”，其逻辑函数式为 B A F ?= 2.或门 逻辑功能为当输入端A 或B 有一端为“1”时， 输出为“1”，其逻辑函数式为 B A F += 3.异或门 其逻辑功能为当输入信号A 、B 相同时，输 出为“0”，当两个输入信号不同时，输出为“1”。 其逻辑函数式为 B A B A B A F ⊕=+= 4.半加器 半加器是求同一位上的两个加数和的运算单元。这个和称为半加和或本位和。逻辑表达式为 n n n n n n n B A B A B A S ⊕=+=' n n n B A C =' 式中，n A ，n B 分别表示两个加数在第n 位上的数码，'n S 为本位和，' n C 为该位向高一位的进位。 5.全加器 全加器是在半加器的基础上，能够实现两 个加数的某一位加法运算全功能的逻辑电路。 它不仅能求本位和，而且可以同时将从低位来 的进位也加进去。全加器电路由两个半加器和 一个或门构成，逻辑表达式为 1'1'-++=n n n n n C S C S S 1' -+=n n n n n C S B A C 式中，n S 表示全加和，1-n C 表示低位全加器输 出的进位数，n C 表示本位全加进位数，' n S 表示 半加和。 图20-1 与门电路 F 图20-2 或门电路 F 图20-3 异或门电路 F 图20-4 有异或门的半加器 C 'n S 'n An Bn 图20-5 全加器逻辑图 1 HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数 实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0） （0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表 输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出 A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路： 4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果： 一个4与门电路的例子来说明LUT实现逻辑功能的原理 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA 采用Flash或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。 根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。 查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。 例1-1：给出一个使用LUT实现4输入与门电路的真值表。 表1-1 4输入与门的真值表 从中可以看到，LUT具有和逻辑电路相同的功能。实际上，LUT具有更快的执行速度和更大的规模。 由于基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以 本培训教材是有关逻辑电路基础的教育资料。使用本教材旨在充分理解逻辑电路的基础原理并在工作中灵活应用，注意避免错误的使用方法。 目录 1．数字与模拟 ⑴关于bit和byte ⑵进制变换 练习题 2．IC的电气特性 3．Threshold电压（阈值电压）和逻辑电平 4．基本门电路 ⑴与门(AND)电路 ⑵或门(OR)电路 ⑶非门(NOT)电路 ⑷与非门(NAND)电路 ⑸或非门(NOR)电路 练习题 ⑹EX-OR电路 ⑺EX-NOR电路 ⑻门电路变换 ⑼实际的门电路IC 练习题 5．组合逻辑电路 ⑴门电路的连接和动作的考虑方法 ⑵禁止电路 ⑶优先顺序电路 练习题 6．FF相关资料 7．电子器件的良否判定 1．数字电路和模拟电路 电子电路通常分为数字电路和模拟电路。 模拟信号就是温度，电压，水量，压力，速度等随时间的变化而变化的信号，自然界中的数值几乎都是模拟信号。 与模拟信号相对的，整数值（1，2，3，4???）的信号也就是说不连续变化的信号是数字信号。 （a）数字信号(b) 模拟信号 图1 数字信号和模拟信号 图1（a）表示的是模拟信号。(b)是数字信号，如果用高电压描述比较麻烦，高电压的状态以“1”或“H（High）”来表示，低电压用“0”或“L （Low）”来表示。 （1）关于Bit和Byte 前面说过数字信号用“1”和“0”表示，用二进制表示比较方便，所以二进制使用较多。用二进制表示的时候，数值的1位数叫做Bit （Bit:Binary Digit）。例如，“110101”由6个“1”和“0”构成的，所以说是6Bit。数学上数字是横列的，一般左侧的是高位，右侧的是低位。 但逻辑电路没有规定数字是竖着还是横着写，也没有规定是从右边向左边写。因此，在逻辑电路中最低位用“LSD”表示，最高位用“MSD” 表示。 另外，二进制每列表示的数字只有“0”和“1”。2位二进制数有“00” 到“11”4个数字表示，3位二进制数是从“000”到“111”8个数字或23个二进制数。计算机中使用8Bit（28=256）作为一个单位来计算，也被称做1Byte。 通常用“K”来表示“1000”，逻辑电路里210为1024，1Kbit=1024Bit。 (2)进制变换 逻辑电路从使用“0”和“1”2个数字到使用二进制数,这种表达方式比较简单了。如果计算机命令都使用二进制表示，8Bit是8位数，16Bit 需要16位数。在这里，如果考虑二进制4位数，对应的是24（16），8Bit 是16进制2位数，16Bit是16进制4位数，这些都是简单的计算。 实际上，即使使用着二进制数，但人们还是只熟悉十进制数。这样， 第一节基本逻辑门电路 1.1 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑0表示低电平） 11.2 与门： 逻辑表达式F＝A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 11.3 或门：逻辑表达式F＝A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. 11.4．非门逻辑表达式F=A 即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. 11.5．与非门 逻辑表达式 F=AB 即只有当所有输入端A 和B 均为1时,输出端Y 才为0,不然Y 为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. 11.6．或非门： 逻辑表达式 F=A+B 即只要输入端A 和B 中有一个为1时,输出端Y 即为0.所以输入端A 和B 均为0时,Y 才会为 1.或非门常见的芯片型号有:74LS02等. 11.7．同或门: 逻辑表达式F=A B+A B 11.8.异或门：逻辑表达式F=A B+A B 11.9.与或非门：逻辑表逻辑表达式F=AB+CD A 11.10.RS 触发器： 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS 触发器，其逻辑电路如图 7.2.1.(a)所示。它有两个输入端R 、S 和两个输出端Q 、Q 。 工作原理 : 基本RS 触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。 如何看懂电路图（六）：数字逻辑电路详解 数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电平表示 1 ，低电平表示0 。声音图像文字等信息经过数字化处理后变成了一串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。 这种电路同时又被叫做逻辑电路，那是因为电路中的1 和0 还具有逻辑意义，例如逻辑1 和逻辑0 可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫做逻辑电路。 由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。 数字逻辑电路的第一个特点是为了突出逻辑两个字，使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路，它们都是以晶体管和电阻等元件组成的，但在逻辑电路中我们只用几个简化了的图形符号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是TTL 电路还是CMOS 电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。数字电路中有关信息是包含在0 和1 的数字组合内的，所以只要电路能明显地区分开0 和 1 ，0 和 1 的组合关系没有破坏就行，脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能，较少考虑它的电气参数性能等问题。也因为这个原因，数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等，还使用一些特殊的分析工具如逻辑代数、卡诺图等等，这些也都与放大振荡电路不同。 门电路和触发器 （1 ）门电路 数字门电路结构与原理 一·引言 如果您已阅读了博闻网有关布尔逻辑方面的文章，您就会知道数字设备取决于布尔。在布尔逻辑的应用一文中，我们了解了七种基本的门。这些门是所有数字设备的基本组成部分。。如果回顾一下计算机技术的发展历史，从最初的继电器制造的电子门到现在包含多达2000个晶体管的芯片！实现这些门的技术已发生了根本性变化。 CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地 位的逻辑器件。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。 早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO 器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO 逻辑门电路。 MOS管结构图 二．正文 （一）·MOS管主要参数： 1.开启电压VT ·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，VT约为3～6V； ·通过工艺上的改进，可以使MOS管的VT值降到2～3V。 2. 直流输入电阻RGS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的RGS可以很容易地超过1010Ω。 3. 漏源击穿电压BVDS ·在VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS ·ID剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 ·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后 ，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID 4. 栅源击穿电压BVGS ·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。 5. 低频跨导gm ·在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导 ·gm反映了栅源电压对漏极电流的控制能力 ·是表征MOS管放大能力的一个重要参数 ·一般在十分之几至几mA/V的范围内 6. 导通电阻RON ·导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数 ·在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似 ·对一般的MOS管而言，RON的数值在几百欧以内 7. 极间电容 ·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS ·CGS和CGD约为1～3pF ·CDS约在0.1～1pF之间 8. 低频噪声系数NF ·噪声是由管子内部载流子运动的不规则性所引起的 ·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化 ·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB） ·这个数值越小，代表管子所产生的噪声越小 ·低频噪声系数是在低频范围内测出的噪声系数 ·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小 （二）、CMOS反相器 由教科书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。 下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即 VDD＞(VTN＋|VTP|) 。 学习资料 仅供学习与参考 实验一 逻辑门电路功能测试与组合 一、实验目的 1． 熟悉电子实验箱的功能及使用方法。 2． 认识集成电路的型号、外形和引脚排列，学习在实验箱上实现数字电路的方法。 2． 掌握逻辑门电路逻辑功能的测试、使用的基本方法。 3． 掌握逻辑门电路的替换方法。 二、实验用元器件 四2输入与非门7400×2 二4输入与非门7420×1 四异或门7486×1 四2输入或门7432×1 六非门7404×1 二4输入与门7421×1 实验中使用7400四2输入与非门和7420二4输入与非门，引脚图如图1—1和图1—2， 7400内部有四个独立的2输入与非门，7420内有二个4输入与非门。 图1—1 7400集成电路 图1—2 7420集成电路 实验中提供的集成块为74LS 系列的低功耗肖特基TTL 电路如74LS00和74LS20，74HC 系列的高速CMOS 电路如74HC00和74HC20，它们在逻辑上兼容，但具体物理参数不同。在CMOS 电路中输出高电平≈Vcc ，输出低电平≈0V ，规定输入高电平电压≥0.7Vcc ，输入 学习资料 低电平电压≤0.3 Vcc，在我们的实验中Vcc＝＋5V；TTL电路的输出高电平电压2.4～3.6V，输入开门电平1.4～1.8V。输出低电平电压0～0.5V，输入关门电平0.8～1V。在实验中采用同一电源，经实际测定可以直接互接，但有些条件下要通过接口互接，当74LS门电路驱动74HC门电路时，要测量输出高电平电压是否够高，实际测量值要≥3.5V。而74HC门电路驱动74LS门电路时，扇出系数较小，小于10。 三、预习要求 1.熟悉本实验所用的集成电路，并认真阅读附录中注意事项。 2.设计好实验内容中的门电路转换的电路图。 3.根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。 四、实验内容 1.与非门逻辑功能测试。 选用双4输入与非门74LS20（或74HC20）集成块一片，集成块引脚排列规则：半圆形缺口或黑点朝左时，缺口或黑点下方为第1脚，引脚号逆时针顺序数。按图1—3电路图和所标引脚接线，输入端A、B、C、D分别接四个电平开关，开关接通“+5V”时输入高电平，接通“地”时输入低电平。输出端Y输出经过三极管放大后驱动发光二极管（虚线内电路在实验箱内部已接好），发光二极管亮时输出为高电平，发光二极管不亮时输出为低电平。根据表1—1输入状态，分别测量输出端Y的电压及逻辑状态，结果填入表1—1中。 图1—3 门电路测试原理图 仅供学习与参考MOS管及简单CMOS逻辑门电路原理图
与门电路和与非门电路原理
与门电路和与非门电路原理
3.1 MOS逻辑门电路解析
MOS管及简单CMOS逻辑门电路原理图
组合逻辑电路的分析
基本门电路
逻辑门电路实验报告(精)
一个4与门电路的例子来说明LUT实现逻辑功能的原理
逻辑电路
基本逻辑门电路汇总
如何看懂电路图(六)：数字逻辑电路详解
数字门电路结构与原理
与非逻辑门电路功能测试与组合电子教案