计算机组成原理练习题10-(自动保存的)
第一章
一、填空题
1．冯·诺依曼结构的特点是存储程序。
2．主机由CPU和主存储器组成。
3．现在主要采用总线结构作为微/小型计算机硬件之间的连接方式。
4．计算机系统由硬件系统和软件系统构成。
5．计算机系统的层次结构中，位于硬件之外的所有层次统称为虚拟机。
二、选择题
1．冯·诺依曼计算机结构的核心思想是 D 。
A. 二进制运算
B. 有存储信息的功能
C. 运算速度快
D. 存储程序控制
2．电子计算机可分为数字计算机、模拟计算机和数模混合计算机，它是按照 C 。
A. 计算机的用途分类
B. 计算机的使用方式分类
C. 信息的形式和处理方式分类
D. 计算机的系统规模分类
3．完整的计算机系统应包括 D 。
A. 运算器、存储器、控制器
B. 外部设备和主机
C. 主机和实用程序
D. 配套的硬件设备和软件系统
4．中央处理器（CPU）是指 C 。
A. 运算器
B. 控制器
C. 运算器和控制器
D. 运算器和存储器
5．计算机的存储器系统是指 D 。
A. RAM
B. ROM
C. 主存储器
D. cache、主存储器和辅助存储器
6．目前人们所说的个人计算机属于 D 。
A. 巨型机
B. 中型机
C. 小型机
D. 微型机
7．微型计算机的发展以 B 技术为标志。
A. 操作系统
B. 微处理器
C. 磁盘
D. 软件
8．系统总线中，划分数据线、地址线和控制线的根据是 C 。
A. 总线所处的位置
B. 总线的传输方向
C. 总线的传输内容
D. 总线的控制方式
9．系统总线中地址线的作用是 C 。
A.用于选择主存单元
B.用于选择进行信息传输的设备
C.用于指定主存单元和I/O设备接口电路的地址
D.用于传送主存物理地址和逻辑地址
10．挂接在总线上的多个部件 B 。
A.只能分时向总线发送数据，并只能分时从总线接收数据
B.只能分时向总线发送数据，但可同时从总线接收数据
C.可同时向总线发送数据，并同时从总线接收数据
D.可同时向总线发送数据，但只能分时从总线接收数据
11．对计算机的软硬件资源进行管理，是A、的功能。
A. 操作系统
B. 数据库管理系统
C. 语言处理程序
D. 用户程序
12．以下软件中， B 是计算机系统软件。
A. 数据处理软件
B. 操作系统软件，语言编译软件
C. 办公自动化软件
D. Word软件
13．计算机硬件能够直接执行的只有 A 。
A. 机器语言
B. 汇编语言
C. 机器语言和汇编语言
D. 各种高级语言
14．用于科学计算的计算机中，标志系统性能的主要参数是 D 。
A. 主频
B. 主存容量
C. MIPS
D. MFLOPS（每秒百万个浮点操作）
三、判断题
1．存储程序的基本含义是将编好的程序和原始数据事先存入主存中。对
2．利用大规模集成电路技术把计算机的运算部件（运算器）和控制部件（控制器）做在一块集成电路芯片上，这样的一块芯片叫做单片机（CPU）。错
3．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。错
（计算机“运算速度”的指标的含义是每秒钟能执行多少条指令）
第二章
一、填空题
1．设X=－69，n=8（含符号位），则X的原码为1100 0101 ，X的补码为1011 1011 ，X的移码为0011 1011 。
2．十进制数64.5所对应的二进制数表示为1000 0000.1 ，8421码表示为
0110 0100.0101 。
3．已知X=－11，则X的二进制数表示是（-1011）B ，十六进制表示形式是(-B)H ，8421码为，原码为1000 1011 ，补码为1111 0101 。
4．设机器字长为8位，X=78，Y=－97，则
[X]原＝0100 1110 B，[X]补＝0100 1110 B [Y]原＝1110 0001 B，[Y]补＝1001 1111 B 5．阶码8位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为0111 1111 ，尾数为0.111 1111 1111 1111 1111 1111 ；绝对值最小的负数的阶码为1000 0000 ，尾数为 1.011 1111 1111 1111 1111 1111 。（以上回答用二进制书写）
6．[－0]反表示为1111 1111 。
7．8位补码定点整数所能表示的绝对值最大的负数（即最负的数）的值为-128 。
8．补码定点小数所能表示的绝对值最大负数的值为-1 。
9．当浮点数的尾数为补码时，其为规格化数应满足的条件为尾数的最高位与符号位不同。
10．已知某个汉字的国际码为3547H，其机内码为B5C7 H。(35+160,47+160)
二、选择题
1．零的原码可以用以下哪个代码表示 B 。
A. 11111111
B. 1000，0000
C. 01111111
D. 11000000
2．9位原码能表示的数据个数是 C 。
A. 10
B. 9
C. 511
D. 512
(原码有一个符号位，000..0 和100..0都表示0，一个+0一个-0,0 0000 0000~1 1111 1111 其中最高位为符号位)
3．用补码表示的字长为n 位二进制定点整数的范围是 A 。
A. -2n~2n－１
B. -2n-1~2n-1－１Ｃ. -2n-1~2n-1 D. -（2n-1－１）~2n-1－１5．一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为 D 。
A. －120
B. －7
C. －112
D. －121
(计算-120：1 1111000 补码：1 0001000
-121：1 1111001 1 0000111
-7 ：1 0000111 1 1111001
-112：1 1110000 1 0010000）
6．已知[X]补=1，X1X2X3X4X5，若要X>－1/2，X1X2X3X4X5应满足 A 。
A. X1必须为1，X2X3X4X5至少有一个1
B.X1必须为1，X2X3X4X5任意
C.X1必须为0，X2X3X4X5至少有一个1
D.X1必须为0，X2X3X4X5任意
7．在定点机中，下列说法错误的是 A 。
A. 除补码外，原码和反码不能表示－1
B. ＋0的原码不等于－0的原码
C. ＋0的反码不等于－0的反码
D. 对于相同的机器字长，补码比原码和反码能多表示一个负数
8．设寄存器内容为11111111，若它等于＋127，则为 D 。
A. 原码
B. 补码
C. 反码
D. 移码
9．在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围 C 。
A. 增大
B. 减少
C. 不变
D. 以上都不对10．若9BH表示移码，其对应的十进制数是A 。
A. 27
B. －27
C. －101
D. 101
11．在浮点数中，当数据的绝对值太小，以至于小于所能表示的数据时称为浮点数的A 。
A. 下溢
B. 负下溢
C. 负溢
D. 正下溢
12．设浮点数阶码的基数是8，下列浮点数尾数中规格化数是 C 。
A. 11.111000
B. 00.000111
C. 11.101010
D. 11.111101 13．目前在小型和微型计算机里最普遍采用的字符编码是 C 。
A. BCD码
B. 十六进制代码
C. ASCII码
D. 海明码
14．已知大写英文字母A的ASCII码为41H，现字母F被存放在某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数据是 B 。
A. 46H
B. C6H
C. 47H
D. C7H
15．汉字“啊”的十进制区位码为“16－01”，它的十六进制机内码为 C 。
A. 1601H
B. 9081H
C. B0A1H
D. B081H
16+160=176-->B0H，01+160=161-->A1H
16．某数在计算机中用8421码表示为0111 1000 1001，其真值为 A 。
A. 789
B. 789H
C. 1929
D. 11110001001B 17．在计算机中，用BCD码表示0~99的数需要用 D 个二进制位。一个字节可存放个BCD码。
A. 5,1
B. 6,3
C. 7,2
D. 8,2
18．采用十进制字符串数据表示时，－123的前分隔数字串、后嵌入数字串和压缩的十进制数串的字节长度分别是 B 。
A. 4,4,2
B. 4,3,2
C. 4,4,3
D. 4,3,3
19．假定下列字符码中有奇偶检验位，但没有数据错误。采用奇检验的字符码是 D 。
A. 11001010
B. 11010111
C. 11001100
D. 11001011
20．若信息码字为11100011，生成多项式G(x)=x5 + x4 + x +1，则计算出的CRC校验码为B 。
A. 1110001101101
B. 1110001110110
C. 111
D. 1110
三、判断题
B1．若[X]补>[Y]补，则X>Y。
B2．浮点数通常采用规格化数来表示，规格化即指其尾数的第1位应为1的浮点数。
A3．浮点数的取值范围由阶码的位数决定，而浮点数的精度由尾数的位数决定。
B4．8421码就是二进制数。
第三章
一、填空题
1．零地址运算指令的操作数来自堆栈。
2．根据操作数所在位置，指出其寻址方式：操作数在寄存器中，称为寄存器寻址方式；操作数地址在寄存器中，称为寄存器间接寻址方式；操作数在指令中，称为立即寻址方式；操作数地址在指令中，为直接寻址方式。操作数的地址，为某一个寄存器中的内容与位移之和，则可以是基址加变址、寄存器相对和相对基址加变址寻址方式。
3．设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占7 位，寻址特征位占 3 位，可直接寻址的范围是2^14 ，一次间址的范围是2^24 。
二、选择题
1．执行一条一地址的加法指令共需要 B 次访问主存（含取指令）。
A. 1
B. 2
C. 3
D. 4
2．零地址的运算类指令在指令格式中不给出操作数地址，参加的两个操作数来自C 。
A. 累加器和寄存器
B. 累加器和暂存器
C. 堆栈的栈顶和次栈顶单元
D. 暂存器和堆栈的栈顶单元
3．在关于一地址运算类指令的叙述中，正确的是 B 。
A. 仅有一个操作数，其地址由指令的地址码提供
B. 可能有一个操作数，也可能有两个操作数
C. 一定有两个操作数，另一个是隐含的
D. 指令的地址码字段存放的一定是操作码
试题分析：一地址运算类指令包括单操作指令（如加1、减1指令）和双操作数指令（如加、减指令）两类。对于单操作数指令只需要一个操作数，对于双操作数指令需要有两个操作数，其中一个操作数的地址是显地址，另一个操作数的地址隐含在累加寄存器中。
4．一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有 D 。
A. 4K
B. 8K
C. 16K
D. 24K
试题分析：二地址指令的操作码字段8位，现定义了250条二地址指令，采用扩展操作码技术，留下6个扩展口，每个扩展窗口可以扩展212=4K 条一地址指令，故共可扩展6×4K=24K条一地址指令。
由”一个计算机系统采用32位单字长指令，地址码为12位“
可知：系统指令可能有三种组合（分别为二地址、一址址、零地址）
操作码（8位）+ 2*地址码码（12位）或操作码（8位+12位）+ 地址码（12）或操作码（32位）
又”如果定义了250条第二地址指令"
可知:250<2^8=256 即，还有256-250＝6位可以用于扩展一地址，及由上一步可知,如果无零址时，共可能有6*2^12=24K条一地址指令。
5．某计算机存储器按字（16位）编址，每取出一条指令后PC值自动＋1，说明其指令长度是 B 。（1个字节=8位，1字＝2字节即16/8=2）
A. 1字节
B. 2字节
C. 3字节
D. 4字节
6．一条指令有128位，按字节编址，读取这条指令后，PC的值自动加 D 。（128/8=16编址是按照字节（8位）编制的，所以此指令占用几个字节，PC就增加几）
A. 1
B. 2
C. 4
D. 16
7．在寄存器间接寻址方式中，操作数应在 D 中。
A. 寄存器
B. 堆栈栈顶
C. 累加器
D. 主存单元
8．直接、间接、立即3种寻址方式指令的执行速度，由快至慢的排序是 C 。
A. 直接、立即、间接
B. 直接、间接、立即
C. 立即、直接、间接
D. 立即、间接、直接
9．为了缩短指令中某个地址码的位数，而指令的执行时间又相对短，则有效的寻址方式是B 。
A. 立即寻址
B. 寄存器寻址
C. 直接寻址
D. 寄存器间接寻址10．指令操作所需的数据不会来自 D 。
A. 寄存器
B. 指令本身
C. 主存
D. 控制存储器
11．在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，指令中的形式地址是63H，则它对应的有效地址是 D 。（4E3C+63=4E9FH）
A. 63H
B. 4D9FH
C. 4E3CH
D. 4E9FH
12．设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种寻址方式的有效地址为 B 。
A. EA = (X) +D
B. EA = (X) +(D)
C. EA = ((X) +D)
D. EA = X +D
（设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式．则这种寻址方式的有效地址为_____。
A. EA= (x) + D
B. EA = (x) + (D)
C. EA＝((x) + D)
答案：C）
13．采用变址寻址可以扩大寻址范围，且 C 。
A. 变址寄存器的内容由用户确定，在程序执行过程中不能改变
B. 变址寄存器的内容由操作系统确定，在程序执行过程中不能改变
C. 变址寄存器的内容由用户确定，在程序执行过程中可以改变
D. 变址寄存器的内容由操作系统确定，在程序执行过程中可以改变
14．变址寻址和基址寻址的有效地址形成方式类似，但 D 。
A. 变址寄存器的内容在程序执行过程中是不能改变的
B. 基址寄存器的内容之程序执行过程中是可以改变的
C. 在程序执行过程中，变址寄存器的内容不能改变而基址寄存器的内容可变
D. 在程序执行过程中，基址寄存器的内容不能改变而变址寄存器的内容可变
*（变址寻址：变址寄存器可以是专用的变址寄存器，也可以是通用的寄存器。在程序的执行过程中，变址寄存器可变，形式地址不变，便于处理数组问题；基址寻址：基址寄存器可以用专用的基址寄存器，也可以采用通用的寄存器，基址寄存器的内容由操作系统和管理程序确定，操作过程中，形式地址可变，基址不变。）
15． A 方式用来支持浮动程序设计。
A. 相对寻址
B. 变址寻址
C. 寄存器间接寻址
D. 基址寻址
16．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。设当前PC 的内容为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为 A 。（2003H-200AH= -07H（-10000111补码11111001=F9））若PC的内容为2008H，要求转移到2001H，则该转移指令第二字节的内容应为 D 。
（2008H-2001H=07H）
A. 05H
B. 06H
C. 07H
D. F7H
E. F8H
F. F9H
17．在存储器堆栈中，保持不变的是 C 。（栈指针随着数据的进出而增减，栈顶和栈中（有这个名词吗?)会随之变化。）
A. 栈顶
B. 栈指针
C. 栈底
D. 栈中的数据
18．程序控制类指令的功能是 C 。
A. 进行主存和CPU之间的数据传送
B. 进行CPU和外设之间的数据传送
C. 改变程序执行的顺序
D. 控制进、出栈操作
19．下列不属于程序控制指令的是 C 。
（主要包括三类，转移指令（包括无条件转移和有条件转移）、程序调用和返回指令，循环控制指令）
A. 无条件转移指令
B. 条件转移指令
C. 中断隐指令
D. 循环控制指令
20．将子程序返回地址放在 B 中时,子程序允许嵌套和递归。
A. 寄存器
B. 堆栈
C. 子程序的结束位置
D. 子程序的起始位置
21．I/O编址方式通常可分统一编址和独立编址， B 。
A. 统一编址是将I/O地址看做是存储器地址的一部分，可用专门的I/O指令对设备进
行访问
B. 独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
C. 统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问
D. 独立编址是将I/O地址看做是存储器地址的一部分，所以对I/O访问必须有专门的I/O指令
三、判断题
1. 数据寻址的最终目的是寻找操作数的有效地址。×数据寻址的最终目的是寻找操作数
2. 若操作数在寄存器中，可以采用直接寻址。×若操作数在寄存器中，采用寄存器寻址
3. 在一条机器指令中可能出现不止一种寻址方式。√
4. 寄存器堆栈的栈指针SP指向栈顶。×寄存器堆栈无需栈指针SP×
5. 对于自底向上生成的软堆栈，进栈时应先修改栈指针，再将数据压入堆栈。√
6. 进栈操作是指：将内容写入堆栈指针SP。×
7. 不设置浮点运算指令的计算机，就不能用于科学计算。×仍可运算，只是速度不快×
8. 转子指令是一条零地址指令。×一定是一条一地址指令
9. 返回指令通常是一条零地址指令。√
10. 转移类指令能改变指令执行顺序，因此，执行这类指令时，PC和SP的值都将发生变化。×
第四章
一、填空题
1. 影响并行加法器速度的关键因素进位信号产生和传递时间。
2. A、B均为8位二进制数，A＝F0H，B＝E0H，则：A＋B＝D0H ，A-B＝10H 。
3. 已知某数的补码为11110101，算术左移1位后得，算术右移1位后得。
4. 向左规格化的规则为：尾数左移一位，阶码-1 。
5. 运算器的基本功能是实现算术和逻辑运算。
二、选择题
1. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是 C 。
A. 门电路的级延迟
B. 元器件速度
C. 进位传递延迟
D. 各位加法器速度的不同
2. 并行加法器中每一位的进位产生函数G i 为 A 。
A. A i ·B i
B. A i ⊕B i
C. A i ⊕B i ⊕C i-1
D.A i ＋B i ＋C i-1
３.补码加/减法是指 C 。
A. 操作数用补码表示，两尾数相加/减，符号位单独处理
B. 操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同
C. 操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果
的符号在运算中形成
D. 操作数用补码表示，由数符决定两尾数的操作，符号位单独处理
4. 两补码数相加，采用1位符号位，当 D 时，表示结果溢出。
A. 符号位有进位
B. 符号位进位和最高数位进位异或结果为0
C. 符号位为1
D. 符号位进位和最高数位进位异或结果为1
5. 在双符号位判断溢出的方案中，出现正溢出时，双符号位应当为 B 。
A. 00
B. 01
C. 10
D.11
6. 在定点机中执行算术运算时会产生溢出，其原因是 D 。
A. 主存容量不够
B. 操作数过大
C. 操作数地址过大
D. 运算结果无法表示
7. 当定点运算发生溢出时，应进行 C 。
A. 向左规格化
B. 向右规格化
C. 发出出错信息
D. 舍入处理
8. 8位补码10010011等值扩展为16位后，其机器数为 A 。
A. 1111111110010011
B. 10011
C. 10011 C. 1111111101101101
9. 将用8位二进制补码表示的十进制数－121，扩展成16位二进制补码，结果用十六进制
表示为 B 。
A. 0087H
B. FF87H
C. 8079H
D. FFF9H
10. 已知??
????2X 补＝C6H ，计算机的机器字长为8位二进制编码，则[]X 补＝ A 。 A. 8CH B. 18H C. E3H D. F1H
已知[X/2]补=C6H ，C6H 化为二进制数得到11000110，求其真值，得到-0111010。再
乘以2（即左移一位）得-1110100，求此数的补码可得10001100，即8CH 。
11. 对于二进制数，若小数点左移1位则数值 C ，若小数点右移1位则数
值。
A. 扩大一倍，扩大一倍
B. 扩大一倍，缩小一半
C. 缩小一半，扩大一倍
D. 缩小一半，缩小一半
12. X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth补码一位乘法实现乘法运算，则最多需要做加法运算的次数是 C 。
A. n－1
B. n
C. n＋1
D. n＋２
13. 原码加减交替除法又称为不恢复余数法，因此 C 。
A. 不存在恢复余数的操作
B. 当某一步运算不够减时，做恢复余数的操作
C. 仅当最后一步余数为负时，做恢复余数的操作
D. 当某一步余数为负时，做恢复余数的操作
14. 在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放
B 。
A. 被乘数和被除数
B. 被乘数和除数
C. 乘数和被除数
D. 乘数和除数
15. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是 D 。
A. 阶符与数符相同
B. 阶符与数符相异
C. 数符与尾数最高有效数位相同
D. 数符与尾数最高有效数位相异
16. 两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的小数点 C 。
A. 左移1位
B. 右移1位
C. 左移2位
D. 右移2位
17. 4片74181 ALU和1片74182 CLA相配合，具有 D 传递功能。
A. 串行进位
B. 组内并行进位，组间串行进位
C. 组内串行进位，组间并行进位
D. 组内、组间均为并行进位
18. 运算器虽由许多部件组成，但核心部件是 A 。
A. 算术逻辑运算单元
B. 多路开关
C. 数据总线
D. 累加寄存器
19. 下列叙述中，错误的是 B 。
A. 运算器中通常都有一个状态标志寄存器，为计算机提供判断条件，以实现程序转移
B. 补码乘法器中，被乘数和乘数的符号都不参加运算
C. 并行加法器中高位的进位依赖于低位
D. 在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值
20. 计算机中的累加器 B 。
A. 没有加法器功能，也没有寄存器功能
B. 没有加法器功能，有寄存器功能
C. 有加法器功能，没有寄存器功能
D. 有加法器功能，也有寄存器功能
三、判断题
1. 进位信号串行传递的加法器称为串行加法器。错
2. 进位产生函数为：P i＝A i⊕B i）错（进位传递）
3. 运算器中设置了加法器后，就没有必要再设置减法器。对
4. 浮点数对阶的原则是：大阶向小阶看齐。错
5. 运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。对
6. 80387被称为协处理器，本身不能单独使用。对
第五章
一、填空题
1. 在多级存储体系中，cache的主要功能是提高存储速度，虚拟存储器的主要功能是扩大存储容量。
2. SRAM靠双稳态触发器存储信息，DRAM靠MOS电路中的栅极电容存储信息。DRAM （动态）存储器需要定时刷新。
3. 动态半导体存储器的刷新一般有集中刷新方式、分散刷新方式和异步刷新方式。
4. 一个512KB的存储器，其地址线和数据线的总和是27（19+8）。
5. 若RAM芯片内有1024个单元，用单译码方式，地址译码器有1024（2^10）条输出线；用双译码方式，地址译码器有64(2*2^5) 条输出线。
6. 高速缓冲存储器中保存的信息是主存信息的最急需执行的若干块的副本。
二、选择题
1. 在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 C 。
A. 二者都是顺序存取
B. 二者都是直接存取
C. 磁盘是直接存取，磁带是顺序存取
D. 磁带是直接存取，磁盘是顺序存取
2. 存储器进行一次完整的读写操作所需的全部时间称为 B 。
A. 存取时间
B. 存取周期
C. CPU周期
D. 机器周期
3. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为 C 。
A. 4×106B/s
B. 4MB/s
C. 8×106B/s
D. 8MB/s
（250ns=250*10^（-9）每个存储周期可读出16位（2个字节）则数据传送率为：2B/（250*10^（-9））s=8*10^6B/S）
4. 用户程序所放的主存空间属于 A 。
A. 随机存取存储器
B. 只读存储器
C. 顺序存取存储器
D. 直接存取存储器
5. 以下哪种类型的存储器速度最快 D 。
A. DRAM
B. ROM
C. EPROM
D. SRAM
6. 下述说法中正确的是 C 。
A. 半导体RAM信息可读可写，且断电后仍能保持记忆
B. 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的
C. 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
D. 半导体RAM是非易失性的RAM
(半导体RAM，无论静态RAM还是动态RAM都是易失性，断电后信息就会丢失)
7. 若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为 B 。
A. 12345678
B. 78563412
C. 87654321
D. 34127856
（此存放方式是小端次序方案，将最低的有效字节存储在最小地址位置）
8. 在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是
B 。
A. 刷新
B. 再生
C. 写保护
D. 主存校验
(对于破坏性读出的存储器，每当一次读出操作之后，必须紧接一个重写（再生）的操作，一遍恢复被破坏的信息，保持原信息不变)
9. 动态RAM的刷新是以 B 为单位进行的。
A. 存储单元
B. 行
C. 列
D. 存储位
（动态RAM芯片中的全部记忆单元排列成矩阵，刷新是以行尾单位进行的，一行中的记忆单元同时被刷新）
10. SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为 C 。
A. 16
B. 17
C. 20
D. 21
11. 存储器容量为32K×16，则 C 。
A. 地址线为16根，数据线为32根
B. 地址线为32根，数据线为16根
C. 地址线为15根，数据线为16根
D. 地址线为16根，数据线为15根
12. 某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到 A 。
A. 220－1
B. 221－1
C. 223－1
D. 224－1
（由于字长为32位，一个字=2个字节，按字编址即4MB=4M*8=1M*32，1M*32/32=1M）
13. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是 B 。
A. 224
B. 223
C. 222
D. 221
（16MB=2^24，由于字长为32位，现在按半字（16位）寻址，即16MB=16M*8=8M*16，8M*16/16=8M，8M=2^23,相当于有8M歌存储单元，每个单元存放16位）
14. 下述说法正确的是 B 。
A. EPROM是可改写的，因而也是随机存储器的一种
B. EPROM是可改写的，但它不能用作为随机存储器用
C. EPROM只能改写一次，故不能作为随机存储器用
D. EPROM是只能改写一次的只读存储器
（是可擦除可改写的，允许改写多次，但他并不是随机存储器，也不能当做随机存储器使用）
15. 通常计算机的主存储器可采用 A 。
A. RAM和ROM
B. ROM
C. RAM
D. RAM或ROM
16. 存储器采用部分译码法片选时 C 。
A. 不需要地址译码器
B. 不能充分利用存储器空间
C. 会产生地址重叠
D. CPU的地址线全参与译码
17. 双端口存储器发生读写冲突的情况是 B 。
A. 左端口与右端口的地址码不同
B. 左端口与右端口的地址码相同
C. 左端口与右端口的数据码相同
D. 左端口与右端口的数据码不同
18. 如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为
A 。
A. 时间局部性
B. 空间局部性
C. 程序局部性
D. 数据局部性
（从时间上看，一个单元刚被访问又被再次访问，这是因为程序中存放着循环）
19. 在主存和CPU之间增加高速缓冲存储器的目的是 A 。
A. 解决CPU和主存之间的速度匹配问题
B. 扩大主存容量
C. 扩大CPU通用寄存器的数目
D. 既扩大主存容量又扩大CPU中通用寄存器的数量
20. 在程序的执行过程中，cache与主存的地址映射是由 C 。
A. 操作系统来管理的
B. 程序员调度的
C. 由硬件自动完成的
D. 由软硬件共同完成的
21. 采用虚拟存储器的目的是 D 。
A. 提高主存的速度
B. 扩大辅存的存取空间
C. 扩大主存的寻址空间
D. 扩大存储器的寻址空间
22. 下列关于虚拟存储器的论述中，正确的是 A 。
A. 对应用程序员透明，对系统程序员不透明
B. 对应用程序员不透明，对系统程序员透明
C. 对应用程序员、系统程序员都不透明
D. 对应用程序员、系统程序员都透明
23. 在虚拟存储器中，辅存的编址方式是 A 。
A. 按信息块编址
B. 按字编址
C. 按字节编址
D. 按位编址
24. 虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是 D 。
A. 快表与慢表都存储在主存中，但快表比慢表容量小
B. 快表采用了优化的搜索算法，因此查找速度快
C. 快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D. 快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快
三、判断题
错1．存取周期是指启动一次存储器操作到完成该操作所需的时间。
错2．CUP访问主存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需时间就越长。
错3．随机存储器需要定时地进行刷新。
错4．因为动态存储器是破坏性读出，所以必须不断地刷新。
错5．断电后，RAM中的数据不会丢失。
错6．集中刷新方式在刷新时间内并不影响CPU的读写操作。
错7．动态RAM的异步刷新方式没有读写死区。
对8．断电后，EEPROM中的数据不会丢失。
错9．用1024×1芯片构成8KB存储器，CPU提供地址线A0～A15，其中A0为高位，则加到各芯片地址端的地址线是A0～A9。
错10．用1024×1芯片组成8KB存储器，地址线A15（高）～A0（低），应由A15～A13 3位地址经译码产生片选信号。
对11．一般情况下，ROM和RAM在存储体中是统一编址的。
对12．用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。
第六章
一、填空题
1．控制器由于设计方法的不同分为组合逻辑型、存储逻辑型和组合逻辑和存储逻辑的结合型控制器。
2．控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。
3．微程序控制的计算机中的控制存储器CM是用来存放微程序的。4．在微指令的字段编码法中，操作控制字段的分段并非是任意的、必须遵循的分段原则中包括：①把互斥性的微命令分在同一段内；②一般每个小段要留出一个状态，表示本字段不发出任何微命令。
5．微指令分为水平型和垂直型微指令两类，水平型微指令可以同时执行若干个微操作，所以执行机器指令的速度比垂直型微指令快。
二、选择题
1．在CPU中跟踪指令后继地址的寄存器是 B 。
A. 主存地址寄存器
B. 程序计数器
C. 指令寄存器
D. 状态标志寄存器
分析：程序计数器是用于存放下一条指令所在单元的地址的地方，执行指令时，CPU将自动修改程序计数器的内容，因此，在CPU中用于跟踪指令地址的寄存器就是程序计数器。地址寄存器保存当前CPU所访问的内存单元的地址；当CPU要执行一条指令时，先把它从内存取到数据缓冲寄存器中，再送入指令寄存器IR暂存，指令译码器根据IR的内容产生各种微操作命令，控制其他的组成部件工作，完成所需的功能。2．指令寄存器的位数取决于 B 。
A. 存储器的容量
B. 指令字长
C. 机器字长
D. 存储字长
(指令寄存器IR是用来存放要执行的指令的,所以很明显跟指令的的长度有关.)
3．在计算机系统中，表征系统运行状态的部件是 D 。
A. 程序计数器
B. 累加寄存器
C. 中断寄存器
D. 程序状态字
4．通用寄存器是 D 。
A. 可存放指令的寄存器
B. 可存放程序状态字的寄存器
C. 本身具有计数逻辑与移位逻辑的寄存器
D. 可编程指定多种功能的寄存器
(存放指令的寄存器是指令存储器，存放程序状态字的寄存器是程序状态字寄存器，通用寄存器并不一定具有计数和移位功能)
5．指令译码器是对 B 进行译码。
A. 整条指令
B. 指令的操作码字段
C. 指令的地址
D. 指令的操作数字段
6．微操作信号发生器的作用是 D 。
A. 从主存中取出指令
B. 完成指令操作码的分析功能
C. 产生控制时序
D. 产生各种微操作控制信号
7．下列说法中 C 是正确的。
A. 指令周期等于机器周期
B. 指令周期小于机器周期
C. 指令周期大于机器周期
D. 指令周期是机器周期的两倍8．三级时序系统提供的三级时序信号是 C 。
A. 指令周期、机器周期、节拍
B. 指令周期、机器周期、时钟周期
C. 机器周期、节拍、脉冲
D. 指令周期、微指令周期、时钟周期9．采用同步控制的目的是B。
A．提高执行速度B．简化控制时序
C．满足不同操作对时间安排的需要D．满足不同设备对时间安排的需要10．异步控制常用于A。
A．CPU访问外围设备时B．微程序控制器中
C．CPU的内部控制中D．主存的内部控制中
11．下列叙述正确的是A。
A．同一CPU周期中，可以并行执行的操作称为兼容性微操作
B．同一CPU周期中，不可以并行执行的操作称为兼容性微操作
C．同一CPU周期中，可以并行执行的操作称为互斥性微操作
D．同一CPU周期中，不可以并行执行的操作称为互斥性微操作
12．下列说法正确的是D。
A．采用微程序控制器是为了提高速度
B．控制存储器采用高速RAM电路组成
C．微指令计数器决定指令执行顺序
D．一条微指令放在控制存储器的一个单元中
13．下列说法中正确的是C。
A．微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快B．若采用微程序控制方式，则可用μPC取代PC
C．控制存储器可以用掩膜ROM、EPROM或闪速存储器实现
D．指令周期也称为CPU周期
14．下列叙述中正确的是B。
A．控制器产生的所有控制信号称为微指令
B．微程序控制器比硬布线控制器更加灵活
C．微处理器的程序称为微程序
D．采用微程序控制器的处理器称为微处理器
15．微程序控制器的速度比硬布线控制器慢，主要是因为D。
A．增加了从磁盘存储器读取微指令的时间
B．增加了从主存储器读取微指令的时间
C．增加了从指令寄存器读取微指令的时间
D．增加了从控制存储器读取微指令的时间
16．硬布线控制器与微程序控制器相比B。
A．硬布线控制器的时序系统比较简单
B．微程序控制器的时序系统比较简单
C．两者的时序系统复杂程度相同
D．可能是硬布线控制器的时序系统简单，也可能是微程序控制器的时序系统简单17．微程序控制器中，控制部件向执行部件发出的某个控制信号称为D。
A．微程序B．微指令C．微操作D．微命令18．微程序控制器中，机器指令与微指令的关系是B。
A．每一条机器指令由一条微指令来执行
B．一条机器指令由一段用微指令编成的微程序来解释执行
C．一段机器指令组成的程序可由一个微程序来执行
D．每一条微指令由一条机器指令来解释执行
19．微程序控制器中，微程序的入口地址是由C形成的。
A．机器指令的地址码字段B．微指令的微地址码字段
C．机器指令的操作码字段D．微指令的微操作码字段
20．微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式。其基本思想是C。
A．用程序计数器PC来产生后继微指令地址
B．用微程序计数器μPC来产生后继微指令地址
C．通过微指令顺序控制字段由设计者指定或者由判断字段控制产生后继微指令地址D．通过指令中指定一个专门字段来控制产生后继微指令地址
21．兼容性微命令指几个微命令是A。
A．可以同时出现的B．可以相继出现的
C．可以相互替代的D．可以相互容错的
三、判断题
1．在冯·诺依曼计算机中，指令流是由数据流驱动的。×数据流是由指令流驱动的
2．执行指令时，指令在主存中的地址存放在指令寄存器中。×存放在指令寄存器中的是指令而不是指令的地址
3．指令周期是指CPU从主存中读出一条指令的时间。×CPU从主存中读出指令、分析取数并执行完该指令的全部时间
4．指令周期又称为CPU周期。×指令周期是由若干个CPU周期组成的
5．取指周期的操作与指令的操作码无关。DUI
6．微指令是指控制存储器中的一个单元的内容。DUI
7．在微程序控制器中，微指令寄存器用来存放微程序。×
8．微指令的操作控制字段采用字段编码时，兼容的微命令应安排在同一段中。×
第七章
一、填空题
1．在磁介质存储器中，记录方式可分为几大类，每类中又衍生出若干派生方案。其中，调频制(FM)记录方式目前主要用于单密度磁盘存储器，改进的调频制（MFM）记录方式主要用于双密度磁盘存储器，而在磁带存储器中一般采用PE 记录方式。
2．在磁介质存储器中，格式化容量是指调相制（PE）。3．对于文本模式的打印机，主机送往打印机的应当是打印字符的ASCII 码。
4．在字符打印机或显示器的字库中，存放着字符的字模点阵码。5．字符显示器中的VRAM用来存放显示字符的ASCII码。
二、选择题
１．计算机的外围设备是指C。
A．输入输出设备B．外存储器
C．输入输出设备和外存储器D．电源
2．在输入输出设备中，B是复合型的输入输出设备。
A．鼠标B．磁盘
C．打印机D．CD-ROM光盘
3．带有处理器的终端一般称为B。
A．交互式终端B．智能终端
C．远程终端D．联机终端
4．在调频制记录方式中，是利用D来写0或1。
A．电平高低的变化B．电流幅值的变化
C．电流相位的变化D．电流频率的变化
（在调频制记录方式中，信息的写入是依靠写入电流频率的变化来实现的，写1时的电流变化频率是写0时电流变化频率的2倍。）
5．下列各种记录方式中，不具自同步能力的是A。
A．不归零制NRZ B．改进型调频制MFM
C．调相制PM D．调频制FM
「分析」：自同步能力是指从读出的数据中自动提取同步信号的能力，其能力大小可用最小磁化翻转间隔与最大磁化翻转间隔的比值来表示，比值越大，则自同步能力越强。在各种记录方式中，NRZ，NRZ记录方式没有自同步能力，PM，FM，MFM记录方式具有自同步能力。
6．磁盘存储器的平均等待时间通常是指B。
A．磁盘旋转一周所需的时间B．磁盘旋转半周所需的时间
C．磁盘旋转1/3周所需的时间D．磁盘旋转2/3周所需的时间
7．活动头磁盘存储器的寻道时间通常是指C。
A．最小寻道时间
B．最大寻道时间
C．最大寻道时间和最小寻道时间的平均值
D．最大寻道时间和最小寻道时间之和
8．若磁盘的转速提高一倍，则A。
A．平均等待时间减半B．存储密度提高一倍
C．平均寻道时间减半D．磁盘访问速度提高一倍
(磁盘的存取时间=寻道时间+等待时间, 寻道时间是指磁头移动到磁道所需的时间;等待时间为等待读写的扇区转到磁头下方所用的时间(这个是由磁盘的转速决定的)。因此如果磁盘的转速提高一倍，就意味着等待时间大大降低，从而使磁盘的平均存取时间减少；寻道速度和读写（数据传输）速度不是一个概念，寻道是指磁头从一个磁道摆到另一个磁道，相当于磁头做半径方向运动，而读写磁道是沿圆周运动。因此磁盘转速提高只是提高了读写（数据传输）速度。但磁头的摆动速度并没有提高，寻道速度不变。)
9．磁盘的盘面上由很多半径不同的同心圆组成，这些同心圆称为B。
计算机组成原理期末试题
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理实验
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
计算机组成原理期末考试
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理实验
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
《计算机组成原理》期末考试试题及答案
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理实验七
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
计算机组成原理期末考试试卷及答案(1)
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
计算机组成原理实验十
上海大学计算机学院 《计算机组成原理二实验》报告十 姓名：林琦学号：xxxxxxxx 教师：王雪娟 时间：周一5-6 地点：计算机大楼609 机位：33 实验名称：十中断机制和应用（综合实验） 一、实验目的 1. 学习实验箱感知中断的硬件结构和工作原理。 2. 学习使用中断系统。 3. 学习使用扩展外设。 二、实验原理 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。中断同子程序调用有共同点：执行另一个程序，然后返回。所以在调用另一个程序（中断服务子程序）时必须保存断点。中断与子程序调用有一个根本区别：中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），而子程序调用时间是安排好的，由程序员写下的调用指令决定。中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。中断发生时间与正在运行的程序的无关性，使得整个系统在运行一个程序的同时，还能感知其它事件的发生！这是实时监控的技术基础、是多用户、多任务、多线程技术的关键点，因此是操作系统工作的前提，是计算机系统的“点睛”之笔！深刻理解中断系统是计算机专业人员用好计算机的必备知识！ 只有“中断返回”指令和复位操作使EINT为低电平，这个低电平作用到IREQ 的SD端，使上面这个D触发器的Q端为1，作用到IACK的CD端使下面这个D触发器的Q端输出0。 CK驱动下，IREQ的Q端输出D端的INT状态。当有中断请求时INT为0，则一个CK后Q端输出0，但这个0能否被CPU感知却要看①号“或门”是否允许它通过。而“非取指”微指令有IREN＝1，则②号“或门”输出1，于是IREQ 的Q端无论输出0或1，①号“或门”总输出1，即不允许中断请求通过。同时这个1又送入IACK的SD端；于是下触发器的SD和CD端的输入都是无效状态，这个触发器保持稳定。
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
计算机组成原理实验完整版
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
计算机组成原理期末考试A卷-含答案
广东外语外贸大学信息学院计算机系 2004—2005学年第2学期 《计算机组成原理》期末考试试卷A 考卷适用班级：计算机专业03级考试时间：120分钟 班级_______ 学号_____________姓名_________成绩_______ 一、填空题（每空1分，共20分） 1．8位二进制补码表示整数的最小值为__-128____，最大值为__127___。 2．计算机常用的校验码有奇偶校验码、海明校验码、____CRC码_____。 3．一个浮点数，当其补码尾数右移1位时，为使其值不变，阶码应该__加1____。4．ALU的基本逻辑结构是__快速进位__加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。 5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位__不相同__，则表明发生了溢出。 6．要组成容量为4M×8位的存储器，需要__8__片4M×1位的存储器芯片并联，或者需要__4____片1M×8位的存储器芯片串联。 7．一台计算机所具有的各种机器指令的集合称为该计算机的__指令系统__。 8．指令编码中，操作码用来指定__操作的类型__，n位操作码最多可以表示___2n____条指令。 9．CPU中，保存当前正在执行的指令的寄存器为__指令寄存器IR_，保存下一条指令地址的寄存器为_程序计数器PC__，保存CPU访存地址的寄存器为__内存地址寄存器AR__。10．控制器在生成各种控制信号时，必须按照一定的__时序__进行，以便对各种操作实施时间上的控制。 11．微程序控制器的核心部件是存储微程序的__控制存储器____，它一般用_只读存储器_构成。 12．任何指令周期的第一步必定是__取指__周期。 13．异步方式下，总线操作周期时间不固定，通过_握手(就绪/应答)_信号相互联络。14．输入输出操作实现的CPU与I/O设备的数据传输实际上是CPU与__IO设备接口寄存器__之间的数据传输。 二、选择题（每小题1分，共20分） 1．冯·诺曼机工作方式的基本特点是___________。 A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2．主机中能对指令进行译码的器件是_________。 A．ALU B．运算器 C．控制器D．存储器 3．运算器的主要功能是进行_______。 A．逻辑运算B．算术运算
计算机组成原理实验
计算机组成原理上机实验指导
一、实验准备和实验注意事项 1．本课程实验使用专门的TDN-CM++计算机组成原理教学实验设备，使用前后均应仔细检查主机板，防止导线、元件等物品落入装置导致线路短路、元件损坏。 2．完成本实验的方法是先找到实验板上相应的丝印字及其对应的引出排针，将排针用电缆线连接起来，连接时要注意电缆线的方向，不能反向连接；如果实验装置中引出排针上已表明两针相连，表明两根引出线部已经连接起来，此时可以只使用一根线连接。 3．为了弄清计算机各部件的工作原理，前面几个实验的控制信号由开关单元“SWITCH UNIT”模拟输入；只有在模型机实验中才真正由控制器对指令译码产生控制信号。在每个实验开始时需将所有的开关置为初始状态“1”。 4．本实验装置的发光二极管的指示灯亮时表示信号为“0”，灯灭时表示信号为“1”。 5．实验接线图中带有圆圈的连线为实验中要接的线。 6．电源关闭后，不能立即重新开启，关闭与重启之间至少应有30秒间隔。 7．电源线应放置在机专用线盒中。 8．保证设备的整洁。
二、实验设备的数据通路结构 利用本实验装置构造的模型机的数据通路结构框图如下图。其中各单元部已经连接好，单元之间可能已经连接好，其它一些单元之间的连线需要根据实验目的用排线连接。 图0-2 模型机数据通路结构框图
实验一运算器实验：算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构； 2．掌握运算器的工作原理； 3．掌握简单运算器的数据传送通路。 4．验证运算功能发生器(74LSl81)的组合功能。 二．实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 三．实验原理 实验中所用的运算器数据通路如图1-l所示。其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-B控制，控制运算器运算的结果能否送往总线，低电平有效。 为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2(由74LS273实现)锁存数据。要将数据总线上的数据锁存到DR1、DR2中，锁存器的控制端LDDR1和LDDR2必须为高电平，同时由T4脉冲到来。 数据开关(“INPUT DEVICE”)用来给出参与运算的数据，经过三态门(74LS245)后送入数据总线，三态门由SW-B控制，低电平有效。数据显示灯(“BUS UNIT”)已和数据总线相连，用来显示数据总线上的容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W／R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 ALU运算所需的电平控制信号S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B均由“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDRl、LDDR2为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
计算机组成原理期末考试试卷
计算机组成原理期末考试试卷 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于____部分。 A．运算器B．控制器 C．存储器D．I/O接口 2．关于数据表示和编码，下列说法正确的是____。 A. 奇偶校验码是一种功能很强的检错纠错码 B. 在计算机中用无符号数来表示内存地址 C. 原码、补码和移码的符号编码规则相同 D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码 3．若x补=0.1101010，则x原=____。 A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 4．在cache的下列映射方式中，无需考虑替换策略的是____。 A. 全相联映射 B. 组相联映射 C. 段相联映射 D. 直接映射 5．以下四种类型的二地址指令中，执行时间最短的是____。 A. RR型 B. RS型 C. SS型 D. SR型 6．下列关于立即寻址方式操作数所在位置的说法正确的是____。 A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 7．微程序控制器中，机器指令与微指令的关系是____。 A．每一条机器指令由一条微指令来执行 B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成 8．下面有关总线的叙述，正确的是____。 A. 单总线结构中，访存和访问外设主要是通过地址来区分的 B. 对电路故障最敏感的仲裁方式是独立请求方式
C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备 D. 同步定时适用于各功能模块存取时间相差很大的情况 9．若磁盘的转速提高一倍，则____。 A．平均存取时间减半 B．平均找道时间减半 C．平均等待时间减半 D．存储密度可以提高一倍 10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 二．填空题（下列每小题2分，共20分） 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常 由、一般机器级、、汇编语言级和高级语言级组成。 2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数 为。 3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为。 4．在相对寻址方式中，操作数的有效地址等于的内容加上指令中的形式地址D。 5．不同的计算机有不同的指令系统，“RISC”表示的意思 是。 6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为和_ 位。 7．CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个时钟周期。
计算机组成原理实验实验报告
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。
计算机组成原理 期末考试 历年试题汇总
按课本顺序的历年试题（08-11年）汇总 第一章 第一章主要掌握冯.诺伊曼的思想、硬件各部分名称、多级层次结构各层次的名称和顺序，在第一章小结里都有p15。 P9（2009-2010学年第1学期填空）按照冯.诺伊曼的思想，将解决问题的指令序列存放到存储器中，这叫存储程序。 P11（2009-2010学年第2学期填空）计算机的硬件包括：运算器、存储器、控制器、适配器、输入输出设备。 P13-14（2008-2011学年各个学期填空）计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序设计级或逻辑电路级、一般机器级（机器语言级）、操作系统级、汇编语言级和高级语言级组成。 第二章 围绕历年试题和布置的课后题复习。 P17（2009-2010学年第2学期填空）若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。 P22（2009-2010学年第1学期填空）用8位（含符号位）补码表示整数，能表示的最大正整数和最小负整数分别是127和-128。 P22（2010-2011学年第2学期填空）定点8位字长的字，采用补码形式表示8位的二进制整数，可表示的数范围为- 128~127。 P20（2008-2009学年第1学期选择）若x补=0.1101010，则x原=____。 A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 P20（2009-2010学年第2学期选择）下列是用补码表示的机器数，真值最大的是（）。 A．001011B．101100 C．110100 D．110101 P19（2010-2011学年第2学期填空）数的真值变成机器码时有四种表示方法，分别是____________________________。
计算机组成原理期末试题及答案
计算机组成原理期末试题及答案 一、选择题（共20题，每题1分，共20 分） 1. 在下列机器数__B____中，零的表示形式是唯一的。 A．原码B．补码C．反码D．原码和反码 2. CRT的分辨率为1024×1024，颜色深度为8位，则刷新存储器的存储容量是__B____。A．2MB B．1MB C．8MB D．1024B 3. 在定点二进制运算器中，减法运算一般通过__D____来实现。 A．原码运算的二进制减法器B．补码运算的二进制减法器C．补码运算的十进制加法器D．补码运算的二进制加法器 4. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为__B____。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 5. 信息只用一条传输线，且采用脉冲传输的方式称为___A___。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 6. 和外存储器相比，内存储器的特点是______。 A．容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 7. CPU响应中断的时间是______。 A．中断源提出请求B．取指周期结束C．执行周期结束。 8. EPROM是指______。 A. 读写存储器 B. 只读存储器
C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 9. 下列数中最小的数是______。 A．（1101001）2 B．（52）8 C．（133）8 D．（30）16 10. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。A．11001011B．11010110 C．11000001 D．11001001 11. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。 A. 堆栈寻址方式 B. 立即寻址方式 C.隐含寻址方式 D. 间接寻址方式 12. 用于对某个寄存器中操作数的寻址方式称为______寻址。 A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接 13. 中央处理器（CPU）包含______。 A．运算器 B．控制器 C．运算器、控制器和cache D．运算器、控制器和主存储器 14. 在CPU中跟踪指令后继地址的寄存器是______。 A．主存地址寄存器B．程序计数器C．指令寄存器D．状态条件寄存器 15. 在集中式总线仲裁中，______方式响应时间最快。 A．链式查询 B.计数器定时查询 C.独立请求 D.以上三种相同 16. PCI总线的基本传输机制是______。 A．串行传输B．并行传输C．DMA式传输D．猝发式传输