数电实验组合逻辑电路分析—全加器和全减器

实验二组合逻辑电路分析—全加器和全减器

2.1 实验目的

1.熟悉组合逻辑电路分析的步骤。

2.加深对全加器、加法器、减法器、全减器电路的理解，并学会灵活运用这些电路。 2.2 实验设备

3.74LS86；

4.74LS00。 2.4 实验要求

1.用74LS86和74LS00设计一个电路，实现半加/减电路。当M=0时，为半加器。当M=1时，为半减器。

2. 用74LS86和74LS00设计一个电路，实现全加/减法电路。当M=0时，为全加器。当M=1时，为全减器。 2.5 实验内容

1.实验设计：

（1）.半加/减器真值表：

（2）.求出逻辑表达式为： S =

AB BA +.= A B ⊕

CO= ()()1B A M B A M ⊕=⊕?

(4).逻辑表达式：

S ABC ABC ABC ABC A B C

=+++=⊕⊕

=++++

CO BC ABCiM ABCiM ABCiM ABCiM =()()

BC A M B Ci

?⊕⊕

半加器和全加器及其应用

实验二半加器和全加器及其应用一、实验目的 1.掌握全加器和半加器的逻辑功能。 2.熟悉集成加法器的使用。 3.了解算数运算电路的结构。二、实验设备 1.数字电路试验箱； 2.74LS00，74SL86。三、实验原理半加器(m =0半加，m=1为半减）能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路。它有两个输入端，两个输出端。半加器电路是指对两个输入数据位进行加法，输出一个结果位和高位的进位，不考虑输入数据的进位的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入A 被加数、B加数，数据输出S和数（半加和）、进位C0。同理,能对两个1位二进制数进行相减不考虑低位来的借位求得差及借位的逻辑电路称为半减器.设减数和被减数分别用A和B,表示差用S，表示向高位的借位用C0。

全加器，全减器(m =0为全加，m=1为全减) 全加器是实现两个一位二进制数及低位来的进位数相加（即将三个一位二进制数相加），求得和数及向高位进位的逻辑电路。根据全加器功能，其真值表如下表所示。表中A及B分别代表被加数及加数，C1是低位来的进位，S代表相加后得到的和位，C0代表向高位的进位。图中C1是进位输入端，C0是进位输出端。同理,能对两个1位二进制数进行相减并考虑低位来的借位求得差及借位的逻辑电路称为全减器.设减数和被减数分别用A和B表示低位来的借位用C1,表示差用S，表示向高位的借位用C0。四、实验内容实验一、实现半加器，半减器，当M为0时实现逻辑变量A、B的半加功能，当M为1时实现逻辑变量A、 B的半减功能。实验二、实现全加器，全减器，当M为0时实现逻辑变量A、B的全加功能，C i为进位值。当M为1时实现逻辑变量A、B的全减功能，C i为借位值。五、实验数据 1实现半加、半减器（1）真值表

AT89C51单片机简易计算器的设计

AT89C51单片机简易计算器的设计单片机的出现是计算机制造技术高速发展的产物，它是嵌入式控制系统的核心，如今，它已广泛的应用到我们生活的各个领域，电子、科技、通信、汽车、工业等。本设计是基于51系列单片机来进行的数字计算器系统设计，可以完成计算器的键盘输入，进行加、减、乘、除六位数范围内的基本四则运算，并在LCD上显示相应的结果。设计电路采用AT89C51单片机为主要控制电路，利用MM74C922作为计算器4*4键盘的扫描IC读取键盘上的输入。显示采用字符LCD静态显示。软件方面使用C语言编程，并用PROTUES仿真。一、总体设计根据功能和指标要求，本系统选用MCS-51系列单片机为主控机。通过扩展必要的外围接口电路，实现对计算器的设计。具体设计如下：（1）由于要设计的是简单的计算器，可以进行四则运算，为了得到较好的显示效果，采用LCD 显示数据和结果。（2）另外键盘包括数字键（0～9）、符号键（+、-、×、÷）、清除键和等号键，故只需要16 个按键即可，设计中采用集成的计算键盘。（3）执行过程：开机显示零，等待键入数值，当键入数字，通过LCD显示出来，当键入+、-、*、/运算符，计算器在内部执行数值转换和存储，并等待再次键入数值，当再键入数值后将显示键入的数

值，按等号就会在LCD上输出运算结果。（4）错误提示：当计算器执行过程中有错误时，会在LCD上显示相应的提示,如：当输入的数值或计算得到的结果大于计算器的表示范围时，计算器会在LCD上提示溢出；当除数为0时，计算器会在LCD 上提示错误。系统模块图：二、硬件设计（一）、总体硬件设计本设计选用AT89C51单片机为主控单元。显示部分：采用LCD 静态显示。按键部分：采用4*4键盘；利用MM74C922为4*4的键盘扫描IC，读取输入的键值。总体设计效果如下图：

计数器的设计实验报告

计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是

CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。图5－ 9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端CR—清除端 CC40192的功能如表5－9－1，说明如下：表5－9－1 当清除端CR为高电平“1”时，计数

器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421 码十进制加、减计数器的状态转换表。加法计数表5－9－减计数 2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。图5－9－2是由CC40192利用进位

数电实验报告计数器

实验报告实验七计数器原理测试及其设计 2.7.1 实验目的 1.掌握中规模集成计数器74LS160、74LS161、74LS163的逻辑功能及使用方法。 2.掌握同步清零与异步清零的区别及74LS160计数器的级联方法。 3.学习用中规模集成计数器设计任意进制计数器。 2.7.2 实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 74LS160，74LS161和74LS163。 2.7.3 实验原理计数器的功能是记录输入脉冲的个数。他所能记忆的最大脉冲个数称为该计数器的模。计数器不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。根据进位方式，可分为同步和异步两类。根据进制，可分为二进制、十进制和任意进制等。根据逻辑功能，可分为加法计数器、减法计数器和可逆计数器等。根据电路集成度，可分为小规模集成计数器和中规模集成计数器。 2.7.4 实验内容 1.分别用74LS161和74LS163设计模13计数器，采用清零法实现，并用数码管显示实验结果。设计思路:74LS161是十六进制计数器，所以我在它计数到13（1101）清零就行了，再利用二进制数与BCD码对应关系，即利用74LS283的逻辑功能使数码管显示实验结果。计数时电路状态转换关系： 0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→0000

设计思路：74LS163接法与74LS161基本一样，只是163的清零信号是12不是13，如图： 2.设计一个用3位数码管指示的六十进制计数器，并用三只开关控制计数器的数据保持、计数及清零功能。设计思路：用Cr=0控制计数器清零，用EP*ET=0控制计数器数据保持，用高低电平和CP脉冲进行与运算控制计数器计数功能。U1的清零信号是在计数到6时，U1清零的同时U3开始计数，这样就能实现用3位数码管指示的六十进制计数器。如图：

全加器与半加器原理及电路设计

全加器与半加器原理及电路设计在数字系统中，加法器是最基本的运算单元。任何二进制算术运算，一般都是按一定规则通过基本的加法操作来实现的。 1．二进制十进制中采用了0，1，2，…，9十个数码，其进位规则是“逢十进一”。当若干个数码并在一起时，处在不同位置的数码，其值的含义不同。例如373可写成二进制只有0和1两个数码，进位规则是“逢二进一”，即1+1=10(读作“壹零”，而不是十进制中的“拾”)。0和1两个数码处于不同数位时，它们所代表的数值是不同的。例如10011这个二进制数，所表示的大小为这样，就可将任何一个二进制数转换为十进制数。反过来，如何将一个十进制数转换为等值的二进制数呢？由上式可见，，，，分别为相应位的二进制数码1或0。它们可用下法求得。 19用2去除，得到的余数就是；其商再连续用2去除，得到余数，，，，直到最后的商等于0为止，即 2 1 9 余数 ……………………………….余1(d0) ………………………………余1(d1) ……………………………….余0(d2) ……………………………….余0(d3) 0 …………………………… …余1(d4) 所以可见，同一个数可以用十进制和二进制两种不同形式表示，两者关系如表8-13所示。表8-13 十进制和二进制转换关系

由表8-14可直接写出半加器可以利用一个集成异或门和与门来实现，如图8-40(a)所示。图8-40(b)是半加器的逻辑符号。表8-14 半加器真值表 1101 由真值表可分别写出输出端Si和Ci的逻辑表达式和的逻辑表达式中有公用项，因此，在组成电路时，可令其共享同一异或门，从而使整体得到进一步简化。一位全加器的逻辑电路图和逻辑符号如图8-41所示。图8-41 全加器逻辑图及其逻辑符号多位二进制数相加，可采用并行相加、串行进位的方式来完成。例如，图8-42所示逻辑电路可实现两个四位二进制数和的加法运算。

数电实验二：简易计算器(实验报告)

数电实验2实验报告 1、设计修改方案（1）加入编码器连接4选一数据选择器，控制进行运算的种类（2）修改了输出端数据选择器的程序，使得当计算器没有任何输入时，结果显示保持为0，并且利用芯片自身的灭零管脚，让显示结果中，当十位为零时，十位的零不显示。

2、实验数据及分析（1）修改后电路图（附后）（2）仿真波形设置输入2个4位二进制数为0110（十进制6）和0010（十进制2），计算方式控制SW[3:0]设为0111，即模拟除法操作，加入时钟信号。 ①模拟除法波形：可以看到十位（商）的数码管显示中，1、2、3、4、7段亮，显示为数字3，而个位（余数）显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6除2商3余0。满足计算要求。 ②模拟乘法波形：（SW[3:0]设为1011，其他输入同上）

可以看到个位的数码管显示中，1、4、5、6段亮，显示为C(化为十进制为12)，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6乘2等于0C，即等于12。当改变输入4和2是，显示结果为8,。满足计算要求。 ③模拟加法波形：（SW[3:0]设为1101，其他输入同上）可以看到个位的数码管显示中，1、2、3、4、5、6、7段全亮，显示为数字8，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6加2等于08，即等于8。满足计算要求。 ④模拟减法波形：（SW[3:0]设为1110，其他输入同上）可以看到个位的数码管显示中，2、3、6、7段亮，显示为数字3，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6减2等于03，即等于3。满足计算要求。从上面加减乘除四种功能运算的波形仿真可以看出，本实验设计能够正确完成对输入数字的上述四种运算。满足题目要求。

数字钟设计报告——数字电路实验报告

数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B 学号:111041226

数字钟的设计目录一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成）四、设计方案一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生３

数电实验报告

数字逻辑与数字电路实验报告实验名称简易迷宫游戏

一、设计课题的任务要求题目：简易迷宫游戏设计并实现一个简易迷宫游戏机。【基本要求】： 1、用8×8 点阵进行游戏显示。 2、迷宫游戏如图1 所示，采用双色点阵显示，其中红色LED 为迷宫墙壁，绿色LED表示人物。通过BTN0～BTN3 四个按键控制迷宫中的人物进行上下左右移动，使人物从起始点出发，走到迷宫的出口，游戏结束。 3、普通计时模式：通过按键BTN7 启动游戏，必须在30 秒内找到出口，否则游戏失败。用两个数码管进行倒计时显示。游戏胜利或者失败均要在8×8 点阵上有相应的画面出现。 4、迷宫中的人物在行走过程中，如果碰到墙壁，保持原地不动。【提高要求】： 1、多种迷宫地图可以选择。 2、在计时的基础上增加计步的功能，每按一次控制按键步数加1，碰壁不计算步数，计步结果用数码管显示。 3、为游戏增加提示音乐，在不同时间段采用不同频率的信号控制蜂鸣器发声报警。 4、增加其他游戏模式。 5、自拟其它功能。二、系统设计（包括设计思路、总体框图、分块设计）设计思路：依据题目要求，在实验中需要使用到8*8双色点阵输出迷宫图案，使用数码管输出计步步数和倒计时时间，使用蜂鸣器发出警报。由于实验要求需要使用到大量的按键输入。所以需要在输入输出模块中需要按键消抖模块。实验的输出模块共有点阵输出模块，数码管输出模块，蜂鸣器输出模块，在数码管和点阵输出中需要使用到扫描输出的概念。在游戏进行中需要实时判断并且记录人的位置，需要进行记时，计步，所以在整个系统中需要使用状态机进行当前状态转换，控制整个程序。所以在核心实现模块中包括行走模块，状态输出模块，计步模块，计时模块。输入部分：消抖模块时钟部分：多级分频器控制部分：倒计时器，计步器，行走模块，状态机

微机原理实验简易计算器

【实验题目】简易计算器设计【实验目的】综合测试学生微机接口技术及应用能力，包括系统构思设计、电路设计搭建、软件调试等；结合应用实际，培养学生运用微机技术服务应用、服务实际的能力。【基本要求】 1）利用实验箱上的4x4键盘及6位数码管，实现两个16位宽的非负整数（0~65535）进行＋、－、×运算，计算结果限制在范围-65535~65535，超过范围在数码管最低位显示E； 2） 16个按键的分配可以自行指定；【扩展要求】 1）按基本要求保持输入的范围不变（16位宽），扩展计算结果的范围到用足6位数码管，当计算结果超过-65535~999999时，显示E； 2）增加÷的功能，有小数显示；【实验程序】；该程序实现了基本要求及扩展要求的2） DSEG SEGMENT BUFF DB 6 DUP() LED_7 DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,6FH,77H,7CH,39 H,5EH,79H,71H,00H,40H POSITION DB 0DFH,0EFH,0F7H,0FBH,0FDH,0FEH UNIT10 DW 10000,1000,100,10,1 NEWNUM DB 0 COUNT DB 0 FLAG DB 0 ;是否有键按下的标志 NEGTI DB 0 ;是否为负数的标志 NUM DW 0 NUM1 DW 0 NUM2 DW 0 TAG DB 0 ;运算种类标志 POINT DB 0 ;除法结果添加小数点标志 RESULT DW 0 DSEG ENDS CSEG SEGMENT ASSUME DS:DSEG,CS:CSEG START: MOV AX,DSEG MOV DS,AX MOV DX,300CH ;8255初始化 MOV AL,81H OUT DX,AL LEA SI,BUFF MOV CX,6 NEXT: MOV BYTE PTR[SI],16 INC SI LOOP NEXT CALL SHOW ;将显示缓冲区中内容在LED上一次显示出来 MOV COUNT,0 ;记按下了几位数 NEXT2: CALL SHOW CALL SCAN ;判断是否有按键按下 CMP FLAG,1 JZ OK JMP NEXT2 OK: MOV FLAG,0 MOV POINT,0 MOV DX,3000H ;判断是哪一个键被按下 MOV AL,0FFH OUT DX,AL MOV CH,-1 ;CH用于保存当前被扫描的列号MOV CL,07FH XL: ROL CL,1 INC CH MOV DX,3000H MOV AL,CL OUT DX,AL MOV DX,3008H

数电实验报告：实验4-计数器及应用161

广东海洋大学学生实验报告书（学生用表）实验名称课程名称课程号学院(系) 专业班级学生姓名学号实验地点实验日期实验4 计数器及其应用一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161构成计数器的方法 3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。 1、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图 GDOU-B-11-112

该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表 2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图2是上述二种方法的原理示意图。图2(a) 图2(b) 三、实验内容与步骤 1、测试74LS161的逻辑功能。 2、在熟悉74LS161逻辑功能的基础上，利用74LS161设计9进制计数器。附图74ls00和74ls20

实验二组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。二、实验仪器及材料 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1 片 74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图） 1.组合逻辑电路功能测试。（1）.用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。（4）.将运算结果与实验比较。表2.1

Y1=A+B Y2=(A’*B)+(B’*C) 2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。图2.2 （1）.在实验仪上用异或门和与门接成以上电路。A、B接电平开关K，Y，Z接电平显示。（2）.按表2.2要求改变A、B状态，填表。表2.2 3. （1）.写出图2.3电路的逻辑表达式。（2）.根据逻辑表达式列真值表。

表2.3 （5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。 4. 测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。（2）.找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。表2.4

数电实验实验报告

数字电路实验报告

实验一组合逻辑电路分析一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路四2输入与非门双4输入与非门二．实验内容 1.实验一自拟表格并记录: 2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平

ABCD 接逻辑电平开关。最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。实验二组合逻辑实验（一）半加器和全加器一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇电路的原理图。三．元件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A ＢＣ D

数字逻辑电路课程课程设计--简易加减计算器

摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。而输入的数据将通过显示译码管以十进制的形式显示出来。由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。

加减运算电路则主要通过加法器来实现的。设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。因此我们将减法转换为加法进行运算，运算时采用补码的形式。在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。在显示电路中，由加法器输出的数据是二进制码。这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。此时要将二进制转化成BCD码，再将BCD码送到显示译码管中就可以将计算所得的数字显示出来了。

概述 1.1设计题目：简易加减计算器 1.2设计任务和要求： 1）用于两位以下十进制数的加减运算。 2）以合适的方式显示输入数据及计算结果。 1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。运用显示译码器对输入的数字以十进制的形式进行显示。在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。

数电实验报告实验六计数译码显示综合实验整理版.docx

数电实验报告实验六计数、译码、显示综合实验姓名：学号：班级：院系：指导老师： 2016年

目录实验目的： (22) 实验器件与仪器： (22) 实验原理： (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 实验内容： (44) 实验过程： (55) 实验总结： (66) 实验：实验目的： 1.熟悉中规模集成电路计数器的功能及应用。 2.熟悉中规模集成电路译码器的功能及应用。 3.熟悉LED数码管及显示电路的工作原理。 4.学会综合测试的方法。实验器件与仪器： 1.实验箱、万用表、示波器。

2.74LS160、74LS48、74LS20 实验原理：对于计数规模小的计数器，我们使用集成触发器来设计计数器，但是如果计数器的模数达到十六以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。在这种情况下，我们可以用集成计数器来构成任意进制计数器。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N-1的二进制代码。 2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式 3）画连线图用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N得二进制代码 2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式

3）画连线图在集成计数器中，清零、置数均采用同步方法的有74LS163；均采用异步方法的有74LS193、74LS197、74LS192；清零采用异步方法、置数采用同步方法的有74LS161、74LS160；有的只具备异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。实验内容： 1.用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位，10进制位低位）。使用实验箱上的LED译码显示电路显示（注意高低位顺序及最高位的处理）。用函数发生器的低频连续脉冲（调节频率为1-2Hz）作为计数器的计数脉冲。通过数码管观察计数、译码、显示电路的功能是否正确。 2.设计一个时间计数器，具有分钟和秒计时功能的计数器。

简易计算器设计实验报告

简易计算器设计实验报告一．设计任务及要求 1.1实验任务：根据计算器的原理设计一个具有加减乘除功能的简易计算器。如：5+3*4/8=4。 1.2 实验基本要求：（1）实现最大输入两位十进制数字的四则运算（加减乘除）。（2）能够实现多次连算（无优先级，从左到右计算结果）。如：12+34*56-78/90+9=36 （3）最大长度以数码管最大个数为限，溢出报警。二．实验设计方案（1）用QuartusII的原理图输入来完成系统的顶层设计。（2）用VHDL编写以及直接拖模块来各功能模块。（3）通过2个脉冲分别实现个位数和十位数的输入。（4）通过选择每次的输出数值，将输出值反馈到运算输入端（4）通过除法运算实现十六进制到十进制的转换输出。其具体实现流程图如下：

三系统硬件设计 FPGA： EP2C5T144C8目标板及相应外围硬件电路。（从略）四系统软件设计 1.数据输入模块原理：用VHDL创建模块，通过两个脉冲分别对两个数码管进行输入控制，再通过相应运算模块将两个独立数据转化成两位十进制数字。 2.运算模块原理：用VHDL创建模块，四种运算同步运行，通过按键加、减、乘、除选择输出对应的计算结果，当按键等号来时，将所得结果反馈给运算模块输入端。具体实现代码见附录二。 3.输出模块原理：用VHDL创建模块，通过按键等号来控制显示运算对象还是运算结果，当等号按下时，输出计算结果，否则显示当前输入的数据，并且通过除法模块将十六进制转化为十进制。当输出结果溢出是LED0亮，同时数码管显示都为零。部分实现见附录二。五实验调试输入数据12，再按加法键，输入第二个数字25，按等号键，数码管显示37；按灭加法、等号键，输入第二个数据2，依次按等号键，减法键，数码管显示35；同上，按灭减法键、等号键，输入第三个数据7，依次按等号键，除法键，数码管显示5；按灭除法键、等号键，输入第四个数据99，依次按等号键，乘法键，数码管显示495，按灭乘法键、等号键，当前显示为99，依次按等号键、乘法键，数码管显示49005，同上进行若干次之后，结果溢出，LED0亮，同时数码管显示都为零。当输出为负数时，LED0灯变亮，同时数码管显示都为零。六实验结论本实验基本实现了计算器的加减乘法运算功能，但是存在一个突出的缺陷，就是当输出结果时，必须先按等号键导通数据反馈，再按运算键选择输出结果。这与实际应用的计算器存在很大的差距。但是，本设计可以通过等号键实现运算对象和运算结果之间的切换。

秒篮球倒计时数电实验报告

————————————————————————————————作者：————————————————————————————————日期：

法商学院《数字电路课程设计》课程设计报告专业:应用电子技术班级:应电11301 姓名:周灵姓名:李雄威指导教师：沈田

课程设计任务书设计题目：篮球竞赛24秒倒计时器设计任务与要求：设计一个篮球竞赛24秒倒计时电路，该电路能实现如下功能： 1）24秒倒计时显示功能； 2）设置外部控制开关，控制计数器的重置“24”、启动和暂停功能； 3）计数器递减至0（即时间到）时，数码管显示“00”，同时发出光电报警信号。一、电路设计原理经过对电路功能的分析，整个电路主要由控制电路、秒脉冲信号发生器、计数器、译码器和报警电路五个部分组成。示意图如图1所示。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不是太高，故电路可采用555集成电路或由TTL与非组成的多谐振荡器构成。主体电路：24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器开始进行倒计时，逐秒倒计一之到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停止。图1-1 24秒计时器系统设计框图二、单元电路分析

北邮-数电实验报告

数字电路实验报告学院：信息与通信工程专业：信息工程班级：2013211125 学号：2013210681 姓名：袁普

②：仿真波形图以及分析波形图：波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺（冒险），这也与事实一致。 ③：故障及问题分析第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。

实验二：用VHDL设计和实现组合逻辑电路一：实验要求 ①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。 ②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。 ③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。二：故障及问题分析在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出”011111”来直接控制cat0~5六个管脚，从而达到了实验的要求。

实验三：用VHDL设计和实现时序逻辑电路一：实验要求 ①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。 ②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。 ③：将（1），（2）和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容 ①实验三（3）模块端口说明及模块代码模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div12 is port( clear,clk:in std_logic; clk_out:out std_logic ); end div12; architecture struct of div12 is signal temp:integer range 0 to 5; signal clktmp:std_logic; begin process(clk,clear) begin if(clear='1') then

单片机课程设计——基于C51简易计算器

单片机十进制加法计算器设计摘要本设计是基于51系列的单片机进行的十进制计算器系统设计，可以完成计算器的键盘输入，进行加、减、乘、除3位无符号数字的简单四则运算，并在LED上相应的显示结果。设计过程在硬件与软件方面进行同步设计。硬件方面从功能考虑，首先选择内部存储资源丰富的AT89C51单片机，输入采用4×4矩阵键盘。显示采用3位7段共阴极LED动态显示。软件方面从分析计算器功能、流程图设计，再到程序的编写进行系统设计。编程语言方面从程序总体设计以及高效性和功能性对C 语言和汇编语言进行比较分析，针对计算器四则运算算法特别是乘法和除法运算的实现，最终选用全球编译效率最高的KEIL公司的μVision3软件，采用汇编语言进行编程，并用proteus仿真。引言十进制加法计算器的原理与设计是单片机课程设计课题中的一个。在完成理论学习和必要的实验后，我们掌握了单片机的基本原理以及编程和各种基本功能的应用，但对单片机的硬件实际应用设计和单片机完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。单片机课程设计既要让学生巩固课本学到的理论，还要让学生学习单片机硬件电路设计和用户程序设计，使所学的知识更深一层的理解，十进制加法计算器原理与硬软件的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试，最后仿真用户程序，来加深对单片机的认识，充分发挥学生的个人创新能力，并提高学生对单片机的兴趣，同时学习查阅资料、参考资料的方法。关键词：单片机、计算器、AT89C51芯片、汇编语言、数码管、加减乘除

目录摘要 (01) 引言 (01) 一、设计任务和要求............................. 1、1 设计要求 1、2 性能指标 1、3 设计方案的确定二、单片机简要原理............................. 2、1 AT89C51的介绍 2、2 单片机最小系统 2、3 七段共阳极数码管三、硬件设计................................... 3、1 键盘电路的设计 3、2 显示电路的设计四、软件设计................................... 4、1 系统设计 4、2 显示电路的设计五、调试与仿真................................. 5、1 Keil C51单片机软件开发系统 5、2 proteus的操作六、心得体会.................................... 参考文献......................................... 附录1 系统硬件电路图............................ 附录2 程序清单..................................

24秒篮球倒计时数电实验报告

法商学院《数字电路课程设计》课程设计报告专业: 应用电子技术班级: 应电11301 姓名: 周灵姓名: 李雄威指导教师：沈田

图1-1 24秒计时器系统设计框图二、单元电路分析（一）控制电路控制电路由74LS00芯片和74LS10芯片组成，实现计数器的复位、计数和保持“24”数字显示，以及报警的功能。如图2-1-1为EWB控制电路仿真图。图2-1-1 EWB控制电路仿真图（1）开关A：启动按钮、复位按钮开关A接地时，计数器保持“24”状态不变，处于等待状态；当开关A闭合时，计数器开始计时，当计数器递减计数到零时，控制电路产生报警信号；当开关A再次接地时，计数器立即复位到预置数值，即“24”。（2）开关B：归零按钮当开关B接高电平时，不管计数器显示任何数值，计数器立即归零，即“00”。（3）开关C：暂停按钮当暂停/连续开关（开关C）暂停时，计数器暂停计数，显示器保持不变；当暂停/连续开关（开关C）处于连续时，计数器继续倒计时计数。（二）秒脉冲发生器为了给计数器74LS192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路),其基本电路如图2-2-2。