通用数据寄存器D 通道分配 D 0
通用数据寄存器D 通道分配 D 0～D199，共200点
停电保持用寄存器通道分配 D200～D511，共312点，或D200～D999，共800点
D490～D509被用作通信操作
通用计数器的通道号：C0 ～C99，共100点。
K1～K32767
保持用计数器的通道号：C100～C199，共100点。】
定时器可以用用户程序存储器内的常数K作为设定值，也可以用数据寄存
器（D）的内容作为设定值。
定时器通道范围如下：
100 ms定时器T0～T199，共200点，设定值：0.1～ 3276.7秒；
10 ms定时器T200～TT245，共46点，设定值：0.01～327.67秒；
1 ms积算定时器 T245～T249，共4点，设定值：0.001～32.767秒；
100 ms积算定时器T250～T255，共6点，设定值：0.1～3276.7秒；
一、辅助继电器（M）
FX2N中普遍途采用M0～M499，共500
X代表输入继电器，Y代表输出继电器，M代表辅助继电器，SPM代表专用辅助继电器，T代表定时器，C代表计数器，S代表状态继电器，D代表数据寄存器，MOV代表传输等.
一、数据格式（16位）：数据类型INT是整数（16位），其中符号（位15）表示是正数或是负数（“0”=正数，“1”=负数），16位整数的数值范围是-32768~+32767。在二进制格式中，整数的负数形式用正数的二进制补码表示。（二进制补码利用取反加1得到）负数的位格式，对零的位置加权求和，再加1，然后在前面放一个负号。
BCD码：十进制的每一位用四个二进制数表示，因为最大为9，所以需要四位二进制才能表示出来（十进制的9=1001二进制），要注意，从0~9的十进制数的BCD码表示与二进制数表示相同，但BCD码一般用作显示，并非二进制。上面的INT（整数）主要是用来运算。
如BCD码W#16#296，在CPU中表现为0000，0010，1001，0110（直接为+，2，9，6=+296）；而整数+296则表示为0000，0001，0010，1000（即28+25+23=296），再例如整数-413表示为1111，1110，0110，0011（因为是负数，所以用补码，取反加1，所以上面的二进制数=-（28+27+24+23+22+1）=“-413”，而在BCD码该数（W#16#F413）则可以简单的表示为1111，0100，0001，0011。
二、数据格式（32位）：DINT类型的数据——带符号位的32-位整数，定义为“双整数”或“长整数”，它的表示方法及范围是：L#-2147483648~L#+2147483647；还有一个是实数型REAL型（也叫浮点数），是1.175495*10-38~3402823*1038之间，实数的通用格式为（Sign）*（1.f）*（2e-127），其中Sign为符号位第31位（即最高位），低位的0~22位为f=底数位，23~30为e=指数。STEP 7中的实数是按照IEEE标准表示的。
数据的装入和传递：MOVE（LAD/FBD）或L和T（STL）：如果输入EN有效，输入“IN”处的值拷贝到输出“OUT”。装载和传递指令的执行与RLO无关，数据通过累加器交换，装载指令把右边源地址的值写到累加器1（不够32位用0补齐），传递指令拷贝累加器中一些或所有内容到指定的目的地址。如先装载L +5 / L L#523312 / L B#16#EF （分别为装载一个整数+5/一个双整数523312/一个十六进制数EF）到第一累加器（ACCU1），然后再传输到目的地，如T MB5等。累加器是CPU中的辅助存储
器，它们用于不同地址之间的数据交换、比较和数学运算操作。S7-300有两个32位的累加器，S7-400有四个32位的累加器。在装载过程中，ACCU 1中的值先移入ACCU 2，在新值写入前先清零，然后在把要装入的值写入ACCU 1，传递时则从ACCU 1中读出。装载和传递指令可以指定32位中的一个字节或是字及双字，如果仅传递一个字节，只使用右边的8位。在LAD/FBD中，我们可以使用MOVE的允许输入（EN）把装载和传递操作和RLO联系起来，在STL中，则总是执行装载和传递操作，而和RLO无关，但是，我们可以利用条件跳转指令来执行和RLO有关的装入和传递功能。
定时器：STEP 7中，CPU为定时器保留了一个特殊存储器，这个区专门为每个定时器地址保留一个16位字。定时器的位0~9包含用二进制表示的时间值，12、13位为时间基准——0表示10ms，1表示100ms，2=1秒，3=10秒，时间基准定义的是一个单位代表的时间间隔。时间值可以直接用常数来表示（此时时间基准自动由系统自动分配），例如S5T#100ms，S5T#2h2m2s20ms。
S5定时器格式：时间的指定可以如上述所说直接输入固定的时间常数，或由操作人员用拨轮按扭改变或和存储器字或数据字中的时间值有关的过程和配方。在使用中可以用L命令（读出）定时器BI输出端的地址（包含10位二进制数表示的时间值，不带时间基准），如L T5；也可以用LC命令读出定时器BCD端的地址（3位BCD数表示的时间值和12、13位的时间基准）。具体介绍几种常用的定时器：下面只介绍功能，具体符号可以在元件表中找。
接通延时（SD）定时器：当定时器的“S”输入端的RLO从0变到1时，定时器启动。只要输入S=1，定时器起作用，当到达指定的TV值（预设值）时定时器启动（输出Q=1），同时该定位器还有一个复位端R端，当等于1时，就清除定时值并且复位Q 输出。当前时间可以在BI输出端以二进制数读出，在BCD端以BCD码形式读出，当前时间值是TV的初始值减定时器启动以来的经过时间。
带保持接通延时定时器（SS）：与上面SD定时器基本一致，唯一不同的就是具有保持功能，也就是说：一旦S输入端的RLO从0变到1，定时器便启动，即使定时过程中出现输入S端=0，定时器仍继续记时。但有一点，在保持过程中，如果S输入端再次从0变1，则定时器重新开始。
关断延时定时器（SF）：从某些方面说，和上面提到的SD接通延时定时器状态正好相反。当定时器的S输入端的RLO从“1”变到“0”时，定时器启动，输出信号Q=0，其他功能和输出与SD一样。个人理解，是否SD接通延时定时器，较多的用于正逻辑，而SF更多的用于事故安全型（有时也叫反逻辑，就是在正常的工况中，输入输出都为1或是带电情况）中。
脉冲（SP）：这个比较好理解，当“S”输入端从0变到1时，启动定时器，输出Q=1（最多一个脉冲。输出Q复位的情况为：定时器时间到或启动信号从1变到0或复位输入R信号=1。
扩展脉冲（SE）：当输入端的RLO从0变到1时，定时器启动，输出Q置1，即使当中S端输入变到0，输出Q仍保持1。当定时器正在运行，如果启动信号从0变到1，定时器被再次启动。它的复位情况是定时器时间到或复位R端有信号1。
位指令定时器：所有的定时器也可以用简单的位指令启动，这种方法和前面讨论的定时器功能的相似处在于：启动条件在S端，指定时间值，复位条件在R端输入，信号响应在Q端。不同的是（对LAD/FBD）不能检查当前时间值（没有BI/BCD输出）。
寄存器和存储器的区别
https://www.360docs.net/doc/f016039759.html,/p-20032411.html
寄存器和存储器的区别
如果仅是讨论CPU的范畴 寄存器在cpu的内部，容量小，速度快 存储器一般都在cpu外部，容量大，速度慢 回答者：athlongyj - 高级经理六级6-1 08:52 从根本上讲，寄存器与RAM的物理结构不一样。 一般寄存器是指由基本的RS触发器结构衍生出来的D触发， 就是一些与非门构成的结构，这个在数电里面大家都看过； 而RAM则有自己的工艺，一般1Bit由六MOS管构成。所以， 这两者的物理结构不一样也导致了两者的性能不同。寄存器 访问速度快，但是所占面积大。而RAM相反，所占面积小， 功率低，可以做成大容量存储器，但访问速度相对慢一点。 1、 寄存器存在于CPU中，速度很快，数目有限； 存储器就是内存，速度稍慢，但数量很大； 计算机做运算时，必须将数据读入寄存器才能运算。 2、 存储器包括寄存器, 存储器有ROM和RAM 寄存器只是用来暂时存储,是临时分配出来的,断电,后,里面的内容就没了`````
寄存器跟存储器有什么区别？ 一般数据在内存里面，要处理（或运算）的时候， 独到寄存器里面。 然后CPU到寄存器里面拿值，拿到运算核内部， 算好了在送到寄存器里面 再到内存 寄存器跟存储器有什么区别？ 寄存器跟存储器有什么区别？ 寄存器上：“一个操作码+一个操作数”等于一条微指令吗？一条微指令是完成一条机器指令的一个步骤对吗？cpu是直接跟寄存器打交道的对吗？也就是说寄存器是运算器、控制器的组成部分对不？ 设计一条指令就是说把几条微指令组合起来对吗？ 刚开始学硬件相关知识，学的晕头转向的！！ 存储器与寄存器区别 2009-06-09 12:27 寄存器是CPU内部存储单元，数量有限，一般在128bit内，但是速度快，CPU访问几乎没有任何延迟。分为通用寄存器和特殊功能寄存器。 通常说的存储器是独立于cpu之外的，比如内存，硬盘，光盘等。 所有数据必须从存储器传入寄存器后，cpu才能使用。
计算机组成原理寄存器实验
成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：李文周 专业：计算机科学与技术 学号：132054237 日期：2015.12 太原工业学院 计算机工程系
实验二：寄存器实验 实验环境PC机＋Win7＋74LS373＋proteus仿真器实验日期2015.12一．实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个）
二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D 触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。74ls373工作原理简述: (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同;当G 为下降沿时，将输入数据锁存。 三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）
集成计数器及寄存器的运用 实验报告
电子通信与软件工程 系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级: 姓名: 学号: 成绩: 同组成员: 姓名: 学号: --------------------------------------------------------------------------------------------------------------------- 一、 实验名称:集成计数器及寄存器的运用 二、实验目的: 1、熟悉集成计数器逻辑功能与各控制端作用。 2、掌握计数器使用方法。 三、 实验内容及步骤: 1、集成计数器74LS90功能测试。74LS90就是二一五一十进制异步计数器。逻辑简图为图8、1所示。 四、 五、 图8、1 六、 74LS90具有下述功能: ·直接置0(1)0(2)0(.1)R R ,直接置9(S9(1,·S,.:,＝1) ·二进制计数(CP 、输入QA 输出) ·五进制计数(CP 2输入Q D Q C Q B 箱出) ·十进制计数(两种接法如图8.2A 、B 所示) ·按芯片引脚图分别测试上述功能,并填入表 8、1、表8、2、表8、3中。
图8、2 十进制计数器 2、计数器级连 分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。 3、任意进制计数器设计方法 采用脉冲反馈法(称复位法或置位法)。可用74LS90组成任意模(M)计数器。图8、3就是用74LS90实现模7计数器的两种方案,图(A)采用复位法。即计数计到M异步清0。图(B)采用置位法,即计数计到M一1异步置0。 图8、3 74LS90 实现七进进制计数方法 （1）按图8、3接线,进行验证。 （2）设计一个九进制计数器并接线验证。 （3）记录上述实验的同步波形图。 四、实验结果:
寄存器实验报告
寄存器实验报告
一、实验目的 1. 了解寄存器的分类方法，掌握各种寄存器的工作原理； 2. 学习使用V erilog HDL 语言设计两种类型的寄存器。 二、实验设备 PC 微机一台，TD-EDA 实验箱一台，SOPC 开发板一块。 三、实验内容 寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式将数据每次移动一位，这种方法称之为串行移位(Serial Shifting)，线路较少，但耗费时间较多。第二种方法是以并行的方式将数据同时移动，这种方法称之为并行移位(Parallel Shifting)，线路较为复杂，但是数据传送的速度较快。因此，按照数据进出移位寄存器的方式，可以将移位寄存器分为四种类型：串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。 本实验使用V erilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out)，分别进行仿真、引脚分配并下载到电路板进行功能验证。 四、实验步骤 1．并行输入串行输出移位寄存器实验步骤 1）. 运行Quartus II 软件，选择File New Project Wizard 菜单，工程名称及顶层文件名称为SHIFT8R，器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片，建立新工程。 2.) 选择File New 菜单，创建V erilog HDL 描述语言设计文件，打开文本编辑器界面。 3.) 在文本编辑器界面中编写V erilog HDL 程序，源程序如下： module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else
计算机组成原理实验报告 通用寄存器单元实验
西华大学数学与计算机学院实验报告 课程名称：计算机组成原理年级：2011级实验成绩： 指导教师：祝昌宇姓名：蒋俊 实验名称：通用寄存器单元实验学号：312011*********实验日期：2013-12-15 一、目的 1.了解通用寄存器的组成和硬件电路 2. 利用通用寄存器实现数据的置数、左移、右移等功能 二、实验原理 （1）寄存器实验构成 1、通用寄存器由2片GAL构成8位字长的寄存器单元。8芯插座RA-IN作为数据输入端，可通过端8芯扁平电缆，把数据数据输入端连接到数据总线上。 2、数据输出由一片74LS244（输出缓冲器）来控制。用8芯插座RA-OUT作为数据输出端，可通过端8芯扁平电缆，把数据数据输出端连接到数据总线上。 3、判零和进位电路由1片GAL、1片7474和一些常规芯片组成，用2个LED（ZD、CY）发光管分别显示其状态。 （2）通用寄存器单元的工作原理 通用寄存器的核心部件为2片GAL，它具有锁存、左移、右移、保存等功能。各个功能都由X1、X2信号和工作脉冲RACK来决定。当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。可通过设置X1、X0来指定通用寄存器工作方式，通用寄存器的输出端Q0~Q7接入判零电路。LED（ZD）亮时，表示当前通用寄存器内数据为0。 输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当控制信号RA-O为高时，74LS244的输出为高阻。 图1 通用寄存器原理图 三、使用环境 计算机组成原理实验箱 四、实验步骤
（一）数据输入通用寄存器 1．把RA-IN（8芯的盒型插座）与CPT-B板上二进制开关单元中的J1插座相连（对应二进制开关H16~H23），把RA-OUT（8芯的盒型插座）与数据总线上的DJ6相连。 2．把RACK连到脉冲单元的PLS1，把ERA、X0、X1、RA-0、M接入二进制拨动开关。请按下表接线。 信号定义接入开关位号 RACK PLS1孔 X0 H12孔 X1 H11孔 ERA H10孔 RA-O H9孔 M H4孔 3．二进制开关H16~H23作为数据输入，置42H（对应开关如下表） H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 D3 D2 D1 D0 8位数据 0 1 0 0 0 0 1 0 42H 置各控制信号如下： H12 H11 H10 H9 H4 X0 X1 ERA RA-O M 1 1 0 0 1 4．按启停单元中的有效按钮，置实验机为运行状态。 5．按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，把42H打入通用寄存器。 $ 此时数据总线上的指示灯IDB0~IDB7显示为42H。由于通用寄存器内容不为0，所以ZD (LED)灯灭。 （二）寄存器内容无进位位左移 1．把42H打入通用寄存器中，数据总线上显示42H。 2．实现左移功能，置各控制信号如下： H12 H11 H10 H9 H4 X0 X1 ERA RA-O M 1 1 0 0 1 3．按启停单元中的有效按钮，置实验机为运行状态。 4．按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器的值左移。 $ 此时数据总线上的LED指示灯IDB0~IDB7应该显示为84H。由于通用寄存器内容不为0，所以ZD (LED)灯灭。 5．按脉冲单元中的PLS1脉冲按键，使通用寄存器的值左移，此时数据总线上的LED指示灯IDB0~IDB7显示为09H。若一直按PLS1，在总线上看见数据循环左移的现象。
计数器和移位寄存器设计仿真实验报告.
实验四典型时序电路的功能测试与综合仿真报告 15291204张智博一．74LS290构成的24位计数器 方法：第一片74290的Q3与第二片的INB相连，R01，R02相连，INA，R91,R92悬空构成24位计数器。50Hz，5v方波电压源提供时钟信号，用白炽灯显示输出信号。 实验电路： 实验现象：
输出由000000变为000001，000010，000011，000100，001000，001001，001010，001011，001100，010001，010000，010010，010011，010100，011000，011001，011010，011011，011100，100000，100001，100010，100011，100100，最终又回到000000，实现一次进位。 二．74LS161构成的24位计数器 方法：运用多次置零法 用两片74LS161构成了24位计数器，两片计数器的时钟信号都由方波电压源提供，第一片芯片的Q3和第二片芯片的Q0通过与非门，构成两个74LS161的LOAD信号，第一片的CO接第二片的ENT，其他ENT和ENP接Vcc（5v）。输出接白炽灯。 电路图： 实验现象：以下为1—24的计数过程
三．74LS194构成的8位双向移位寄存器 方法：通过两片194级联，控制MA,MB的值，来控制左右移动 实验电路由两片74LS194芯片构成。两个Ma接在一起，两个Mb接在一起，第一片的Dr，第二片的Dl，分别通过开关接到Vcc（5v）上。第一片的Q3接到第二片的Dr，第二片的Q0接到第一片的Dl。8个输出端分别接白炽灯。 实验电路：
实验一 寄存器实验
实验一寄存器实验 一、实验目的 1. 了解模型机中A, W寄存器结构、工作原理及其控制方法。 2. 了解模型机中寄存器组R0..R3结构、工作原理及其控制方法。 3. 了解模型机中地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT寄存器结构、 工作原理及其控制方法。 二、实验要求 1、A、W寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它 开关做为控制信号，将数据写入寄存器A，W。 2、R0、R1、R2、R3寄存器实验：利用COP2000实验仪上的K16..K23开关做为 DBUS的数据，其它开关做为控制信号，对数据寄存器组R0..R3进行读写。 3、MAR、ST、OUT寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS的 数据，其它开关做为控制信号，将数据写入地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 三、实验原理 寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部分寄存器是8位的，标志位寄存器(Cy, Z)是二位的。 COP2000用74HC574来构成寄存器。74HC574的功能如下： 说明： 1. 在CLK的上升沿将输入端的数据打入到8个触发器中 2. 当OC = 1 时触发器的输出被关闭，当OC=0时触发器的输出数据 注意： 1. 数据是在放开CLK键后改变的，也就是CLK的上升沿数据被打入。 2. 当允许打入信号为高时，即使CLK有上升沿，寄存器的数据也不会改变。
74HC574工作波形图四、实验原理 （一）A，W寄存器实验 1. 原理图 寄存器A原理图 寄存器W原理图2.工作波形图 寄存器A，W写工作波形图
实验二 寄存器(2)+ALU
实验二寄存器（二）+ALU 2.1寄存器（二）实验 (MAR地址寄存器，ST 堆栈寄存器，OUT输出寄存器) 一．原理图 1. MAR地址寄存器 2. ST 堆栈寄存器 3. OUT输出寄存器
二．连接线表 三．写寄存器 1.将12H写入MAR寄存器 步骤： （1）二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H (2) 置控制信号为: 按住STEP脉冲键，CK由高变低，这时寄存器MAR的黄色选择指示灯亮，表明选择MAR寄存器。放开STEP键，CK由低变高，产生一个上升沿，数据12H被写入MAR寄存器。 K14(MAROE)为0，MAR寄存器中的地址输出，MAR 红色输出指示灯亮。 将K14(MAROE)置为1，关闭MAR输出。 2. 将34H写入ST寄存器 步骤： （1）二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据34H （2）置控制信号为： 按住STEP 脉冲键，CK 由高变低，这时寄存器ST 的黄色选择指示灯亮，表明选择ST 寄存器。放开STEP键，CK由低变高，产生一个上升沿，数据34H被写入ST 寄存器。
3. 将56H写入OUT寄存器 步骤： （1）二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据56H （2）置控制信号为： 按住STEP 脉冲键，CK 由高变低，这时寄存器OUT 的黄色选择指示灯亮，表明选择OUT 寄存器。放开STEP 键，CK 由低变高，产生一个上升沿，数据56H 被写入OUT寄存器。 2.2 运算器实验 实验要求：利用CPTH 实验仪的K16..K23 开关做为DBUS 数据，其它开关做为控制信号，将数据写累加器A和工作寄存器W，并用开关控制ALU的运算方式，实现运算器的功能。 实验目的：了解模型机中算术、逻辑运算单元的控制方法。 实验电路：CPTH 中的运算器由一片CPLD实现，有8 种运算，通过S2，S1，S0 来选择，运算数据由寄存器A及寄存器W 给出，运算结果输出到直通门D。 一．功能描述 二．连接线表
程序存储器 指令寄存器 程序计数器(PC,IP) 地址寄存器的区别与联系
先明白定义再说区别和原理： 1、程序存储器(program storage) 在计算机的主存储器中专门用来存放程序、子程序的一个区域。 2、指令寄存器（IR ）：用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 3、程序计数器（PC）：为了保证程序(在操作系统中理解为进程)能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器
（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC加1。 当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是转去的地址，以此实现转移。有些机器中也称PC为指令指针IP（Instruction Pointer） 4、地址寄存器：用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。 当CPU和内存进行信息交换，即CPU向内存存/ 取数据时，或者CPU从内存中读出指令时，都要使用地址寄存器和数据缓冲寄存器。同样，如果我们把外围设备的设备地址作为像内存的地址单元那样来看待，那么，当CPU和外围设备交换信息时，我们同样使用地址寄存器和数据缓冲寄存器。
寄存器概念整理
寄存器、RAM、ROM、Flash相关概念区别整理 寄存器 寄存器是中央处理器内的组成部份。它跟CPU有关。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。 存储器 存储器范围最大，它几乎涵盖了所有关于存储的范畴。你所说的寄存器，内存，都是存储器里面的一种。凡是有存储能力的硬件，都可以称之为存储器，这是自然，硬盘更加明显了，它归入外存储器行列，由此可见——。 内存 内存既专业名上的内存储器，它不是个什么神秘的东西，它也只是存储器中的沧海一粟，它包涵的范围也很大，一般分为只读存储器和随即存储器，以及最强悍的高速缓冲存储器（CACHE），只读存储器应用广泛，它通常是一块在硬件上集成的可读芯片，作用是识别与控制硬件，它的特点是只可读取，不能写入。随机存储器的特点是可读可写，断电后一切数据都消失，我们所说的内存条就是指它了。 CACHE 高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。 CACHE是在CPU中速度非常块，而容量却很小的一种存储器，它是计算机存储器中最强悍的存储器。由于技术限制，容量很难提升，一般都不过兆。 ROM、RAM的区别： ROM（只读存储器或者固化存储器） RAM（随机存取存储器） ROM和RAM指的都是半导体存储器，ROM是Read Only Memory的缩写，RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。 RAM有两大类，一种称为静态RAM（Static RAM/SRAM），当数据被存入其中后不会消失。SRAM速度非常快，是目前读写最快的存储设备了。当这个SRAM 单元被赋予0 或者1 的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。但是存储1bit 的信息需要4-6 只晶体管。因此它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。另一种称为动态RAM（Dynamic
实验二：输寄存器实验解析
成绩： 计算机原理实验室实验报告 本说明打印前删除！！proteus 实验报告格式必须保持原样，蓝色部分按照实验内容自行填写；全班统一使用A4大小纸张，部分困难学生可以使用等大小纸张，自绘实验报告格式；全部实验完成后，学委按照实验顺序把每个学生的实验报告（含首页）装订成册，按照学号顺序排列，提交给实验指导老师（询问代课老师，学校将实验工作指派给了哪位老师）。 学委提交报告时，需要同时提交（附录）实验成绩登记表一份。其中表头部分课程，班级，班级总人数照实填写，项目填写本学期本课程的实验数量；学号姓名栏按照顺序填写，报告一栏填写该同学交报告的份数（每项目每人一份报告）；出勤和成绩栏留空，由实验室填写；特殊情况填写在备注处，若空间不够请写于背面并在备注处标明；若有学号超过58号的情况，请在背后按照格式登记所有项目；空学号可以不留空位置，顺序递进。 课程：计算机组成原理 姓名：刘翔翔 专业：软件工程 学号：1420561 21 日期：2016年6月 太原工业学院 计算机工程系
实验二：输寄存器实验 实验环境PC机＋Win 7＋proteus仿真器实验日期2016.06.01 一．实验内容 基本要求 1.理解CPU运算器中寄存器的作用 2.设计并验证寄存器组（至少四个寄存器） 扩展要求 3.实现更多的寄存器（至少8个） 思考题： 思考随着寄存器的增多，电路设计的复杂度是什么比例增大？ 二．理论分析或算法分析 1.基本要求 使用74LS373充当寄存器，74LS139做地址译码，74LS245用作输入，数码管显示寄存器内的数据。74LS139为二-四译码器，用两根线作为地址线接到74LS139的输入端，输出端分别接到每个74LS373的OE上，再用一个74LS139配合反相器产生控制每个74LS373的LE的信号。74LS245的输出端分别对应接到373输入端的每个管脚上的。74LS373的输出端对应接到数码管的对应管教上，以实现数据的显示。先在各个寄存器中输入不同的数据，然后关闭74ls248(输入)，选择不同的373(寄存器)，在数码管上显示不同的数据。 2.扩展要求 与基本要求相比大体不变，地址译码部分选择74LS138来做地址译码器。原理图连接方式原理不变，验证方式不变。
实验二 通用寄存器实验
实验二通用寄存器实验 一、实验目的 1.熟悉通用寄存器的数据通路。 2.了解通用寄存器的构成和运用。 二、实验要求 掌握通用寄存器R3~R0的读写操作。 三、实验原理 实验中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。DRCK信号为寄存器组打入脉冲，上升沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。 图2-3-3 通用寄存器数据通路
四、实验内容 1. 实验连线 K23~K0置“1”，灭M23~M0控位显示灯。然后按下表要求“搭接”部件控制电路。 连线 信号孔 接入孔 作用 有效电平 1 DRCK CLOCK 单元手动实验状态的时钟来源 上升沿打入 2 X2 K10(M10) 源部件译码输入端X2 三八译码 八中选一 低电平有效 3 X1 K9(M9) 源部件译码输入端X1 4 X0 K8(M8) 源部件译码输入端X0 5 XP K7(M7) 源部件奇偶标志：0=偶寻址，1=奇寻址 6 SI K20(M20) 源寄存器地址：0=CX ，1=DX 7 RWR K18(M18) 通用寄存器写使能 低电平有效 8 DI K17(M17) 目标寄存器地址：0=CX ，1=DX 9 OP K16(M16) 目标部件奇偶标志：0=偶寻址，1=奇寻址 2. 寄存器的读写操作 ① 目的通路 当RWR=0时，由DI 、OP 编码产生目的寄存器地址，详见下表。 通用寄存器“手动／搭接”目的编码 目标使能 通用寄存器目的编址 功能说明 RW(K18) DI(K17) OP(K16) T 0 0 0 ↑ R0写 0 0 1 ↑ R1写 0 1 0 ↑ R2写 0 1 1 ↑ R3写 ② 通用寄存器的写入 通过“I/O 输入输出单元”向R0、R1寄存器分别置数27h 、37h ，操作步骤如下： 通过“I/O 输入输出单元”向R2、R3寄存器分别置数47h 、57h ，操作步骤如下： ③ 源通路 当X2~X0=001时，由SI 、XP 编码产生源寄存器，详见下表。 通用寄存器“手动／搭接”源编码 置数 I/O=XX01h 数据来源 I/O 单元 寄存器 R0=01h K10~K7=1000 按【单拍】按钮 置数 I/O=XX11h 寄存器 R1=11h 按【单拍】按钮 K18~K16=000 K18~K16=001 置数 I/O=XX21h 数据来源 I/O 单元 寄存器 R2=21h K10~K7=1000 按【单拍】按钮 置数 I/O=XX31h 寄存器 R3=31h 按【单拍】按钮 K18~K16=010 K18~K16=011
最新实验6-移位寄存器功能测试及应用-(实验报告要求)
实验六 移位寄存器功能测试及应用 --实验报告要求 一. 实验目的(0.5分） 1. 熟悉寄存器、移位寄存器的电路结构和工作原理。 2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 3. 熟悉移位寄存器的应用。 二. 实验电路 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。 三 图2 CC40194/74LS194 逻辑功能测试 图1 CC40194/74LS194的逻辑符号及引脚功能 图3 环形计数器
四. 实验原理（0.5分） 1.移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用。 74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q0-->Q3）,左移（方向由Q3→Q0），保持及清零。 2．移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 （1）环行计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位。 （2）实现数据、并行转换器 a）串行∕并行转换器 串行∕并行转换器是指串行输入的数码，经转换电路之后变换成并行输出。 b）并行∕串行转换器 并行∕串行转换器是指并行输入的数码经转换电路之后，换成串行输出。 五. 实验内容与步骤（共1分） 1. 2.测试74LS194的逻辑功能（0.5分） (1)在实验箱上选取一个16P插座，按定位标记插好74LS194集成块。 (2)将实验挂箱上＋5V直流电源接40194的16脚，地接8脚。S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑电平开关的输出插口；Q0、Q1、Q2、Q3接至发光二极管。CP端接单次脉冲源。 (3)改变不同的输入状态，逐个送入单次脉冲，观察寄存器输出状态，记录之。 a)清除：令=0，其它输入均为任意态，这时寄存器输出Q0、 Q1、 Q2 、Q3应均为0。清除后，至=1。 b）送数：令=S1=S0=1 ，送入任意4位二进制数，如D0、D1、D2、D3=1010，加CP脉冲，观察CP=0、CP由1→0、CP=1三种情况下寄存器输出状态的变化，观察寄存输出状态变化是否发生在CP脉冲的上升沿。 （c）右移：清零后，令=1， S1=0 S0=1，由右移输入端S R送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。 （d）左移：先清零或予至，再令=1 S1=1，S0=0，由左移输入端S L送入二进制数码
通用寄存器存储器实验
计算机组成原理 实验报告 学号： 姓名： 提交日期： 成绩： 东北大学秦皇岛分校 实验三通用寄存器存储器实验 1、实验目的与要求 实验目的： 熟悉通用寄存器的数据通路； 掌握通用寄存器的构成和运用； 熟悉和了解存储器组织与总线组成的数据通路
实验要求： 在掌握了AX、BX运算寄存器的读写操作后，继续完成CX、DX通用寄存器的数据写入与读出； 按照实验步骤完成实验项目，掌握存储部件在原理计算机中的运用。 2、实验原理 通用寄存器： 通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成CX、DX通用寄存器组。途中X1 X2 X0定义为输出选通使能，SI、XP控制位为源选通选择。RXW为寄存器数据写入使能，Q2 Q1 Q0及OP、DI为目的寄存器选择。T4信号为寄存器、对战数据写入脉冲，上升沿有效。准双向I/O 输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。 存储器： 存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。 本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBus）、指令总线（IBus）、微总线（μBus）等与现代计算机设计规范相吻合的实验环境。 实验所用的存储器电路原理如图3-1所示，该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存储体系AddBus由IP指针和AR指针分时提供，E/M控位为“1”时选通IP，反之选通AR。该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。
(整理)实验-寄存器.
实验十一移位寄存器及其应用 一、实验目的： 1、熟悉中规模4位双向移位寄存器的逻辑功能并掌握其使用方法； 2、熟悉移位寄存器的应用典例一——构成串行累加器和环形计数器。 二、实验原理： 1、移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。根据存取信息的方式不同移位寄存器可分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同， S L为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零端；CP为时钟脉冲输入端。 74LS194有5种不同操作模式：并行送数寄存，右移（方向由Q3至Q0），左移（方向由Q0至Q3），保持及清零。S1、S0和CR 端的控制作用如表11-1所示。表11-1
2、移位寄存器的应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验主要研究移位寄存器用作环形计数器和串行累加器的线路连接及其原理。 （1）环形计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图11-2所示，把输出端Q3和右移串行输入端S R相连接，设初始状态Q3Q2Q1Q0=1000，则在时钟脉冲的作用下Q3Q2Q1Q0将依次变为0100、0010、0001、1000-----，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图11-2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。 （2）串行累加器 累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。 图11-2 图11-3是由两个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。 设开始时，被加数A=A N-1.....A O和加数B=B N-1......B O已分别存入N+1位累加数移位寄存器和加数移位寄存器。再设进位触发器D已被清零。 在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：A N=A0，B N=B0，C N-1=0，S N=A0+B0+0=S0，C N=C0。 当第一个CP脉冲到来后，S0存入累加和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器输出为S N=A1+B1+C0=S1，C N=C1。
移位寄存器实验报告
移位寄存器实验报告 姓名：陈素学号：3120100621 专业：软件工程课程名称：逻辑与计算机设计基础实验同组学生姓名：张闻 实验时间：y yyy-mm-dd 实验地点：紫金港东4-509 指导老师：一、实验目的和要求 掌握移位寄存器的工作原理及设计方法 掌握串、并数据转换的概念与方法 了解序列信号在CPU控制器设计中的应用 二、实验内容和原理 2.1 实验原理 带并行置入的移位寄存器 移位寄存器：每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位必须采用主从触发器或边沿触发器 不能采用电平触发器 数据移动方式：左移、右移 数据输入输出方式 串行输入，串行输出 串行输入，并行输出 并行输入，串行输出 串行输入的移位寄存器 使用D触发器，可构成串行输入的移位寄存器 2.2 标题 <正文>
带并行输入的右移移位寄存器 数据输入移位寄存器的方式：串行输入、并行输入 带并行输入的8位右移移位寄存器 module shift_reg(clk, S, s_in, p_in, Q); input wire clk, S, s_in; input wire [7:0] p_in; output wire [7:0] Q; wire [7:0] D; wire nS; FD FDQ0(.C(clk), .D(D[0]), .Q(Q[0])), FDQ1(.C(clk), .D(D[1]), .Q(Q[1])), FDQ2(.C(clk), .D(D[2]), .Q(Q[2])), FDQ3(.C(clk), .D(D[3]), .Q(Q[3])), FDQ4(.C(clk), .D(D[4]), .Q(Q[4])), FDQ5(.C(clk), .D(D[5]), .Q(Q[5])), FDQ6(.C(clk), .D(D[6]), .Q(Q[6])), FDQ7(.C(clk), .D(D[7]), .Q(Q[7])); OR2 D0_L(.I0(L_0), .I1(R_0), .O(D[0])), D1_L(.I0(L_1), .I1(R_1), .O(D[1])), D2_L(.I0(L_2), .I1(R_2), .O(D[2])), D3_L(.I0(L_3), .I1(R_3), .O(D[3])), D4_L(.I0(L_4), .I1(R_4), .O(D[4])), 串行输入 S
计算机组成原理存储器读写实验报告
《计算机组成原理》实验报告 实验名称：存储器读写实验班级： 学号：姓名： 一、实验目的 1、掌握存储器的工作特征 2、熟悉静态存储器的操作过程，验证存储器的读取方法 二、实验设备 1、YY—Z02计算机组成原理实验仪一台。 2、排线若干。 3、PC微机一台。 三、实验原理 1.存储器是计算机的主要部件，用来保存程序和数据。从工作方式上分类， 其可分为易失性和非易失性存储器，易失性存储器中的数据在关电后将 不复存在，非易失性存储器中的数据在关电后不会丢失。易失性存储器 又可分为动态存储器和静态存储器，动态存储器保存信息的时间只有 2ms，工作时需要不断更新，既不断刷新数据；静态存储器只要不断电， 信息是不会丢失的。 2.静态存储器芯片6116的逻辑功能： 3.存储器实验单元电路：
存储器实验单元电路控制信号逻辑功能表： 4.存储器实验电路： 存储器读写实验需三部分电路共同完成：存储器单元、地址寄存器单元和输入、输出单元。存储器单元以6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送人地址寄存器，向存储器单元电路提供地址信息，输入、输出单元作用与以前相同。
四、实验结果记录 (1)连线准备 1.连接输入、输出实验的全部连线。 2.按实验逻辑原理图连接M-W、M-R两根信号低电平有效信号线。 3.连接A7—A0 8根地址线。 4.连接B-AR正脉冲有效信号线。 (2)记录结果（包含采集结果前的动作） 地址写入数据读出数据结果说明 01H0010000000100000数据的写入与读取02H0001001100010011数据的写入与读取03H0010011000100110数据的写入与读取04H数据的写入与读取05H0000010100000101数据的写入与读取25H不写存储器一个随机地址 36H0010000100100001数据的写入与读取 0A0H写总线悬空时的数 据总线悬空时表示的数据是FFH，即写入的数据是，所以读出结果为 五、实验总结与心得体会
通用寄存器实验报告
6.9 通用寄存器实验报告 一、实验目的: 1、了解通用寄存器组的用途及对CPU的重要性。 2、掌握通用寄存器组的设计方法。 二、实验内容: 1、通用寄存器组的作用 通用寄存器组是CPU的重要组成部分。 （1）从存储器和外部设备（除DMA方式外）取来的数据要放在通用寄存器中； （2）向存储器和外部设备（除DMA方式外）输出的数据从通用寄存器中取出； （3）参加算术运算和逻辑运算的数据从通用寄存器组中取出，同时通用寄存器也是运算结果的暂存地。 （4）通用寄存器组有两个读端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数；有一个写端口，负责将运算结果保存到指定的寄存器内。 2、通用寄存器组功能实现 根据通用寄存器组的功能要求，一个只有四个16位寄存器的通用寄存器组的框图如下图所示： ⑴寄存器部分： 当reset为低电平时，将四个16位寄存器R0-R3复位为0；当寄存器的write和sel
为高电平时，在时钟信号clk的上升沿将D端的输入D[15-0]写入寄存器，然后送到寄存器的输出Q[15-0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr 直接相连。每个寄存器还有另一个选择信号sel，它决定哪一个寄存器进行写操作。4个寄存器的选择信号分别和2-4译码器产生的sel00、sel01、sel10、sel11相连。只有当一个寄存器被选中（sel为高电平时），才允许对该寄存器进行写操作。 ⑵ 2-4译码器： 2-4译码器的输入sel[1-0]接DR[1-0],2-4译码器对2位的输入信号sel[1-0]进行2-4译码，产生4个输出sel00、sel01、sel10、sel11，分别送往4个寄存器R0、R1、R2和R3的选择端sel。 ⑶ 4选1多路器 4选1多路选择器1从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到DR_data[15-0]，给算术逻辑单元提供目的操作数；选择信号sel[1-0]接DR[1-0]。4选1多路选择器2从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到SR_data[15-0]，给算术逻辑单元提供源操作数；选择信号sel[1-0]接SR[1-0]。 三、实验要求: 1、实验设计目标 设计一个通用寄存器组满足以下要求： （1）通用寄存器组中有4个16位的寄存器。 （2）当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 （3）通用寄存器组中有1个写入信号，当DRWr=1时，在时钟clk的上升沿将数据总线上的数写入DR[1-0]指定的寄存器。 （4）通用寄存器组中有两个读出端口，一个对应算术逻辑单元的目的操作数DR,另一个对应算术逻辑单元的源操作数SR。DR[1-0]选择目的操作数;SR[1-0]选择源操作数。 （5）设计要求层次设计。底层的设计实体有三个：16位寄存器，具有复位功能和允许写功能；一个2-4译码器，对应寄存器写选择；一个4选1多路开关，负责选择寄存器的读出。顶层设计构成一个完整的通用寄存器组。 2、顶层设计实体的引脚要求 引脚要求对应关系如下： （1）clk对应试验台上的时钟（单脉冲）。 （2）reset对应实验台上的CPU复位信号CPU_RST。 （3）SR[1-0]对应实验台开关SA1，SA0。