嵌入式微处理器介绍

S3C2440A嵌入式微处理器

1.1 S3C2440A处理器简介

S3C2440A是著名的半导体公司SAMSUNG推出的一款16/32位RISC微处理器，它为手持设备和一般类型的应用提供了低价格、低功耗、高性能微控制器的解决方案。

1.1.1 S3C2440A主要片上功能

1.2V内核供电, 1.8V/

2.5V/

3.3V存储器供电，3.3V外部I/O供电具备16KB 的I-Cache和16KB DCache/MMU。

外部存储控制器(SDRAM 控制和片选逻辑)

LCD控制器（最大支持4K色STN和256K色TFT）提供1通道LCD专用DMA 。

4通道DMA 并有外部请求引脚。

3通道UART(IrDA1.0, 64字节Tx FIFO，和64字节Rx FIFO)。

2通道SPI。

1通道IIC-BUS接口（多主支持）。

1通道IIS-BUS音频编解码器接口。

AC’97解码器接口

兼容SD主接口协议1.0版和MMC卡协议2.11兼容版。

2端口USB主机/1端口USB设备（1.1 版）

4通道PWM定时器和1通道内部定时器/看门狗定时器

8通道10比特ADC和触摸屏接口

具有日历功能的RTC

相机接口（最大4096×4096像素的投入支持。2048×2048像素的投入，支持缩放）

130个通用I/O口和24通道外部中断源。

具有普通，慢速，空闲和掉电模式。

具有PLL片上时钟发生器

1.1.2 S3C2440A主要特性

1.1.

2.1 体系结构

为手持设备和通用嵌入式应用提供片上系统解决方案。

16/32位RISC体系结构和ARM920T内核强大的指令集。

加强的ARM体系结构MMU用于支持WinCE，EPOC 32和Linux。

采用高速指令I-Cache，高速数据D-Cache，写缓冲器和物理地址TAG RAM 以减少主存带宽和响应速度带来的影响。

采用ARM920T CPU内核支持ARM调试体系结构。

内部高级微控制总线（AMBA）体系结构(AMBA2.0，AHB/APB)。

1.1.

2.2 系统管理器

支持大/小端方式。

支持高速总线模式和异步总线模式。

寻址空间：每bank 128M字节（总共1G字节）。

支持可编程的每bank 8/16/32位数据总线带宽。

从bank0到bank 6都采用固定的bank起始寻址。

bank7具有可编程的bank的起始地址和大小。

8个存储器bank：其中6个适用于ROM,SRAM,和其他；另外2个适用于ROM/SRAM和同步DRAM。

所有的存储器bank都具有可编程的操作周期。

支持外部等待信号延长总线周期。

支持掉电时的SDRAM自刷新模式。

支持各种型号的ROM引导（NOR/NAND Flash，EEPROM，或其他）。

NAND Flash启动引导

支持从NAND flash存储器的启动。

采用4KB内部缓冲器进行启动引导。

支持启动之后NAND存储器仍然作为外部存储器使用。

支持先进的NAND flash。

1.1.

2.3 Cache 缓存

64项全相连模式，采用I-Cache(16KB)和D-Cache(16KB)。

每行8字长度，其中每行带有一个有效位和两个dirty位。

伪随机数或轮转循环替换算法位。

采用写通式（write-through）或写回式（write-back）cache操作来更新主存储器。

写缓冲器可以保存16个字的数据和4个地址。

1.1.

2.4 时钟和电源管理

片上MPLL（Phase-Locked Loop ）和UPLL：采用UPLL产生操作USB主机/设备的时钟；MPLL产生最大400MHZ@ 1.3V操作MCU所需要的时钟。

通过软件可以有选择性的为每个功能模块提供时钟。

电源模式：正常，慢速，空闲和掉电模式。

正常模式：正常运行模式

慢速模式：不加PLL的低时钟频率模式。

空闲模式：只停止CPU的时钟。

掉电模式：所有外设和内核的电源都切断了。

可以通过EINT[15:0]或RTC报警中断来从掉电模式中唤醒处理器。

1.1.

2.5 中断控制器

60个中断源（1个看门狗定时器，5个定时器，9个UARTs，24个外部中断，4个DMA,2 个RTC,2个ADC,1个IIC,2个SPI,1个SDI,2个USB,1个LCD,和1个电池故障，1个NAND 和2个Camera), 1 AC97音频

电平/边沿触发模式的外部中断源

可编程的边沿/电平触发极性

支持为紧急中断请求提供快速中断服务

1.1.

2.6 PWM定时器

4通道16位具有PWM功能的定时器，1通道16位内部定时器，可基于DMA 或中断工作。

可编程的占空比周期，频率和极性。

能产生死区

支持外部时钟源

1.1.

2.7 RTC

全面的时钟特性：秒、分、时、日期，星期，月和年；

32.768KHz工作

具有报警中断

具有节拍中断

1.1.

2.8 GPIO 通用I/O口

24 个外部中断端口

130个多功能输入/输出端口

1.1.

2.9 DMA控制器

4通道的DMA控制器；

支持存储器到存储器，IO到存储器，存储器到IO和IO到IO的传输

采用触发传输模式来加快传输速率

1.1.

2.10 LCD 控制器

支持3种类型的STN LCD显示屏：4位双扫描，4位单扫描，8位单扫描显示类型

支持单色模式、4级、16级灰度STN LCD、256色和4096色STN LCD

支持多种不同尺寸的液晶屏：LCD实际尺寸的典型值是：640×480，320×240，160×160及其他.；最大虚拟屏幕大小是4M字节；256 色模式下支持的最大虚拟屏是：4096×1024，2048×2048，1024×4096等

支持彩色TFT的1，2，4或8bbp(像素每位)调色显示

支持16，24bbp无调色真彩显示TFT

在24bbp模式下支持最大16M色TFT

LPC3600定时控制器，为嵌入式LTS350Q1-PD1/2（SAMSUNG 3.5" Portrait/256kcolor/Reflective a-Si TFT LCD）

LPC3600定时控制器，为嵌入式LTS350Q1-PE1/2（SAMSUNG 3.5”Portrait / 256K色/Transflective a-Si TFT LCD）

支持多种不同尺寸的液晶屏：典型实屏尺寸：640×480，320×240，160×160及其他；最大虚拟屏大小4M字节；64K色彩模式下最大的虚拟屏尺寸为2048×1024及其他。

1.1.

2.11 串行异步收发器UART

3通道UART，可以基于DMA模式或中断模式工作

支持5位，6位，7位或者8位串行数据发送/接收

支持外部时钟作为UART的运行时钟（UEXTCLK ）

可编程的波特率

支持IrDA1.0

具有测试用的还回模式

每个通道都具有内部64字节的发送FIFO和64字节的接收FIFO。1.1.2.12 A/D转换和触摸屏接口

8通道多路复用ADC

最大500KSPS/10位精度

内部TFT 直接触摸屏接口

1.1.

2.13 看门狗定时器

16 位看门狗定时器

在定时器溢出时发生中断请求或系统复位

1.1.

2.14 I2C总线接口

1通道多主机I2C总线

标准模式下数据传输速度可达100kbit/s，快速模式下可达到400kbit/s。

1.1.

2.15 IIS总线接口

1通道音频IIS总线接口，可基于DMA方式工作

串行，每通道8/16位数据传输

发送和接收具备128字节（64字节加64字节）FIFO

支持IIS格式和MSB-justified数据格式

1.1.

2.16 AC97音频解码器接口

支援16位采样

1-ch立体声PCM输入/1-ch立体声PCM输出1-ch MIC输入

1.1.

2.17 USB host接口

2个USB主设备接口

兼容OHCI Rev.1.0标准

兼容USB1.1标准

1.1.

2.18 USB从设备接口

1个USB从设备接口

具备5个Endpoint

兼容USB ver1.1标准

1.1.

2.19 SD接口

支持正常、中断和DMA数据传输模式（字节，半字节，文字传输）DMA burst4接入支持（只支持字传输）

兼容SD存储卡协议1.0

兼容SDIO卡协议1.0

发送和接收具有64字节FIFO

兼容MMC卡协议2.11

1.1.

2.20 SPI接口

兼容2通道SPI协议2.11

发送和接收具有2×8位的移位寄存器

支持DMA和中断模式

1.1.

2.21 摄像头接口

支持ITU-R BT 601/656 8-bit模式;

具有DZI (数字变焦)能力;

具有极性可编程视频同步信号;

最大值支持4096 x 4096像素输入(支持2048×2048像素输入缩放) ;

镜头旋转（x轴，y轴，和180°旋转）

相机输出格式（16/24位RGB与YCBCR 4:2:0/4:2:2格式）;

1.1.

2.22 工作电压与频率

内核：300MHz时1.20V；400MHz时1.3V

内存：支持1.8v / 2.5v/3.0v/3.3v

输入/输出：3.3v

Fclk最高达400MHz

Hclk最高达136MHz

Pclk最高达68MHz

1.1.3 S3C2440A系统结构与封装形式

主要由两大部分构成：

ARM920T内核片内外设。

封装形式：

289-FBGA（Fine-Pitch Ball Grid Array）

细间距球栅阵列封装，（通常称作CSP Chip Scale Package )是一种在底部有焊球的面阵引脚结构，使封装所需的安装面积接近于芯片尺寸。

1.2 ARM920T处理器核

1.2.1 ARM9TDMI内核的编程模型

ARM9TDMI实现的是ARM体系结构v4T版本

在编码上兼容ARM7TDMI,但有以下两点不同

ARM9TDMI实现了基址恢复数据中止模型,不同ARM7TDMI的基赴更新数据中止模型。

ARM9TDMI完全实现了体系结构v4和v4T中加到ARM（32位）指令集上的指令扩展空间。

ARM9TDMI采用哈佛体系结构，实现了5级流水线。

1.2.2 ARM920T处理器的编程模型

ARM920T是ARM9TDMI内核加上Cache和MMU。

ARM920T的编程模型由ARM9TDMI 内核的编程模型构成并有如下增加和修改：

（1）ARM920T加入了2个协处理器

CP14，允许软件访问调试通信通道。

CP15，系统控制协处理器，提供了一些附加寄存器用于配置和控制Cache、MMU、保护系统、时钟模式、和其他ARM920T的系统选项，如大端或小端操作。

（2）ARM920T还特有一个外部协处理器接口，允许在同一个芯片上附加紧耦合的协处理器，例如一个浮点单元。

（3）对于取指令以及数据加载和存储操作产生的存诸器访问可以被Cache 缓冲。

（4）当访存操作引起TLB未命中时，ARM920T的MMU可以自动访问由操作系统建立在主存中的页表。

（5）ARM920T有一个跟踪接口，允许使用用于实时跟踪指令和数据的硬件及各种工具。

1.2.3 ARM920T处理器的总线接口

1.2.3.1 AMBA总线架构

ARM研发的AMBA(Advanced Microcontroller Bus Architecture)提供一种特殊的机制，可将RISC处理器集成在其它IP芯核和外设中，2.0版AMBA标准定义了三组总线：AHB(AMBA高性能总线)、ASB(AMBA系统总线)、和APB(AMBA外设总线)。其中：

ASB （Advanced System Bus）是第一代AMBA系统总线，也是目前常用的系统总线，用来连接高性能系统模块，支持突发（Burst)方式数据传送。

AHB （Advanced High-performance Bus）应用于高性能、高时钟频率的系统模块,用来研发宽带宽处理器芯核的片上总线。AHB不但支持突发方式的数据传送，还支持分离式总线事务处理，以进一步提高总线的利用率。

APB（Advanced Peripheral Bus ）是本地二级总线（local secondary bus ），通过桥和AHB/ASB相连。它主要是为了满足不需要高性能流水线接口或不需要高带宽接口的设备的互连。

1.2.3.2 ARM920T的总线接口

ARM920T带有一个单向的ASB接口，通过外加必要的额外控制信号可以保证AHB和ASB接口的高效实现。

1.3 S3C2440A的存储器管理

1.3.1 S3C2440A的存储控制器

1.3.1.1 概述

S3C2440A的存储器控制器提供访问外部存储器的所有控制信号。

S3C2440A的存储空间分成8组，最大容量是1GB，bank0---bank5为固定128MB，bank6和bank7的容量可编程改变，可以是2、4、8、16、32、64、128MB，并且bank7的开始地址与bank6的结束地址相连接，但是二者的容量必须相等。

bank0可以作为引导ROM，其数据线宽只能是16位和32位，复位时由OM0、OM1引脚确定；其它存储器的数据线宽可以是8位、16位和32位。

S3C2440A的存储器格式，可以编程设置为大端格式，也可以设置为小端格式。

所有存储器bank的存取周期都是可编程的。

总线访问周期可以通过插入外部等待来延长。

支持SDRAM的自刷新和掉电模式。

1.3.2 S3C2440A存储器接口的控制寄存器

内存控制器为访问外部存储空间提供存储器控制信号，S3C2440A存储器

1.3.3 S3C2440A的Nand Flash控制器

Nor flash存储器：读速度高，支持芯片内执行（XIP ，eXecute In Place），而擦、写速度低，容量小，价格高。NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。

Nand flash存储器：读速度不如Nor flash，而擦、写速度高，容量大，价格低。NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。

因此，现在不少用户从Nand flash启动和引导系统，而在SDRAM上执行主程序代码。

1.3.3.1 Nand Flash控制器概述

S3C2440A微控制器从Nand flash的引导功能：其内部有一个叫做“起步石（Steppingstone）”的SRAM缓冲器，系统启动时，Nand flash存储器的前面4KByte字节将被自动载入到起步石中，然后系统自动执行这些载入的引导代码。引导代码执行完毕后，自动跳转到SDRAM执行。

Nand flash操作的校验功能：使用S3C2440A内部硬件ECC功能可以对Nand flash的数据进行有效性的检测。

1.3.3.2 Nand Flash控制器主要特性

Nand Flash模式：支持读/擦/编程Nand flash存储器。

自动启动模式：复位后，引导代码被送入Steppingstone，传送后，引导代码在Steppingstone中执行。

具有硬件ECC（纠错码）功能：硬件产生纠错代码。

内部4KB的SRAM缓冲器Steppingstone，在Nand flash引导后可以作为其他用途使用。

1.3.3.3 自动启动代码步骤

完成复位。

如果自动导入模式使能，Nand flash存储器的前面4K字节被自动拷贝到Steppingstone 内部缓冲器中。

Steppingstone被映射到nGCS0对应的BANK0存储空间。

CPU在Steppingstone的4-KB内部缓冲器中开始执行引导代码。

注意：在自动导入模式下，不进行ECC检测。因此，Nand flash的前4KB 应确保不能有位错误（一般Nandflash厂家都确保）。

1.3.4 S3C2440A的时钟和电源管理

时钟和电源控制模块包含三个部分：时钟控制，USB控制，和电源控制。

S3C2440A中的时钟控制逻辑可以产生各部分所需的时钟信号，包括：CPU 的所需FCLK信号，AHB总线外设所需的HCLK信号，和APB总线外设所需的PCLK信号。

S3C2440A有两个锁相环（Phase Locked Loops ），一个用于FCLK,HCLK,PCLK.另一个则用于USB模块（频率为48MHz).

时钟控制逻辑可以在没有锁相环(PLL)的情况下降低时钟频率并且通过软件控制时钟也外设的通断，此举可以减少电源消耗。

对于电源控制逻辑，S3C2440A有多种电源控制方案以在一种作业保持最低电源消耗。S3C2440A中的电源管理模块可以激活四种模式：普通模式（NORMAL mode),低速模式(SLOW mode),空闲模式(IDLE mode),和睡眠模式(SLEEP mode).

普通模式（NORMAL mode)：模块（指这里讲到的时钟和电源控制模块）为S3C2440A片内的CPU和外设提供时钟。在这种模式下，所有外设都打开时，电源消耗将会达到最大。这种模式允许用户通过软件控制外设的运转。例如：如果不需要使用定时器，用户可以断开时钟与定时器的连接以减少电源消耗（通过控制CLKCON寄存器）。

低速模式(SLOW mode):无锁相环模式。与普通模式不同，低速模式使用的是直接把外部时钟（XTIpll或EXTCLK）作为S3C2440A中的FCLK来使用。在这种模式下，电源消耗仅依赖于外部时钟的频率。锁相环(PLL)引起的电源消

耗将被排除。

空闲模式（IDLE mode):模块（指这里讲的时钟和电源控制模块）使断开时钟（FCLK）与CPU核的连接，却为所有其它外设提供时钟信号。空闲模式将因CPU核空闲而导致电源消耗减少。任何对CPU的中断请求都可以将其从空闲模式唤醒。

睡眠模式（SLEEP mode):模块（指这里所讲的时钟和电源控制模块）断开所有内部电源。因此，在这种模式下，基于CPU和除唤醒逻辑以外的内部逻辑的电源消耗都将不会发生。激活睡眠模式需要两个独立的电源。一个为唤醒模式供给能量。另一个则为包括CPU在内的其他内部逻辑供电，并且应该可以控制开启和关闭。在睡眠模式下，第二为CPU和内部逻辑供能的电源将被关闭。从睡眠模式的唤醒可以通过EINT[15:0]或RTC 闹钟中断获得。

1.4 S3C2440A的I/O口

1.4.1 I/O口概述

S3C2440A共有130个多功能I/O引脚,分为9个I/O口。

PORTA（GPA）25位的输出口

PORTB（GPB）11位的输入/输出口

PORTC（GPC）16位的输入/输出口

PORTD（GPD）16位的输入/输出口

PORTE（GPE）16位的输入/输出口

PORTF（GPF）8位的输入/输出口

PORTG（GPG）16位的输入/输出口

PORTH（GPH）9位的输入/输出口

PORTJ（GPJ）13位的输入/输出口

为了满足不同系统配置和设计要求，可以很容易地通过软件对这些I/O口进行配置。

每个引脚的功能必须在启动主程序之前进行定义。

如果一个引脚没有复用功能，那么它可以被配置为I/O口。

详细内容见S3C2440AMICROCONTROLLERUSER'S MANUAL

在S3C2440A中,大部分引脚都是复用的,所以需要对每一个引脚定义其功能.为了使用I/O口,首先也要定义引脚的功能.与配置I/O相关的寄存器包括: 端口控制寄存器(GPnCON)

端口数据寄存器(GPnDAT)

端口上拉寄存器(GPnUP)

杂项寄存器

外部中断控制寄存器(EXTINTN)

1.5 S3C2440A的中断管理

1.5.1 ARM中断原理

ARM系统有两类中断：

IRQ中断普通中断

FIQ中断快速中断优先级高于IRQ中断。

两种中断都会使ARM进行异常模式。

中断的进入

（1）将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。

（2）将CPSR复制到相应的SPSR中。

（3）根据异常类型，强制设置CPSR的运行模式位。

（4）强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序。

*在中断处理程序中，可以设置中断禁止位来阻止其他无法处理的异常嵌套。

从中断返回

（1）如果进入时设置了中断禁止位，那么清楚该标志。

（2）将连接寄存器LR的值减去相应的偏移量后送到PC中。

（3）将SPSR复制到CPSR中。

1.5.2 S3C2440A的中断系统

S3C2440A的中断控制器可以接收60路中断源的输入。这些中断源由如DMA控制器、UART、IIC或其他内部外围设备提供的。它支持两种中断模式：FIQ和IRQ。每个中断源都可以决定中断请求时使用哪种模式。

S3C2440A的中断控制器可以接收60路中断源的输入。这些中断源由如DMA控制器、UART、IIC或其他内部外围设备提供的。它支持两种中断模式：FIQ和IRQ。每个中断源都可以决定中断请求时使用哪种模式。

1.5.

2.1 中断挂起寄存器

中断源挂起寄存器（SRCPND）：

有效位32位，可读写。也就是中断请求寄存器，用于指示某个中断请求是否发生。。注意的是，SRCPND由中断源自动设置。在中断服务例程中需要清除相应位（设为0）。否则系统将认为是该中断源又产生了一次请求。

中断挂起寄存器（INTPND）：

有效位32位，可读写。用于记录最后向ARM920T内核发出的中断请求。类似于以前学过的中断服务寄存器。和SRCPND一样，在中断服务例程中也要清除该位

当多个中断源请求中断服务时，SRCPND中的相应位均会置1，经过优先级仲裁后INTPND寄存器中只有一位置1。这两个寄存器的内容在中断响应后应马上被清除（需编程写入数据清除）。

1.5.

2.2 中断屏蔽寄存器（INTMSK）

寄存器有效位为32位，可读写。用于禁上某个中断的响应。为1有效。它的作用是决定该位相应的中断请求是否被处理。若某位被设置为1，则该位相对应的中断产生后将被忽略（CPU不处理该中断请求），设置为0则CPU对其进行处理。该寄存器初始化值为0xFFFFFFFF，既默认情况下所有的中断都是被屏蔽的。

中断模式寄存器（INTMOD）

用于设定某个中断的响应模式，为1为FIQ，为0为IRQ。

注意：控制器中仅仅一个中断源可以以FIQ方式处理。因此，INTMOD只能有一位设为1。

1.5.

2.3 中断优先级控制寄存器（PRIORITY）

寄存器有32位，有效位[20：0]，可读写，此寄存器的作用是如果有几个中断源同时触发，假如这几个中断源都没被屏蔽，并且都是IRQ模式，因此就要判定哪个中断源的优先级最高，使其在INTPND寄存器中对应位置1，CPU转

向相应的中断服务程序，让中断服务程序来处理相应的中断请求。

1.5.

2.4 中断偏移寄存器（INTOFFSET）

有效位为32位，只读，此寄存器的值显示IRQ mode的哪个中断请求在INTPND寄存器中，通过清SRCPND和INTPND这位能自动清除，FIQ mode中断不会影响INTOFFSET寄存器，因此此寄存器仅对IRQ mode中断有效。

1.5.

2.5 子中断源挂起寄存器（SUBSRCPND）

寄存器有32位，有效位[10：0]，可读写，它们中的每一位分别代表一个中断源，SRCPND是主中断源引脚寄存器，它是子中断源引脚寄存器，情况类似SRCPND。

1.5.

2.6 子中断屏蔽寄存器（INTSUBMSK）

寄存器有32位但有效位为11位，可读写，如果mask bit位是0，此中断请求被服务，情况类似INTMSK。

1.5.

2.7 外部中断相关寄存器

在S3C2440A中，GPIO可以很容易的配置成中断模式。

1.6 TEB-2440嵌入式教学实验开发平台

1.6.1 平台概况

本实验平台由清华大学自动化嵌入式系统应用实验室和清华大学科教仪器厂联合研制，清华大学科教仪器厂生产。

硬件平台基于韩国三星公司的ARM920T 32位高速微处理器S3C2440A，由六层核心子板和扩展底板两部分构成。

软件平台基于开放源代码的Linux（2.4.18稳定版），由Vivi引导加载程序、嵌入式Linux操作系统、嵌入式图形用户界面、GNU交叉编译调试工具组成。

1.6.2 实验平台主要功能描述

1．核心板

SAMSUNG 32位微处理器S3C2440A，ARM920T，主频400MHz，FBGA-289封装。

64MByte SDRAM

64MByte NAND FLASH

2MByte NOR FLASH（选配）

1.3V核心电源模块

启动模式选择跳线

镀金200脚标准金手指接口

2．底板

200脚标准金手指接口座

三星3.5寸320x240 TFT 16.7 M色真彩液晶屏，带LED背光

3.5寸四线电阻式触摸屏

17键黑色矩阵小键盘（笔记本式）

实时时钟

总线驱动模块

复位模块

步进电机

直流电机

8x8 LED点阵

6位8段数码管

8路串行A/D转换模块

8 bit D/A转换模块

电压式温度传感器

红外收发模块

IIC模块

4个用户自定义LED显示灯

1路外部中断按键

1路10M以太网接口

1路100M以太网接口

1路USB SLA VE接口

1路SD / MMC卡接口

2路USB HOST接口

2路RS-232串口

1路RS-485串口

1路20脚标准JTAG接口

IIS音频输入输出接口

1路IDE硬盘接口

1路PCMCIA接口

1路CF卡接口

1路PS2接口

2路CAN接口

1路VGA接口

1路TV接口

1路GPS / GPRS扩展接口

外部扩展插槽