静态存储器
计算机组成原理
实验报告
实验名称: 静态随机储存器实验
24 22 21 20 19 18 17 16 15 14 13
RAM ( 6116 )
1
3
4
5
6
7 8 9 10 11 12
一、实验目的
掌握静态随机存储器 R AM 工作特性及数据的读写方法。
二、实验设备
PC 机一台，TD-CMA 实验系统一套。
三、实验原理
实验所用的静态存储器由一片 6116（2K ×8bit ）构成（位于 M EM 单元），如图 2-1-1 所示。 6116 有三个控制线：CS （片选线）、OE （读线）、WE （写线），其功能如表 2-1-1 所示，当片选 有效（CS=0）时，OE=0 时进行读操作，E=0 时进行写操作，本实验将 C S 常接地。
图 2-1-1 SRAM 6116 引脚图
由于存储器（MEM ）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 C PU 能控制 M EM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T 3 的参与，可以保证 M EM 的写脉宽与 T 3 一致，T3 由时序单元的 T S3 给出（时序单元的介绍见附录 2）。IOM 用来选择是 对 I /O 还是对 M EM 进行读写操作，RD=1 时为读，WR=1 时为写。
表 2-1-1 SRAM 6116 功能表
XMRD XMWR
XIOW XIOR 图2-1-2 读写控制逻辑
实验原理图如图2-1-3 所示，存储器数据线接至数据总线，数据总线上接有8个L ED 灯显示
D7…D0的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于I N 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8接地，所以其实际容量为256 字节。
RD
IOR
IN_B
图2-1-3 存储器实验原理图
四、实验步骤
(1) 关闭实验系统电源，按图2-1-4 连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(2) 将时序与操作台单元的开关KK1、KK3 置为运行档、开关K K2 置为‘单步’档（时序单元的介绍见附录二）
。
15 (3) 将C ON 单元的I OR 开关置为1（使I N 单元无输出），打开电源开关，如果听到有‘嘀’ 报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
图2-1-4 实验接线图
(4) 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写
（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按
动S T 产生T3 脉冲，即将地址打入到A R 中。再写数据，具体操作步骤为：先关掉存储器的读
写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入
，按动ST 产生T3 脉冲，
三态门（IOR=0）
，然后使存储器处于写状态（WR=1，RD=0，IOM=0）
：
即将数据打入到存储器中。写存储器的流程如图2-1-5 所示（以向00 地址单元写入11H 为例）
图2-1-5 写存储器流程图
(5) 依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前
面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在
16
进行读操作时，应先关闭I N 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如
图2-1-6 所示（以从00 地址单元读出11H 为例）
如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使
，打开
”
用说明请看附录1），方法是：打开软件，选择联机软件的“
【实验】—【存储器实验】
存储器实验的数据通路图，如图2-1-7 所示。
进行上面的手动操作，每按动一次ST 按钮，数据通路图会有数据的流动，反映当前
存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会
”
，其作用相当于将时序单元的状态开，或在软件中选择“【调试】—【单周期】
有数据流动）
关置为‘单步’档后按动了一次ST 按钮，数据通路图也会反映当前存储器所做的操作，
借助于数据通路图，仔细分析S RAM 的读写过程。
五、实验结果
六、实验总结。
静态存储器-实验报告
计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24
一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
实验四 静态随机存储器实验
实验四静态随机存储器实验 一．实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 二．实验设备 TDN—CM++计算机组成原理教学实验系统一台，排线若干。 三．实验内容 1．实验原理 实验所用的半导体静态存储器电路原理如图所示，实验中的静态存储器一片6116 （2K﹡8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。 地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。 因地址寄存器为8位，接入6116的地址A7—A0，而高三位A8—A10接地，所以 其实际容量为256字节。6116有三个控制线：CE（片选线）OE（读线）WE（写 线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本实 验中将OE常接地，在此情况下，当CE=0 WE=0时进行读操作，其写时间与T3 脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW—B为 低电平有效，LDAR为高电平有效。 2．实验步骤 （1）在时序电路模块中有两个二进制开关“STOP”和“STEP”，将“STOP” 开关置为“RUN”状态，将“STEP”开关置为“STEP”状态。 （2）按“图4 存储器实验连线图”连接实验线路，仔细查向无误后接通电源。 由于存储器模块内部的连线已经接好，因此只需完成电路的形成、控制信 号模拟开关、时钟脉冲信号T3与存储模块的外部连接。 （3）给存储器的00 01 02 03 04地址单元中分别写入数据11 12 13 14 15，具体操作步骤如下：（以向00号单元写入11为例）
计算机组成原理实验静态随机存储器
实验二SRAM 静态随机存储器实验 存储器是计算机各种信息存储与交换的中心。在程序执行过程中，所要执行的指令是从存储器中获取，运算器所需要的操作数是通过程序中的访问存储器指令从存储器中得到，运算结果在程序执行完之前又必须全部写到存储器中，各种输入输出设备也直接与存储器交换数据。把程序和数据存储在存储器中，是冯·诺依曼型计算机的基本特征，也是计算机能够自动、连续快速工作的基础。 一、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 二、实验设备 PC机一台，TD-CMA实验系统一套。 三、实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。 图2-1 SRAM 6116引脚图 由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。 表2-1 SRAM 6116功能表 CS WE OE功能 1 0 0 0× 1 × 1 不选择 读 写 写
XMRD XMWR XIOW XIOR RD T3WR 图2-2 读写控制逻辑 实验原理图如图2-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD 、WR 高有效，MR 和MW 低有效，LDAR 高有效。
计算机组成原理上机实验报告
《计算机组成原理实验》课程实验报告 实验题目组成原理上机实验 班级1237-小 姓名 学号 时间2014年5月 成绩
实验一基本运算器实验 1.实验目的 （1）了解运算器的组成原理 （2）掌握运算器的工作原理 2.实验内容 输入数据，根据运算器逻辑功能表1-1进行逻辑、移位、算术运算,将运算结果填入表1-2。 表 1-1运算器逻辑功能表 运算类 A B S3 S2 S1 S0 CN 结果 逻辑运算65 A7 0 0 0 0 X F=( 65 ) FC=( ) FZ=( ) 65 A7 0 0 0 1 X F=( A7 ) FC=( ) FZ=( ) 0 0 1 0 X F=( ) FC=( ) FZ=( ) 0 0 1 1 X F=( ) FC=( ) FZ=( ) 0 1 0 0 X F=( ) FC=( ) FZ=( ) 移位运算0 1 0 1 X F=( ) FC=( ) FZ=( ) 0 1 1 0 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 0 1 1 1 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 算术运算 1 0 0 0 X F=( ) FC=( ) FZ=( ) 1 0 0 1 X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 1 X F=( ) FC=( ) FZ=( ) 1 1 0 0 X F=( ) FC=( ) FZ=( ) 1 1 0 1 X F=( ) FC=( ) FZ=( ) 表1-2运算结果表
静态随机存储器实验
实 验 项 目 静态随机存储器实验实验时间2015-11-14 实 验 目 的 掌握静态随机存储器RAM 工作特性及数据的读写方法。 实 验 设 备 PC机一台，TD-CMA实验系统一套 实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图2-1-1 SRAM 6116引脚图所示。6116 有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1 所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。 图2-1-1 SRAM 6116引脚图 由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。IOM用来选择是对I/O 还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
实 验 原 理 图2-1-2 读写控制逻辑 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR按钮。 实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。
零总线翻转静态随机存取存储器(ZBT)简介
ZBT是Zero Bus Turnaround SRAM的缩写，即“零总线翻转静态随机存取存储器”。属于SRAM的一种，SRAM的类型有很多种，如下图所示： 1).ASRAM是普通异步静态随机存取存储器，该器件内部无参考时钟，读写时序比较简单，只要将控制信号选中指定地址和数据线即可读取或写入数据； 2).SSRAM是同步静态随机存取存储器，与ASRAM相比，内部多了一个参考时钟； 3).DPSRAM即Double Port SRAM，双口SRAM的意思； 4).Synchronous Burst SSRAM即同步突发SSRAM，读写速率比异步SRAM 快，主要有Flow-Through(直通方式)和Pipeline(流水线方式)两种操作方式； 5).DDR SRAM即双数据速率SRAM； 6).QDR SRAM即四倍数据速率SRAM，前面已经专题介绍过了； 7).ZBT SRAM即零总线翻转SRAM，也是本文的重点介绍内容。 记得之前在介绍RAM器件的时候介绍过，RAM器件在读/写操作间进行状态转换的时候，需要一些空闲指令周期NOP(No Operation)来进行过渡，普通SRAM
进行读操作时，数据滞后两个时钟周期，而写操作是即时的，从写操作状态切换到读操作状态需要等待两个时钟周期。 如果在某些需要频繁进行读/写操作切换的系统中使用普通SRAM的话，总线利用效率将会变得非常低。 为此，IDT公司联合推出ZBT SRAM，该器件通过简单的接口控制逻辑消除了读写操作转换的等待时间，在读写操作状态转换过程中无需等待，直接切换，总线利用率可达100%，非常适合读写操作频繁切换的场合。普通SRAM和ZBT SRAM读写状态切换对比图下图所示： ZBT SRAM根据所带有的接口的不同，可分为两种即pipelined ZBT SRAM 和flow -through ZBT SRAM，在pipelined ZBT SRAM中，读命令发出两个时钟周期之后，可得到读取的数据，写命令发出两个时钟周期之后，可以写数据；在flow - through ZBT SRAM中读命令发出一个时钟周期之后，可得到读取的数据，写命令发出一个时钟周期之后，可以写数据。他们都支持TTL和COMS I/O口标准。其总线操作过程如下图所示。
一文了解随机存取和非随机存取的区别
一文了解随机存取和非随机存取的区别 随机存取和非随机存取的区别1、随机存取就是直接存取，可以通过下标直接访问的那种数据结构，与存储位置无关，例如数组。非随机存取就是顺序存取了，不能通过下标访问了，只能按照存储顺序存取，与存储位置有关，例如链表。 2、顺序存取就是存取第N个数据时，必须先访问前（N-1）个数据（list），随机存取就是存取第N个数据时，不需要访问前（N-1）个数据，直接就可以对第N个数据操作（array）。 随机存取和非随机存取的结构1、顺序存储结构 在计算机中用一组地址连续的存储单元依次存储线性表的各个数据元素，称作线性表的顺序存储结构。 顺序存储结构是存储结构类型中的一种，该结构是把逻辑上相邻的节点存储在物理位置上相邻的存储单元中，结点之间的逻辑关系由存储单元的邻接关系来体现。由此得到的存储结构为顺序存储结构，通常顺序存储结构是借助于计算机程序设计语言（例如c/c++）的数组来描述的。 顺序存储结构的主要优点是节省存储空间，因为分配给数据的存储单元全用存放结点的数据（不考虑c/c++语言中数组需指定大小的情况），结点之间的逻辑关系没有占用额外的存储空间。采用这种方法时，可实现对结点的随机存取，即每一个结点对应一个序号，由该序号可以直接计算出来结点的存储地址。但顺序存储方法的主要缺点是不便于修改，对结点的插入、删除运算时，可能要移动一系列的结点。 2、随机存储结构 在计算机中用一组任意的存储单元存储线性表的数据元素（这组存储单元可以是连续的，也可以是不连续的）。 它不要求逻辑上相邻的元素在物理位置上也相邻。因此它没有顺序存储结构所具有的弱点，但也同时失去了顺序表可随机存取的优点。 链式存储结构特点
计算机组成原理实验报告(运算器组成、存储器)
计算机组成原理实验报告 一、实验1 Quartus Ⅱ的使用 一．实验目的 掌握Quartus Ⅱ的基本使用方法。 了解74138（3：8）译码器、74244、74273的功能。 利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。 二．实验任务 熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。 新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图 74244的原理图与仿真图
1. 4.74273的原理图与仿真图、
实验2 运算器组成实验 一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.验证4位运算器（74181）的组合功能。 4.按给定数据，完成几种指定的算术和逻辑运算。 二、实验电路 附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nC0，nALU-BUS，nSW-BUS均为低电平有效。 三、实验任务 按所示实验电路，输入原理图，建立.bdf文件。 四.实验原理图及仿真图 给DR1存入01010101，给DR2存入10101010，然后利用ALU的直通功能，检查DR1、
静态随机存储器实验实验报告
**大学 实验（实训）报告 实验名称运算器、存储器所属课程计算机组成与结构所在系计算机科学与技术班级 学号 姓名 指导老师 实验日期
**大学实验（实训）报告 实验静态随机存储器实验 2.1. 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.2. 实验内容 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据 11H、12H、13H、14H、15H，再依次读出数据。 2.3. 实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 2.4. 实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如下图，当片选有效（CS=0）时，OE=0时进行读操作,WE=0时进行写操作，本实验将CS常接地。 图2-1 SRAM 6116 引脚图 由于存储器最终挂接到CPU上，所以还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对 I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
实验原理如图2-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0 的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器给出。数据开关经一个三态门连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD 、WR 高有效，MR 和MW 低有效，LDAR 高有效。 2.5．实验步骤 MR MW D7 —————D0D7 —————D0 A7 —————A0 OE CS T3 IOM RD WE 读写译码 RD WR 74LS27374LS245IN 单元 AD7 | || AD0 LDAR IOR IN_B A10 —A8————— ————— ——————————----—————6116
《计算机组成原理》实验二报告
《计算机组成原理》 实验报告 学院：计算机学院 专业：软件工程 班级学号：130803 313002384 学生姓名：胡健华 实验日期：2014-11-13 指导老师：李鹤喜 五邑大学计算机学院计算机组成原理实验室
实验二 一、实验名称：SRAM 静态随机存储器实验 二、实验目的： 掌握静态随机存储器RAM工作特性及数据的读写方法。 三、实验内容： 1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据 送入总线后，存到指定的存储单元，数据在数据显示灯显示。 2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入 总线, 通过数据显示灯显示。 四、实验设备： PC机一台，TD-CMA实验系统一套。 五、实验步骤： 1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用 圆圈标明。 2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为‘单步’档。 3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报 警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-4
4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。 由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST 产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-5 所示（以向00 地址单元写入11H为例）： 图2-5 5、依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写 入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-6 所示（以从00 地址单元读出11H 为例）： 图2-6 如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录1），方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如图2-7 所示。 进行上面的手动操作，每按动一次ST 按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档
静态随机存储器实验实验报告
**大学 实验(实训)报告 实验名称运算器、存储器 所属课程计算机组成与结构 所在系计算机科学与技术 班级 学号 姓名 指导老师 实验日期 实验静态随机存储器实验 2、1、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2、2、实验内容 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据 11H、12H、13H、14H、15H,再依次读出数据。 2、3、实验设备 TDN-CM++计算机组成原理教学实验系统一台,排线若干。 2、4、实验原理 实验所用的静态存储器由一片6116(2K×8bit)构成(位于MEM单元),如图2-1所示。6116有三个控制线:CS(片选线)、OE(读线)、WE(写线),其功能如下图,当片选有效(CS=0)时,OE=0时进行读操作,WE=0时进行写操作,本实验将CS常接地。
的读写,一致,T3 时为读,WR=1 实验原理如图2-3所示,存储器数据线接至数据总线,数据总线上接有8个LED灯显示D7…D0 的内容。地址线接至地址总线,地址总线上接有8个LED灯显示A7…A0的内容,地址由地址锁存器给出。数据开关经一个三态门连至数据总线,分时给出地址与数据。地址寄存器为8位,接入6116的地址A7…A0,6116的高三位地址A10…A8接地,所以其实际容量为256字节。
MR MW D7 —————D0D7 —————D0 A7 —————A0 OE CS T3 IOM RD WE 读写译码 RD WR 74LS27374LS245IN 单元 AD7 ||| AD0 LDAR IOR IN_B A10 —A8————— ————— ——————————----—————6116 实验箱中所有单元的时序都连接至时序与操作台单元,CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出,其余信号由CON 单元的二进制开关模拟给出,其中IOM 应为低(即MEM 操作),RD 、WR 高有效,MR 与MW 低有效,LDAR 高有效。 2、5.实验步骤
计算机组成原理静态随机存储器实验
实验报告 一、实验名称 静态随机储存器实验 二、实验目的 掌握静态随机储存器RAM的工作特性和数据的读写方法 三、实验设备 TDN-CM++计算机组成原理教学实验系统一套，导线若干。 四、实验原理 实验所用的半导体静态存储器电路原理如图1所示，实验中的静态存储器由一片6116(2K×8)构成，其数据线接至数据总线，地址线由地址锁存器(74LS273)给出。地址灯ADO~AD7与地址线相连，显示地址线内容。数据开关经三态门(74LS245)连至数据总线，分时给出地址和数据。 因地址寄存器为8位，接入6116的地址A7--AO，而高三位A8—A1O接地，所以其实际容量为256字节。6116有三个控制线：CE(片选线)、0E(读线)、WE(写线)。当片选有效(CE=O)时，OE=O时进行读操作，WE=0时进行写操作。本实 验中将0E常接地，因此6116的引脚信号WE=1时进行读操作，WE=0时进行写操作。 在此情况下，要对存储器进行读操作，必须设置控制端CE=O、WE=O，同时有T3脉冲到来，要对存储器进行写操作，必须设置控制端CE=O、WE=1，同时有T3脉冲到来，其读写时间与T3脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高电平有效。
图1 存储器实验原理图 五、实验内容 1. 向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯 上显示;再将数据送入总线后，存到指定的存储单元，数据在数据显示灯和数码 显示管显示。 2. 从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯 显示; 读出的数据送入总线, 通过数据显示灯和数码显示管显示。 六、实验步骤 （1）将时序电路模块中的Φ和H23排针相连。 将时序电路模块中的二进制开关“STOP”设置为“RUN”状态、将“STEP”设置为"STEP"状态。 注意:关于stop和step的说明: 将“STOP”开关置为“Run"状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则T3输出为连续的方波信号，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、“STEP”开关置为"STEP"状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。
《存储器配置》.(DOC)
存储器配置 哈佛结构MCS-51单片机 程序存储器和数据存储器分开设计。 普林斯顿结构微机 只有一个地址空间，程序和数据可以随意安排在这一地址范围内不同的空间。 程序存储器(ROM) 指令、常数掉电不失 数据存储器(RAM) 数据可用程序改写 在单片机内部，程序存储器和数据存储器存贮器是分开制造的。通常，程序存储器的容量较大，数据存储器的容量较小，这是单片机用作控制的一大特点。 物理上有4个存储空间 片内程序存储器
片外程序存储器 片内数据存储器 片外数据存储器 逻辑上有3个存储空间 片内外统一编址的程序存储器 MOVC 片内数据存储器 MOV 片外数据存储器 MOVX 图存储器配置 程序存储器 _____ EA 输入引脚 E___A___ = 0 访问片外程序存储器 E___A___ = 1 访问片内程序存储器 程序计数器PC 16位程序地址寄存器，专门用来存放下一条需要执行指令的地址，能自动加1。 PC指示程序执行的位置 PC中存放的是程序存储器的地址 PC中存放下一条将要执行的指令的地址 复位后 PC = 0000H 寻址范围：0000H ~ 0FFFFH 64KB 65536B 入口地址
T0000BH _________0013H INT1 T1001BH 串行口0023H T2002BH 通常，在入口地址处写一条跳转指令，跳转至服务程序。 0000H 0003H 000BH 0030H 1000H 2000H MOVC
MOV DPTR, #2000H MOV A, #08H MOVC A, @A+DPTR 片外数据存储器 最大64KB 0000H ~ 0FFFFH 只可用MOVX指令 间接寻址方式访问 读： MOV DPTR, #2008H MOVX A, @DPTR 写： MOV A, #12H MOV DPTR, #2008H MOVX @DPTR, A 片外数据存储器与片外I/O设备统一编址（如A/D、D/A、I/O芯片等） 片内数据存储器（低128B） 地址范围：00H ~ 7FH 通用数据区 (30H~7FH) 80个字节 用于存放的用户数据或作堆栈区使用。 读： MOV A, 30H ;直接寻址 MOV R0, #30H MOV A, @R0 ;间接寻址 INC R0
RAM(随机存取存储器)
随机存取存储器RAM（随机存取存储器） RAM -random access memory 随机存储器 存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。 1、随机存储器特点 ①随机存取 所谓“随机存取”，指的是当存储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。相对的，读取或写入顺序访问（Sequential Access）存储设备中的信息时，其所需要的时间与位置就会有关系（如磁带）。 ②易失性 当电源关闭时RAM不能保留数据。如果需要保存数据，就必须把它们写入一个长期的存储设备中（例如硬盘）。RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM不会。 ③高访问速度 现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，取存延迟也和其他涉及机械运作的存储设备相比，也显得微不足道。
④需要刷新 现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制)，未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。 ⑤对静电敏感 正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。 2、RAM ROM 内存的区别 rom -read only memory 只读存储器 ①简单地说，在计算机中，RAM 、ROM都是数据存储器。RAM 是随机存取存储器，它的特点是易挥发性，即掉电失忆。ROM 通常指固化存储器(一次写入，反复读取)，它的特点与RAM 相反。ROM又分一次性固化、光擦除和电擦除重写两种类型。 ②什么是内存呢？ 在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种
计算机组成原理与系统结构实验教程
实验一算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 3．学习运算器的设计方法。 4．掌握简单运算器的数据传送通路。 5．验证运算功能发生器74LS181 的组合功能。 二．实验设备 TDN-CM+或TDN-CM++教学实验系统一套。 三．实验原理 实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4 位运算中。低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就 被锁存进DR1 或DR2 中了。 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。
2 图2.6-1 运算器通路图 数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开 关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时， 开关上的数据则通过三态门而送入内总线中。 总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。 控制信号中除T4 为脉冲信号，其它均为电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因 此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出 端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、 LDDR2 为高电平有效。 对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2 工作暂存器打入 数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结 果至总线时也应保证数据输入三态门是在关闭状态。 四．实验步骤 1．按图2.6-2 连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其 它实验相同，不再说明）。 2．开电源开关。
计组实验一
实验报告
一．实验目的 熟悉存储器和总线的硬件电，掌握静态随机存储器 RAM 工作特性及数据的读写方法。了解与实验相关的各控制信号的意义，了解三态门在共享总线上所起的隔离作用，了解锁存器的作用及地址锁存的意义。 二．实验要求 按照实验步骤完成实验项目，实现对存储器的访问。 三．实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表1所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。 （图一） 由于存储器（MEM）最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如图2 所示，由于T3 的参与，可以保证MEM 的写脉宽与T3 一致，T3 由时序单元的TS3 给出（时序单元的介绍见第三章3.3 系统实验单元电路中6．时序与操作台单元部分）。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。 （图2）
实验原理图如图3所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示 D7…D0 的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0 的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8 接地，所以其实际容量为256 字节。 图3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3 由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD、WR 高有效，MR 和MW 低有效，LDAR 高有效。 四，实验步骤
存储设备参数配置说明
存储设备参数配置说明 特别申明： 1、招标方案中，指明的品牌型号仅供参考，投标产品的质量性能指标及服务内 容不应低于所推荐参考品牌型号之质量性能指标和服务内容。 2、注：其中打“★”部分为必须满足项。请根据要求详细应答。 存储设备 NETAPP FAS2552 1套 序号项目技术指标 1 品牌要求必须是国际知名品牌且非OEM产品, 技术先进、成熟，拥有自己的研发力量和售后服务队伍，非收购品牌，2013年IDC报告全球市场占有率前五位. 2 ★体系结构本系统要求采用统一存储架构，同时实现FC SAN、IP SAN，FCoE和NAS等多种访问方式。如果无法在同一控制器中实现SAN和NAS功能，即NAS和SAN控制器如果为不同的处理器单元，NAS活动控制器数量的配置要求≥2. 支持集群存储架构，该型号存储控制器可以扩展到 NAS：≥8个集群控制器 SAN：≥8个集群控制器 集群扩展支持同产品系列的不同型号设备之间扩展。 本次配置集群控制器数量=2. 3 存储操作系统要求采用专用的存储操作系统，集中统一处理FC / CIFS / NFS 访问协议的解析。不接受采用或基于Windows或者开源代码外加第三方软件为平台的产品, 保障系统的安全性，。 4 ★控制器可靠 性 处理器、缓存、电源、风扇、适配卡、总线等都提供冗余，并保 证在某硬件出问题时，能够进行自动切换，没有单点故障。支持 不停机维护、在线调整（包括软、硬件升级、扩容、设备更换） 等操作，同时必须提供所投产品生产厂家由IDC出具的高可用 性达到99.999%的认证报告。 硬件指标 5 ★系统支持的最 大容量 最大磁盘数量可以扩展到144以上，并且最大磁盘裸容量可达 到509TB以上，通过集群扩展支持2.04PB以上，适应应用扩 容需求，提供官网截图。 6 ★前端FC接口配置8Gb FC端口数量≥8个，支持16Gb FC端口数量≥8个。
2.1 静态随机存储器实验
2.1 静态随机存储器实验 2.1.1 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.1.2 实验设备 PC机一台，TD-CMA实验系统一套。 2.1.3 实验原理 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。 2.1.4 实验步骤 (1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 (2) 将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为‘单步’档（时序单元的介绍见附录二）。 (3) 将CON单元的IOR开关置为1（使IN单元无输出），打开电源开关，如果听到有
‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-1-4 实验接线图 (4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）： WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 1 T3= WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 1 RD = 0 IOM = 0 IOR = 0 LDAR = 0 T3= 图2-1-5 写存储器流程图 (5) 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）：
实验二存储器实验
计算机组成原理实验报告 实验名称：静态随机存储器实验 实验类型：验证型 实验环境：TD-CMA系统、实验箱 指导教师：顾娅军 专业班级：信安1505班 姓名： 学号：实验地点：东6E501 实验日期：2017年4月25日 成绩：__________________________
一、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法 二、实验过程 （1）关闭实验系统电源，按图2-1-4所示连接实验电路，并检查无误 （2）将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为‘单步’档 （3）将CON单元的IOR开关置为1（使I N单元无输出），打开电源开关，如果听到有“嘀”报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 （4）给存储器的 00H、01H、02H、03H、04H地址单元中分别写入数据 11H、12H、13H、14H、15H。由前面的存储器实验原理图（图 2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动 ST产生 T3脉冲，即将地址打入到AR中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动 ST产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图 2-1-5所示（以向 00地址单元写入11H为例）