DSP 重点 (仅供参考)
第一章 DSP技术概要
1.DSP的含义
①数字信号处理是采用数值计算的方法对信号进行处理的一门科学
②数字信号处理器则是一种用于数字信号处理的可编程微处理器
2.2.D SP系统的基本结构
DSP系统的基本结构P1
3.计算机的总线结构
（1）冯?诺依曼总线示意图P2
（2）哈佛结构和改进哈佛结构示意图P3
（3）计算机的总线结构分为：冯诺依曼结构和哈佛结构。多数微处理器和单片机采用冯诺依曼结构，对指令的执行只能串行进行，而不能并行进行，所以处理速度慢，数据吞吐量低，只含一条内部总线和数据总线
DSP采用的是改进型哈佛总线结构。哈佛结构的程序存储器和数据存储器是分开的。有多条独立的程序总线和数据总线。PAB（程序地址总线）PDB(程序数据总线）PCB（程序控制总线）DAB（数据数据总线）DCB （数据控制总线）它们可以同时对程序和数据进行寻址和读写。因此指令的执行和对数据的访问可以并行进行，使CPU的运行速度和处理能力都得以大幅度提高。改进型哈佛结构的改进之处是：在数据总线和程序总线之间有布局的交叉连接，也就是说，在程序空间和数据空间之间有相互访问的能力，从而增加了存储器访问的灵活性，提高了DSP的运行效率。
DSP的哈佛总线改进之处体现在（1）片内RAM可以映像至数据空间，也可以映像至程序空间（2）片内ROM 可以映像至程序空间，也可以映像至数据空间（3）具有装载功能
4.DSP芯片内集成有硬件乘法器和乘加单元，没有除法硬件。
5.DSP芯片具有硬件重复循环机制，进入重复机制的指令会自动变为单周期指令，大大减少了执行时间。
6.TI公司发展起三大系列的DSP芯片TMS320C2000 TMS320C5000 TMS320C6000系列
①TMS320C2000该系列是作测控应用的16位/32定点DSP，执行速度最高达150MIPS,有两个系列C24X、C28X
②TMS320C5000该系列是低功耗的16位定点DSP，处理速度最高可达600MIPS，有C54X和C55X两个系列
③TMS320C6000该系列是高性能的32位DSP，C6000中又分三个系列C62XX、C64XX和C67XX，其中C62XX、C64XX是定点DSP，C67XX是浮点DSP。
7.ADI公司的DSP主要有4个系列
①ADSP21XX系列，主要以218X和219系列为代表
②SHARC系列，该系列是32位浮点DSP
③Tiger SHARC系列，该系列比SHARC系列具有更高的浮点运算功能
④Blackfin系列，低功耗高性能的16/32位DSP
8.DSP芯片的分类
①按照数据格式分类分为定点DSP和浮点DSP
定点DSP以定点数据格式工作，数据长度通常为16/32位，其特点：成本较低，功耗小，数值表示范围较窄，编程难度大，有混合小数运算时，必须使用定点定标方法
浮点DSP以浮点数据格式工作，数据长度通常为32/64位，特点：开发较容易，更适合大量数字信号处理运算的应用场合，硬件结构相对复杂，功耗较大，且比定点DSP价格高，通常浮点芯片使用在对数据动态范围和精度要求较高的系统中。
②按芯片用途分类分为通用型DSP和专用型DSP
通用型DSP可编程和处理能力强，适用于普通的数字信号处理应用。
专用型DSP为实现不同算法而专门设计的芯片，运算速度较高，编程能力有限，使用灵活性较差
第二章TMS320C54X硬件结构及原理
1.C54X的内部结构
C54X DSP的内部结构主要由C54X CPU内核、片内存储器、片内外围设备（简称片内外设）三大部分组成。多总线的哈佛结构
C54X片内配置了8套16位的地址总线和数据总线，用以实现CPU与片内存储器的数据交换，片内还有一套外设总线，通过6通道的直接存储器访问（DMA）可以实现片内外设的数据传送。
C PU内核 C54X CPU内含有一个40位算术逻辑运算单元（ALU）和两个40位的累加器（ACCA、ACCB）C54X 片内存储空间:C54X片内集成了3ROM和RAM
C54X的片内外设
包括带有片内锁相环（PLL）的时钟发生器；带4位预定标器的16位可编程定时器，支持全双工操作的多缓冲串行口；与主机通信的8/16位的并行主机接口（HPI）；6通道DMA控制器，软件可编程等待状态发生器和可编程分区转换逻辑电路；多条通用的数字I/O接口，具有符合IEEE-1149.1标准的片内仿真接口等。C54X的节电模式
提供可编程选择的节电模式：IDLE1 IDLE2 IDLE3（最省电）
C54X的总线结构
C54X采用了多总线结构，由8套16位的内部总线组成
②2套程序存储器操作总线：程序地址总线PAB、程序总线PB
②6套数据存储器操作总线：数据地址总线CAB DAB EAB，数据数据总线CB DBEB
程序存储器操作总线
程序地址总线PAB为CPU提供取指令和写指令时所需的地址，CPU可以通过程序总线PB读取程序存储器的指令代码和立即数，或通过数据总线EB进行程序的写操作，程序存储器的数据会经过PB总线传至数据存储器
9.数据存储器操作总线
数据地址总线CAB DAB EAB负责传送指令执行时所需要的数据存储地址总线CB DB EB负责读/写数据的传送，内部总线使用情况：
①单数据操作数（Smem）的读使用DAB和DB，单数据的写操作使用EAB和EB
②读取长数据操作数（Lmem）时CAB和CB分别提供高16位数据的地址和数据，DAB和DB分别提供低16位数据的地址和数据
③读取双数据操作数（Xmem，Ymem）时，由DAB给出Xmen的地址从DB上读取数据，Ymem的地址及数据分别取自CAB和CB总线
④片内提供一套与片内外设通信的双向总线
10.累加器
C54X CPU内有两个40位的累加器A和B，每个累加器都有三个组成部分：低15~0高16~31和8位保护位39~32.保护位的作用：在数值计算中，当出现32位有符号运算溢出时，可以用来保存溢出结果，增大了计算结果的动态范围，提高了定点运算的精度。
11.指数编码器（计算）
指数编码器是用来求累加器中数据指数的专业硬件，浮点数据格式的数字信号处理中特别有用，它在计算要求精度高，需要采用
CPU的状态和控制寄存器
①C54X CPU有3个状态和控制寄存器，分别是状态寄存器ST0、ST1和处理器模式状态寄存器PMST。
②对ST0 、ST1进行访问或修改的方法
-用指令SSBX或RSBX对ST0、ST1的某些位置位或清零
-用装载指令LD给ST0、ST1的某些位加载数据
-用存储指令STM等给ST0、ST1加载设定值
13.C54X的存储空间分为3个独立空间
程序空间、数据空间、I/O空间
程序存储器基本空间64K字，最大可扩展至8M字
数据存储器空间64K字，I/O空间64K字
14.程序存储器（第0页） P30
①程序空间用于存放指令代码和常系数表格
②程序存储器第0页的地址0000h~FFFFh
③当 =0时，上电复位程序从片内ROM开始执行，第一条指令的地址FF80h
当 =1时，上电复位后程序从片外扩展的程序存储芯片的地址FF80h开始执行
15.分页扩展 P32
C5402有20条外部地址线A19~A0，16条外部数据线D15~D0，最大可扩展程序空间220=1M字，扩展后的程序空间分为16页，每页64K字节，在CPU内部有一个16位的专用寄存器—程序计数器扩展寄存器（XPC），用于指出页地址0~15
16.采用MMR方式访问寄存器的优点
简化了寻址方式，提高了访问效率，使得CPU对寄存器的读取以及寄存器之间、寄存器与存储器之间的数据交换更加灵活方便
17.C54X处于复位时，DSP进行的操作 P35
①处理器模式状态寄存器PMST的位IPTR=1FFh，将中断矢量表的128个字置于程序存储器的FF80h~FFFh 区域
②使程序计数器PC=FF80h，即复位程序从FF80h开始执行
③使ST1的位INTM=1，关断所有可屏蔽中断
④使中断标志寄存器IFR=0，指向程序存储器空间的第0页
18.C54X系列DSP提供了多种省电工作方式 P36
主要有4种：空闲方式1（复位或中断唤醒）、空闲方式2（外部中断源唤醒）、空闲方式3（外部中断源唤醒）和保持方式，其中IDLE3最省电
19.中断的分类 P38
(1) 根据C54X中断申请源的不同，可将中断划分为软件中断和硬件中断，软件中断通过执行指令INTR、TRAP或RESET而引发；硬件中断则由来自外部引脚的触发信号或来自片内外设的中断申请而引发。
(2) 从屏蔽的角度来看，可将中断划分为可屏蔽中断和非可屏蔽中断。非屏蔽中断是指不能被禁止的中断。C54X的非屏蔽中断包括所有的软件中断和两个外部硬件中断和，可屏蔽中断是指可以通过软件设置来禁止或允许的中断。C54X有13~16个可屏蔽中断，分别为外部引脚和片内外设所对应的硬件中断
20.中断优先级 P38
中断优先级由芯片本身确定的，用户不能通过软件来修改（硬件复位）
21.14个可屏蔽中断
①外部 ~ （4个）
②定时器中断TINT （1个）
③串行口中断RINT0、XINT0、 RINT1、XINT1、RINT2、XINT2 （6个）
④主机接口中断（1个）
⑤直接存储器访问DMA中断DMAC4,DMAC5 （2个）
22.中断矢量地址的计算 P40
23.软件中断指令介绍
①指令RESET：可在程序的任何位置使用，由RESET引起的软件复位与引起的硬件复位其初始状态是不同的
②INTR K 0≤K≤31 不管ST1中的中断屏蔽位INTM及中断屏蔽寄存器（IER）的状态如何，执行该指令都会强行使CPU跳转至K所指出的中断矢量地址。当INTR K中断被确认时，位INTM被置1，禁止其他可屏蔽中断，但中断标志寄存器IFR的相应标志位不会置位，也不能清零该位。
③TRAP K 0≤K≤31 TRAP指令不影响位INTM，在CPU响应TRAP指令所引发的中断时，可以被其他高优先级的可屏蔽中断打断。
24.C54X有两个寄存器对中断进行管理，中断标志寄存器IFR，中断屏蔽寄存器IMR，都是16位的寄存器映像寄存器，地址分别为（IFR）0001H (IMR)0000H
25.当一个中断请求出现时，将把中断标志寄存器IFR中的相应位置1
26.IMR的各位可以看作是可屏蔽中断的分开关，给相位的标志位写1，允许该中断源产生中断，写0禁止该中断，而ST1中的INTM是总开关，INTM=0，使总开关闭合，令相应IMR某位=1使分开关闭合，该可屏蔽中断才能得到CPU响应，INTM、IMR对、不起作用。
27.中断响应及中断处理过程
（1）非屏蔽中断或软件中断的处理过程
①产生一个中断应答信号
②将INTM位置1，屏蔽其他可屏蔽中断（TRAPK指令除外）
③保存当前PC值，以便中断结束后，返回主程序
④CPU进入相应中断服务程序ISR，执行ISR
⑤在ISR结束位置有一条返回指令，执行返回指令把返回地址从堆栈中弹给PC
⑥CPU继续执行主程序
（2）可屏蔽中断的处理过程
首先判断：
1) INTM=0
2) IMR的相位位为1
3) 当前中断优先级最高为真时进行处理：
①INTM位置1，屏蔽其他可屏蔽中断
②CPU开始对中断矢量表的相应位寻址
③当取出中断矢量的第一个字节指令后，DSP产生一个中断应答信号，并将IFR相应位清零
④保存当前PC值
⑤CPU进入相应中断服务程序ISR，执行ISR
⑥在ISR结束位置有返回指令，执行返回指令将返回地址从堆栈中弹给PC
⑦CPU继续执行主程序
28.C54X流水线操作由6个阶组成
预取指（P），取指（F）译码（D）寻址（A）读数（R）执行（X）
29.指令末尾加“D”为有延时操作，否则是无延时操作，有延时操作缩短了执行时间
30.流水线冲突（时序性、逻辑性）
当多个流水线上的指令同时访问DSP的同一资源时所造成的时序上的冲突或一条指令要使用前一条或前几条指令的运行结果，而这个结果还没有产生，此时就会产生逻辑性的错误
第三章汇编语言指令系统
.1在一些实时要求较高的场合仍需采用汇编编程
2.C54X指令集
包括汇编语言指令、汇编伪指令和宏指令。汇编语言指令又称硬指令。宏指令是由硬指令和伪指令组成的程序段，汇编伪指令在汇编和连接过程中提供信息。
3.寻址方式
①立即寻址，有“#”例：LD #4，DP 4→DP
②绝对寻址，指令中包含着操作数的地址*（）有四种类型
1) 数据存储器寻址
2) 程序存储器寻址
3) I/O端口寻址，相关指令 PORTR PA, Smem；PORTW Smem,PA
4) *(lk)寻址，该指令不能与单循环指令RPT、RPTZ配合使用
③累加器寻址，有两条指令采用这种寻址方式
1) READA Smem：A中内容为程序存储器地址，将该地址中的数据送入Smem指定的数据存储器中
2) WRITA Smem；将Smem指定的数据存储器中的内容送入A所指出的程序存储器中
④直接寻址，有“@”符号，是一种相对寻址 P66
⑤间接寻址，*ARX P67
⑥存储器映像寄存器寻址
存储器映像寄存器寻址是一种直接访问存储器映像寄存器MMR的方式，可以用来修改MMR的值，由于MMR 全部映像至数据空间第0页，因此在直接寻址时，不管是SP或DP的值如何，都强制其高9位于0，在间接寻址时，仅使用辅助寄存器中的低7位，而使其高9位为0，另外对数据空间0页上的0060h~007Fh也可以采用存储器映像寄存器寻址方式去访问
⑦堆栈寻址（保护中断现场）入栈时地址值减小，出栈时地址值增大
4.C54X可以访问32位的长操作数，进行加载，存储及加减等运算
①加载指令 DLD Lmem， dst；在单周期内同时利用CAB、CB和DAB、DB总线，将32位Lmem读入累加器，是1字1周期指令
②存储指令 DST src Lmem；两次使用EAB、EB总线将累加器的内容分别写入高16位和低16位存储器，是1字2周期指令
③C54X的32位的长操作数有两种数据存放格式：偶地址存放和奇地址存放。偶地址存放是指数据的高有效字存放在偶地址且是较低的地址，低有效字存放在奇地址且较高的地址；奇地址存放则是数据的高有效字存放在奇地址且是较高地址，低有效字存放在偶地址且是较低地址。
5.移位指令 P86
6.跳转指令 P90（近程无条件转移、远程无条件转移、近程条件转移）
跳转指令共6条，4个重要特点：
1) 无条件转移和条件转移
2) 无延时转移和有延时转移▲
3) 通过Pmad或累加器获得转移地址
4) 近程转移和远程转移▲
7.INTR和TRAP这两条指令的区别
执行INTR可使位INTM=1，关断所有可屏蔽中断，而执行TRAP不会关断可屏蔽中断
8.重复操作指令分为两种
单条指令重复（RPT、RPTZ）和程序块重复
单条指令重复的最大优点是：由于只需要取址一次，因此可将多周期指令变成单周期指令，大大节省了执行时间。注：RPT # K 重复执行（K+1）次
第四章汇编语言程序设计
1.C54X的软件开发过程可以分为文本编辑、编译、汇编、链接四个基本步骤
2.采用COFF文件格式的优点
是将指令和数据按段的概念进行组织和存储，这使得程序的可读性大大增强，更容易编写程序，更便于进行程序的移植，更利于模块化的设计，为管理代码段及系统存储器提供了灵活的方法和手段
3.所谓“段”就是在存储器映像中占据连续空间的代码或数据，有三个默认的段
①.text段，通常内含可执行代码
②.data，通常内含已初始化数据
③.bss，是为没有初始化的数据保留空间
4.COFF目标文件的段又可以分为两大基本类型
已初始化段（.text .data .sect）未初始化段（.bss .usect）
5.汇编器中设置了不可寻址的段程序计数器SPC
6.汇编器通过迭代过程来建立段
7.链接器有两种定位的方法：缺省定位、存储器映像定位
8.链接器对段的处理主要完成两个功能
①把1个或多个目标文件（文件名.obj）链接起来，产生可执行的COFF输出文件（文件名.out）
②按照目标系统的需要配置存储器，并将符号和段重新定位，确定输出文件的输出地址
9.链接器伪指令MEMORY.SECTION MEMORY用来定义目标系统的存储器，SECTION用来告诉链接器怎样组合输入段以及存储器的何处存放输出段
10.伪指令带有前缀“.”且必须小写
11.汇编语言程序的格式
[标号] [：] 助记符 [操作数字段] [：注释] 助记符不能顶格写
12.汇编语言程序具有三种结构形式
顺序结构、分支结构、循环结构
13.DSP的模块化程序设计及汇编链接过程
①编写中断处理程序
②编写主程序和头文件
③编写命令文件
④编辑、编译、汇编和链接生成各种文件
14.计算机有两种数据表示方法
定点表示法、浮点表示法，C54X是定点芯片
15.常用的定标方法是Q表示法，Q值越大，数值范围越小，精度越高，相反，Q值越小，数值范围越大，精度越低
16.Q值的确定
对于分布均匀的数据一般采用统计分析法来确定其动态范围，对于分布不均匀的数据可以用数据的3倍方差值作为参考。为了防止异常或者溢出，应该将Q值取低，即数据式放大
17.流水线冲突及其解决方法
①对MMR进行写操作时所引发的流水线冲突解决方法：添加NOP指令
②条件执行指令有可能发生流水线冲突解决方法：添加NOP指令
③改变PMST可能引起的流水线冲突解决方法：添加NOP指令延长流水线执行时间或选取适合指令避免产生逻辑错误
第五章 C54X高级C语言程序设计
如果采用C/C++语言编程，经过C编译器产生的代码已经避免了资源争用和时序上的错误，因此不会产生流水线冲突
1.汇编语言和C语言比较
汇编语言的优点：程序执行效率高，硬件定时准确。缺点：程序不够直观，设计周期相对较长，程序的可移植性和可维护性比较差。
C语言的优点：可移植性好，可维护性好，配合一些优化编译器，能够生成代码执行效率较高的可执行程序。缺：执行效率较低
2.C54X与ANSIC的不同点
①所处理数据的性质不同
②数据的输入输出设备不同
③“死循环”的对待不同
④语法及数据结构细节上的不同
3.使用地址变量时，往往需要用vocatile关键字进行说明
I/O端口变量的定义格式：ioport数据类型porthex_num
AR6被赋给了第一个寄存器变量；AR7被赋给了第二个寄存器变量
4.C54X C语言开发的段结构
①已初始化的段
1) .text段，包含了可执行代码
2) .cinit段，包含明显初始化的全局变量和静态变量
3) .const段，包含字符串常数和全局常量
4) .switch段，包含大型switch语句的跳转表
②未初始化的段
1) .bss，包含了未初始化的全局变量和静态变量
2) .stack，定义软件堆栈
3) .sysmem，为动态存储器函数malloc、calloc、realloc分配存储器空间
5.自定义段：用户可以用pragma伪指令来产生其他的自定义段
语法结构 #pragma CODE_SECTION(symbol,”section name”)
6.存储器模式
①小存储器模式：编译器默认的存储器模式，这要求.bss在128字范围内，不需要修改DP值，程序代码简单，运行效率高
②大存储器模式：对.bss没有大小限制，访问变量时首先确定DP值，这将增加指令访问周期
7.在C中使用内嵌汇编的格式：asm（“汇编语句”）
8.C语言中断函数定义
c_intd函数（除c_intoo函数外，不建议使用）
Interrupt函数（较直观）
9.对C代码进行手工汇编优化有两种方法
①对照C代码写出汇编代码（有效、慢、开发难度大、容易出错）
②先用编译器产生汇编代码，然后改写汇编码（效率低、较容易，建议使用）
第六章 TMS320 C54X软件开发环境CCS
https://www.360docs.net/doc/fa2884792.html,S是TI公司推出的用于开发DSP芯片集成开发环境
https://www.360docs.net/doc/fa2884792.html,S有两种工作模式
①软件仿真器模式。可以脱离DSP芯片，在PC机上模拟DSP的指令和工作机制，主要用于前期的算法实现和调试
②硬件在线编程模式，可以在DSP芯片上实时运行，与硬件开发板进行在线编程和调试应用程序
https://www.360docs.net/doc/fa2884792.html,S的组成
①代码生成工具
②集成开发环境（IDE）
③DSP/BIOS实时内核插件以及相应的程序接口API
④由TI公司以外的第三方提供的各种应用模块插件等
4.代码产生工具 P194
①C编译器：产生汇编语言源代码
②汇编器：把汇编语言源文件翻译成机器语言目标文件，机器语言格式为公共目标格式
③链接器：把多个目标文件组合成单个可执行目标模块，它一边创建可执行模块，一边完成重定位以及决定外部参考
https://www.360docs.net/doc/fa2884792.html,S基本操作
CCS集成开发环境（IDE）允许编程、编译和调试DSP目标程序
6.DSP的插件介绍 P196
①TI开发了支持实时分析的DSP/BIOS插件，可用于探测、跟踪和监视
②DSP/BIOS可提供抢先式多线程的实时系统性能分析，可以说DSP/BIOS是一个小型的实时操作系统内核
③线程有4种类型硬件中断、软件中断、任务和后台线程
④DSP/BIOS三种通信方式：基于管道通信，基于流通道的通信，基于主机通道的通信
https://www.360docs.net/doc/fa2884792.html,S提供对片上系统的嵌入式支持，RTDX可以通过主机和DSP API函数提供主机和DSP之间的双向实时数据交换。RTDX由目标系统和主机两部分组成
8.RTDX系统组成 P199
第七章 TMS320 C54X片内外设及其应用
1.片内外设包括
①软件可编程的等待状态产生器
②可编程的分区转换逻辑
③一个主机接口（HPI 8/HPI 16)
④3个多通道缓冲串行口（MCBSP）
⑤一个硬件定时器
⑥带有锁相环（PLL）的时钟产生器
⑦1个DMA控制器
⑧增强型的外部并行接口（XI02)
⑨26条通用i/o引脚（GPIO）
2.在C54X芯片中主要提供了两条通用i/o引脚
外部标志输出XF和跳转控制输入
①XF引脚 XF是一个输出引脚，它的输出电平可通过对ST1的D13位（XF）进行控制，当令位XF=1时，XF引脚输出高电平，令XF=0时，XF引脚输出低电平，复位时XF引脚为高电平，XF引脚有一定的驱动能力。
②引脚引脚是一个输入引脚，它可以作为查询引脚，用来检测外部链接器的工作状态，可一颗作为外部中断申请引脚，向CPU发出中断请求
3.多缓冲串行口（MCBSP）的引脚作为GPIO
①令SPCR1.0位 =0,使MCBSP的接受部分复位
②令SPCR2.0位 =0,使MCBSP的发送部分复位
③令PCR.13位XIONE=1,使DX作为通用输出引脚 FSX和CLKX作为通用i/o
④令PCR.12位RIONE=1,使DR和CLKX作为通用输入引脚，FSR和CLKR作为通用i/o
4.主机接口（HPI) 的数据引脚作为GPIO
当HPI被用作HPI 16模式（HPI 16=1)或是禁用HPI（HPIENA=0)时，HPI的数据线可以作为GPIO来使用5.定时器的组成
定时器主要由定时寄存器（TIM）周期寄存器（PRD）预分频计数器（PSC)预分频系数（TDDR）及控制逻辑电路组成，可划分两个主要模块：主定时模块和预分频模块
6.定时器的工作原理P221结合图7-5
定时周期=CLKOUT×（TDDR+1)×（PRD+1) CLKOUT是CPU的时钟周期
7.定时器编程的初值计算 P222
①计算初值 P222
②定时器进行初始化（注：配置和启动定时器时必须使用汇编语言）
将TCR的TSS置1，关闭定时器
装载PRD
初始化TDDR，将TRB置1重新装载定时器的初值将TSS清0 以便能定时器
③配置定时器的中断（假定INTM=1)
给IFR的TINT位写入1，以清除没有处理完的定时中断
给IMR的TINT位写入1，以使能定时器的中断
INTM位清0，使能全部可屏蔽中断
8.C54X的主机接口
C54X的主机接口是一个并行接口，根据数据线的宽度不同，HPI又分为8位或者16位的；根据功能不同，又分为标准型HPI或增强型HPI
9.8位主机接口HPI-8
8位的主机接口HPI-8主要由三个寄存器HPIC、HPID和HPIA控制逻辑组成
HPI的地址寄存器HPIA，存放当前访问的C54X的片内RAM地址，只能被主机访问
HPI的数据寄存器HPID，用于放置主机读/写的数据，它只能被主机访问
HPI的16位控制寄存器HPIC，是存储器映像寄存器，地址002CH，它内含HPI-8的控制位和状态位，
主机和C54XDSP都可以对寄存器进行访问
10.HPI-8选通方式
HPI-8有多种选通方式，可以方便的与许多微处理器实现无缝连接
11.HPI-8与主机设备的连接图 P231（图7-9）与主机连接
12.主机与HPI-8的数据传输过程
主机与HPI-8的数据传输过程包括两部分：片外传输、片内传输
13.DMA数据传输特性
DMA可以独立完成与片内存储器、片内外设及外部设备的数据传输，而不需要CPU的干预，C54X的DMA有6个独立的可编程通道，允许进行6个DMA操作
14.DMA控制器类型
DMA有多个控制寄存器，有两种类型：可直接访问的存储器映像寄存器（4个）通过同址寻址的控制寄存器（40个）
15.每个DMA通道都有5个16位的通道寄存器
源地址寄存器和目的地址寄存器支出数据读取或写入的地址存放的是地址的低16位
元素数目寄存器中保存着传输数据的数目
同步事件选择和帧数目寄存器用于确定数据传输时同步事件、数据字长和传输帧数
传输模式控制寄存器控制通道的传输模式
16.DMA的工作方式
①多帧工作方式多个数据元素组成一帧，多个帧组成一个块
②ABU工作方式 ABU工作方式为DMA数据传输提供了自动控制的循环缓冲能力
17.MCBSP（多通道缓冲串行口）的结构 P248图
18.时钟和帧同步选择电路由采样速率发生器、数据时钟产生帧同步信号
采样速率发生器由3个时钟分频器和一个帧同步脉冲检测及时钟同步模块组成
数据时钟产生电路包括发送接收两部分
帧同步信号也由发送和接收两部分组成
第九章 TMS320 C54X硬件技术及接口技术
1.最小系统的概念
最基本的外围辅助电路是电源、时钟晶振、复位电路和仿真接口JTAG，这些最基本的电路部分和DSP就能构成一些简单的DSP应用系统，就是最小系统。最小系统就是指没有输出扩展、输入扩展，除了片内通信信道也没有通信扩展的基本独立的功能极其有限的DSP系统
2.最小系统的作用
①最小系统是DSP系统硬件设计的基础
②DSP最小系统的设计与DSP芯片结合最紧密
③最小系统正常工作是整个DSP硬件系统正常工作的基础
3.DSP复位方法
①软件复位方法，在程序内执行“RESET”汇编语句来实现
②硬件复位方法（上电复位、手动复位、自动复位）
4.基础时钟的产生，分为有源晶振和无源晶振
5.锁相环PLL可以对基础时钟频率进行倍频和分频
6.JTA G连接口是一个14针的连接器，第6引脚没有针孔，是防止连接器插反
7.C54X的外部总线接口由数据总线、地址总线和一些控制信号组成
8. 为存储器选通信号，在访问外部程序或数据存储器时有效，当访问程序存储器时，除了有效外，还将有效，在访问外部数据存储器时，除了有效外，还将有效
9.READY信号线和内部等待状态发生器用于外部慢速i/o设备和内部高速CPU之间的通信同步
DSP期末复习资料汇(含题)
第一章绪论 1. DSP与DSP技术 （1）DSP(Digital Signal Processing)----数字信号处理的理论和方法。 （2）DSP(Digital Signal Processor)----用于数字信号处理的可编程微处理器。 （3）DSP技术(Digital Signal Process)----是利用专门或通用数字信号处理芯片，完成数 字信号处理的方法和技术。 2. DSP系统的特点 （1）精度高、抗干扰能力强，稳定性好。（2）编程方便、易于实现复杂算法（含自适应算法）。（3）可程控。（4）接口简单。（5）集成方便。 3. DSP芯片的结构特点 （1）改进的哈佛结构 ①哈佛结构DSP处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度） ②改进的哈佛结构在哈佛结构的基础上，使得程序代码和数据的存储空间之间也可以进行数据的传送。 （2）多总线结构多总线结构可以保证在一个机器周期内多次访问程序空间和数据空间。TMS320C54x内部有P、C、D、E 4条总线 P：传送取自ROM的指令代码和立即数； C、D：传送从RAM读出的操作数； E：传送写入到RAM中的数据； （3）流水线技术将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。即第一条指令取指后，在译码时，第二条指令就取指，第一条指令取数时，第二条指令译码，而第三条指令就开始取指，。。。。。以此类推。 （4）多处理单元；（5）特殊的DSP指令；（6）指令周期短、功能强；（7）运算精度高；（8）丰富的外设；（9）功耗低。 DSP最重要的特点：特殊的内部结构、强大的信息处理能力及较高的运行速度。 4.DSP芯片可以归纳为三大系列： ①TMS320C2000系列：适用于控制领域 ②TMS320C5000系列：应用于通信领域 ③TMS320C6000系列：应用于图像处理 第二章TMS320C54x的硬件结构 1. TMS320C54x内部结构（3大块） (1)CPU(2)存储器系统(3)片内外设与专用硬件电路 CPU部分 ①先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。 ②位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器和2个独立的40位累加器。 ③17×17位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算。 ④比较、选择、存储单元(CSSU)：用于加法/比较选择。 ⑤指数编码器：可以在单个周期内计算40位累加器中数值的指数。 ⑥双地址生成器：包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU) 存储器空间192 K字可寻址存储空间：64 K字程序存储空间、64 K字数据存储空间及
dsp复习要点1
第一章绪论 1.数字信号处理算法一般的实现方法有哪些？（详见课本 P2） 2.简述数字信号处理器的主要特点； 答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水； （3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。 3.举例请给出数字信号处理器的运算速度指标； 答：常见的运算速度指标有如下几种： （1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。例如，运行在200MHz的TMS320VC5510的指令周 期为5ns。 （2）MIPS：每秒百万条指令数。 （3）MAC时间：一次乘法累加操作花费的时间。大部分DSP芯片可在一个指令周期内完成MAC操作； （4）FFT执行时间：完成N点FFT所需的时间。FFT运算是数字信号处理中的典型算法而且应用很广，因此该指标常用于衡量DSP芯片的运算能力。 4. 简述哈佛结构的概念。 解：哈佛结构试验种将程序指令存储器和数据存储器分开的存储器结构。 哈佛机构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的 存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器 独立编址，独立访问。 5. DSP与单片机，DSP与嵌入式处理器的主要区别是什么？ 解：DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息 源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。一般来说 MCU偏重于控制，DSP侧重于运算，MCU区别于DSP的最大特点在于它的通
用性，反应在指令集和寻址模式中。通常我们将的单片机和嵌入式芯片一般属于MCU，单片机8位和16位居多，ARM以32位居多。 6.TMS320C54x型DSP采用结构对程序存储器和数据存储器进行控制 7. DSP处理器按数据格式分为两类，分别是和 8. 从数据总线的宽度来说，TMS320C54x型DSP是位的DSP处理器 9.目前市场上DSP生产厂商位居榜首的是（ D ） （5） A Motorola B ADI C Zilog D TI 第二章TMS320C54x的硬件结构 10. TMS320C54x DSP 芯片的存储器结构如何？（详见课本 P9） TMS320C54x 存储器由3 个独立的可选择空间组成：程序空间、数据空间和I/O 空间。程序存储器空间包括程序指令和程序中所需要的常数表格；数据存储器空间用于存储需要程序处理的数据或程序处理后的结果；I/O 空间用于与外部存储器映象的外设接口，也可以用于扩展外部数据存储空间。 C54x存储器空间通常可以分为3个可单独选择的空间： 64K程序空间、64K数据空间和64K I/O 空间。CPU状态寄存器的MP/MC、OVLY和 DROM位影响实际存储器的配置。 所有TMS320C54x 芯片都包括随机访问存储器（RAM）和只读存储器（ROM）。RAM可分成若干块，每一个块可以在一个机器周期内读两次或读一
DSP原理及应用(杨风开)考试复习重点及课后部分习题答案
1-1程序存储器中保存的是什么？程序的最终表现形式是什么？ 答：（1）程序存储器中保存的是二进制数据，即物理上的高低电平信号。 （2）程序的最终表现形式是机器码，即用二进制表示的高低电平。 1-2 何为总线？总线的图形表示形式是怎样的？（画图说明）P5 P8 答：（1）总线是连接多个设备、供多个设备使用的一系列性质相同的连线。 （2）总线用双线箭头表示。 1-5 计算机系统由哪两部分构成？两大部分间通过什么连接？P5 答：（1）由CPU和外设构成；（2）通过总线连接。 1-6 何为单片机？何为DSP？P5 P7 答：（1）单片机是将CPU和外设功能集成在一块芯片上的计算机系统； （2）DSP是特殊的单片机，特指数字信号处理器。 1-8 经典的数字信号处理方法有哪些？P7 答：（1）时域中的数字滤波（2）时域、频域的快速傅里叶变换（FFT） 1-10 区别单片机和DSP的标志是什么？P7 答：是加连乘指令。DSP有加连乘指令而单片机没有。 1-14 DSP有几个移位定标寄存器？作用是什么？P11 P12 答：（1）有3个（ACC与a输入数据总线、b输出数据总线、c乘积寄存器之间）（2）作用a使数据在传送过程中按指定方式移位； b按指定方式对数据进行小数处理（定标） 数据的移位和定标均在传送过程中自动发生，不需要花费CPU时间。 1-17 在DSP中做乘法运算时，一个乘数必须来自TREG，运算结果保存在PREG。 1-22 DSP有哪3个独立地址空间？每个空间容量是多少？P18 答：有程序存储器、数据存储器和I/O。每个空间容量是64K字。 1-24 DARAM和SARAM有什么区别？P18~20 答：（1）DARAM是双访问RAM，SARAM是单访问RAM； （2）DARAM在CPU内部，而SARAM在芯片内部，CPU外部。 1-27 LF25407型DSP片内有多大容量FLASH程序存储器？FLASH程序存储器属于那一部分电路？P22 答：有32K容量FLASH程序存储器。属于CPU内部组成部分。 1-31 CPU时钟频率由什么寄存器设定？P29 答：由SCSR1寄存器第11~9位确定的倍频系数乘以晶振频率f in得到。 1-35 系统控制和状态寄存器有哪些？主要作用是什么？P33~34 答：（1）有SCSR1、SCSR2两个。 （2）作用是a设置CPU及外设的基本运行参数；b反映CPU及外设的工作状态。 1-37 中断响应应具备什么条件？P36 答：中断请求信号和中断允许。(1允许，0禁止) 1-39 什么情况下会发生中断嵌套？P37 答：在前一个中断服务程序未结束，又有更高级别中断源发出中断请求时会发生中断嵌套。1-40 当CPU响应外设中断时，硬件电路将自动将中断向量存放于PIVR中。P39 1-41 总中断控制位INTM位于哪个寄存器中？作用是什么？P40 答：在CPU状态寄存器ST0中。作用是使能或禁止中断。(0允许，1禁止) 1-43 外设中断向量寄存器PIVR的作用？P41 答：用于存放发出中断请求的外设子中断向量。
dsp复习资料
1．简述dsp芯片的主要特点。 1.哈佛结构：将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。 2.多总线结构：可以保证在一个机器周期内可以多次访问程序空间和数据空间。 3.指令系统的流水线操作：DSP芯片广泛采用流水线以减少指令执行时间，从而增强了处理器的处理能力。 4.专用的硬件乘法器：DSP芯片中有专用的硬件乘法器，使得乘法累加运算能在单个周期内完成。5:特殊的DSP指令：（例如）TMS320C54x中的FIRS和LMS指令专门用于系数对称的FIR滤波器和LMS算法。6.快速的指令周期7.硬件配置强 2．结合你的专业方向，试举出一个dsp具体应用实例，并说明为什么要采用dsp. DSP芯片的高速发展，得益于集成电路技术的进步，巨大的市场需求 信号处理：数字滤波、自适应滤波、FFT、频谱分析 3. 请描述TMS320C54x的总线结构 1个程序总线（PB) 传送从程序存储器来的指令代码和立即数 3个数据总线（CB DB EB）连接各种元器件 4个地址总线（PAB CAB DAB EAB) 传送执行指令所需的地址 PB 用于装载指令代码和立即数 CB DB 用于读取操作数 EB 用于写入操作数 地址总线负责其他地址总线的地址存储与装载 4. TMS320C54x片内存储器一般包括哪些种类?如何配置TMS320C54x片内存储器。 TMS320C54x芯片有随机访问存储器（RAM）和只读存储器（ROM） RAM可分为两种：双访问RAM(DARAM)和单访问RAM(SARAM) 片内存储空间一般包括：64K的程序空间，64K的数据空间和64K的I/O空间， TMS320C54x片内存储器可使用MP/MC位、OVLY位、DROM位进行相对应得配置。①MP/非MC位：如果该位清0，则片内ROM映象在程序存储器空间；如果置1，则片内ROM不映象在程序存储器空间。②OVL Y位：如果该位置为1，则片内RAM分别映象在程序存储器空间和数据存储器空间；如果该位清0，则片内RAM只映象在数据存储器空间。③DROM 位：如该位设置为1，则片内ROM的一部分映象在数据存储器空间；如果清0，则片内ROM 的使用取决于MP/非MC位。 5. TMS320C54x芯片的cpu包括哪些部分?其功能是什么？ CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元(ALU) 40位累加器A和B：两者共同完成算数运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作乘法器/加法器单元：在单周期内完成一次乘法累加运算。 比较,选择和存储单元(CSSU)：是专门为Viterbi算法设计的加法，比较，选择操作的硬件单元。 指数编码器：用于支持单周期指令EXP的专用硬件。 6. TMS320C54x提供哪几种数据寻址方式？举例说明它们是如何寻址的？ (1)立即数寻址LD #10，A (2)绝对地址寻址STL A，*(y) (3)累加器寻址READA x (4)直接寻址LD @x，A
DSP复习资料.pdf
3、DSP有哪几种分类方式，可将DSP芯片分成哪几类？ 答：DSP有三种分类方式：按基础特性分类、按数据格式分类和按用途分类。 按基础特性可分为静态DSP芯片和一致性DSP芯片； 按数据格式可分为定点DSP芯片和浮点DSP芯片； 按照用途可分为通用型DSP芯片和专用型DSP芯片。 7、冯·诺伊曼结构和哈佛结构的主要区别是什么？与前者相比，哈佛结构有何优势？ 答：1）主要区别： 冯·诺伊曼结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线。 哈佛结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线。 2）哈佛结构优势 哈佛结构可独立编址和访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，极大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 8、以四级流水线为例，介绍DSP所采用的流水线技术。 答：计算单元在执行一条多周期指令时，总要经过取指、译码、取数、执行、写结果等步骤，需要若干指令周期才能完成。 流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令完成后，才开始执行下一条指令。即在每个指令周期内，几个不同的指令均处于激活状态，每个指令处于不同的阶段。如下图所示，在第N个指令取指令时，前面一个即第N-1个指令正在译码，而第N-2个指令正在取操作数，第N-3个指令则正在执行指令。 使用流水线技术后，尽管每一条指令的执行仍然要经过这些步骤，需要同样的指令周期数，但将一个指令段综合起来看，其中每一条指令的执行都是在一个指令周期内完成的。 10、数字信号处理的实现方法有哪几种？ 答：1）在通用的微型计算机（PC机）上用软件（如VB、VC语言）实现。 2）在通用的计算机系统中加上专用的加速处理机实现。
DSP原理及应用考试卷复习资料
3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ） A、AR2 B、AR4 C、AR5 D、AR6 3、假设AR3的当前值为200h，当使用以下TMS320C54XX寻址模式后其中的值为多少？假定 AR0的值为20h。 （1）*AR3+0 （2）*AR3-0 （3）*AR3+ （4）*AR3 2．在直接寻址中，指令代码包含了数据存储器地址的低7 位。当ST1中直接寻址编辑方式位CPL =0 时，与DP相结合形成16位数据存储器地址；当ST1中直接寻址编辑方式位CPL =1 时，加上SP基地址形成数据存储器地址。 3．TMS320C54有两个通用引脚，BIO和XF，BIO 输入引脚可用于监视外部接口器件的状态；XF 输出引脚可以用于与外部接口器件的握手信号。 4．累加器又叫做目的寄存器，它的作用是存放从ALU或乘法器/加法器单元输出的数据。它的存放格式为Array 5．桶形移位器的移位数有三中表达方式：立即数；ASM ；T低6位 6．DSP可以处理双16位或双精度算术运算，当C16=0 双精度运算方式，当C16=1 为双16位运算方式。 20．ST1的C16＝ 0 表示ALU工作在双精度算术运算方式。 7．复位电路有三种方式，分别是上电复位；手动复位；软件复位。 8．立即数寻址指令中在数字或符号常数前面加一个# 号，来表示立即数。 9．位倒序寻址方式中，AR0中存放的是FFT点数的一半。 10．一般，COFF目标文件中包含三个缺省的段：．text 段；．data 段和．bss 段。11．汇编源程序中标号可选，若使用标号，则标号必须从第一列开始；程序中可以有注释，注 释在第一列开始时前面需标上星号或分号，但在其它列开始的注释前面只能标分号。
DSP考试复习要点
1.主要用于控制领域的C24X和C28X系列，用于便携消费电子产品的低功耗16位定点数字信号处理器C54X、C55X系列。 https://www.360docs.net/doc/fa2884792.html,S仿真下载的是.out文件，汇编器编译好的代码和数据进行链接时所依据的是.cmd链接命令文件。 3.“零开销”（zero overhead)是指循环计数、条件转移等循环机制由专门硬件控制，而处理器不用花费任何时间。 4.DMA控制器可以无需CPU介入而在内部存储器、外部存储器及片上外设之间传送数据，HPI接口也使用DMA辅助端口传送数据。特点：DMA可以独立于CPU 工作；有四个标准端口（port)与DARAM、SARAM、外部存储器和外设相连;一个辅助端口用于HPI和存储器之间的数据传送；具有六个通道。DMA通道传输的数据单位有四种：字节（Byte)、单元（Element)、帧（Frame)、块（Block)，最小数据单位是字节（Byte)。P146 5.流水线结构将指令的执行分解为取指、译码、取操作数和执行等几个阶段。流水线结构提高了指令执行的整体速度，有助于保证数字信号处理的实时性。TMS320C55X DSP的流水线则被分为指令流水线和执行流水线两部分，指令流水线完成访问地址产生、等待存储器回应、取指令包、预解码等工作；执行流水线完成译码、读取/修改寄存器、读操作数和输出结果等工作。 6.FIFO先入先出存储器做高速缓存。 7.ALU(算术逻辑单元），ALU可以完成算术运算、逻辑运算、位操作、移位、测试等操作。 8.I2C总线使用一条串行数据线SDA和一条串行时钟线SCL，这两条线都支持输入/输出双向传输，在连接时应注意这两根线都需要外接上拉电阻，当总线处于空闲状态时两条线都处于高电平。 9.C55X系列DSP内部具有锁相环电路，锁相环可以对输入时钟信号进行倍频和分频。第一种是采用外部晶振，利用内部振荡器产生时钟信号。第二种时钟输入方式是从X2/CLKIN引脚输入时钟信号，采用这种方式X1引脚必须悬空。注意当DSP采用的是模拟锁相环时，通常在线路中串联电阻可以防止信号过冲。 10.TMS320VC5510 DSP片内有两个20位软件可编程定时器。20位定时器由两部分组成：一个4位的预定标器（PSC)和一个16位的主计数器（TIM)。 11.并行外部存储器（EMIF)加载是通过外部并行存储器接口（External Memory Interface)加载程序，是将程序固化在非易失存储器上，除了存储下载表之外还可存储系统需要保存的关键数据，以便在掉电时保存信息，这种下载方式的缺点是连线复杂，需要考虑并行非易失存储器与EMIF接口的匹配关系。C55X 的外部存储器接口除了对异步存储器的支持以外，还提供了对同步突发静态存储器（SBSRAM)和同步动态存储器（SDRAM)的支持。异步存储器可以是静态随机存储器(SRAM)、只读存储器（ROM)和闪存存储器等存储器，在实际使用中还可以用异步接口连接并行A/D采样器件、并行显示接口等外围设备，但使用这些非标准设备时需要增加一些外部逻辑来保证设备的正常使用。 12.McBSP串口的测试可以分成两个部分：DSP内部连接测试（将串口设为数字回环模式）和外部设备连接测试。 13.GPIO口：每个引脚的方向可以由I/O方向寄存器IODIR独立地配置，引脚上的输入/输出逻辑状态由I/O数据寄存器IODATA反应。 14.看门狗定时器用来解决程序运行异常的出现。
DSP复习资料
DSP复习资料 第一章 1、简答：书P2一个典型的DSP系统的基本构成 应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。 DSP系统的工作过程：（简述即可） ①将输入信号x(t)经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。 ②经过采样和A/D转换器，将滤波后的信号转换为数字信号x(n)。 ③数字信号处理器对x(n)进行处理，得数字信号y(n)。 ④经D/A转换器，将y(n)转换成模拟信号； ⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。 2、小题 Simulator和Eimulator分别指软件仿真和硬件仿真 P4 3、简答：列举 DSP 芯片的特点？（后面简要阐述即可） 答：哈佛结构，即将数据存储器和程序存储器分开； 多总线结构，即设置了数据总线和数据总线，使运算速度提高。（哈弗结构使得总线也分为数据和程序总线） 指令系统的流水线操作，流水线操作是各指令以机器周期为单位相差一个时钟周 期，连续并行工作的情况。（其本质是DSP多条总线彼此独立地同时工作，使得同一条指令在不同机器周期内占用不同总线资源。同时，不同指令在同一机器周期内占用不同总线资源。） 专用的硬件乘法器和加法器，使得大部分DSP芯片可在一个指令周期内完成一次加法和乘法操作。 高效的DSP指令：可以缩短指令的执行时间。 4、简答：DSP芯片的运算速度可用几种指标来衡量？书P 9 答：指令周期,即执行一条指令所需的时间； MAC时间，即完成一次乘法和一次加法的时间； FFT执行时间，即运行一个FFT程序所需的时间； MIPS，即每秒执行百万条指令； MFLOPS，即每秒执行百万次浮点操作。 5、小题：设DSP芯片的工作频率为100MHZ，一帧的时间为20ms，则该DSP芯片在一帧 内所能提供的最大运算量为200万条指令。书P11
DSP复习文档终极版
DSP技术知识要点(计科) CHAP1 冯、诺依曼结构和哈佛结构的特点 冯诺依曼： 该结构采用单存储空间，即程序指令和数据公用一个存储空间，使单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行的。当进行高速运算时，不能同时进行取指令和取操作数，起工作速度慢。 哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作，指令执行操作，数据吞吐并行完成，大大提高了数据处理能力和指令的执行速度。 DSP芯片的特点（为何适合数据密集型应用） ①采用哈佛结构 ②采用多总线结构 ③采用流水线技术 ④配有专用的硬件乘法-累加器 ⑤具有特殊的DSP指令 ⑥快速的指令周期 ⑦硬件配置强 ⑧支持多处理器结构 ⑨省电管理和低消耗 DSP芯片的分类 定点DSP芯片，精度和范围是不能同时兼顾的。定点DSP是主流产品，成本低，对存储器要求低、耗电少，开发相对容易，但设计中必须考虑溢出问题。用在精度要求不太高的场合。 浮点DSP芯片，精度高、动态范围大，产品相对较少，复杂成本高。但不必考虑溢出的问题。用在精度要求较高的场合。 定点DSP的表示（Qm.n，精度和范围与m、n的关系）及其格式转换 1整数表示法 2小数表示法
3数的定标； n越大，数值范围越小，但精度越高；相反，n越小，数值范围越大，但精度就越低。不同Qm.n形式的数进行加减运算时，通常将动态范围小的数据格式转换成动态范围大的数据格式。即n大的数据格式向n小的数据格式转换。 方法：将n 大的数向右移相差的位数，这时原数低位被移出， 高位则进行符号扩展。 TI公司的三大主力系列DSP芯片 C2x、C24x称为C2000系列，定位于控制类和运算量较小 的运用，主要用于代替MCU，应用于各种工业控制领域，尤其是电机控制领域。 C54x、C55x称为C5000系列，低功耗高性能，定位于中等计算量的应用。主要用于便携式的通信终端。 C62x、C64x和C67x称为C6000系列，高性能，定位于具有较大计算量要求的应用，主要应用于高速宽带和图像处理等高端应用 DSP芯片的运算速度 CHAP2 TMS320C54x芯片的组成（三部分，相同系列不同芯片之间的区别和联系）主要包括CPU、片内存储器和片内外设三个部分, 同一系列不同型号，cpu相同，而片内存储器和片内外设不相同。 TMS320C54X芯片的总线组成及使用。 1组程序总线PB；3组数据总线CB、DB、EB；4组地址总线PAB、CAB、DAB、EAB。 程序总线PB：主要用来传送取自程序存储器的指令代码和立即操作数。 数据总线CB 、DB和EB：CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 地址总线PAB、CAB、DAB和EAB：用来提供执行指令所需的地址。 程序读：PAB PB 程序写：PAB EB 单数据读：DAB DB 单数据写：EAB EB 双数据读：DAB DB(低16位)
TMS320C54xDSP原理及应用复习资料(精)
填空： ●OVL Y=（0），片内RAM仅配置到到数据存储空间。 ●DROM=（1），片内ROM配置程序和数据存储空间。 ●ST1的CPL=（1）表示选用对战指针SP的直接寻址方式。 ●ST1的C16=（1）表示ALU工作在双精度算术运算式。 ●软件中断是由（INTR）（TRAD）（RESET）产生的。 ●时钟发生器包括一个（内部振荡电路）和一个（锁相环电路）。 ●状态寄存器ST1中CPL=0表示（使用DP），CPL=1表示（使用SP） ●累加器寻址的两条指令分别是（READA Smem）（WRITA Smem） ●链接器对段的处理主要通过（MEMORY）和（SECTIONS）两个命令完成。 ●所有的TMS320C54x芯片内部都包含（程序）存储器和（数据）存储器。 ●所有的COFF目标文件都包含以下三种形式的段：（.text文本段.data数据段.bss保留空间段）。 ●TMS320C54x有8组16位总线（1组程序总线，3组数据总线，4组地址总线）。 ●TMS320C54x DSP具有两个（40）位累加器。累加器A的（AG或32~39）位是保护位。 ●对于32位数寻址时，如果寻址的第一个字处在偶地址，那么第二个就处在（下一个高）地址；如果寻址的第一个字处在奇地址，那么第二个就处在（前一个低）地址。 ●●●●●● ●DSP芯片特点：有（改进的哈佛结构）、（低功耗设计）和（高度并行性）（多处理单元）（特殊DSP指令）等特点。 ●DSP片内寄存器在C语言中一般采用（指针）方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在（头文件）。 ●TMS320C54x有3个16位寄存器作为状态和控制寄存器（ST0）（ST1）（PMST）。 ●TMS320C54x的三类串行口：（标准同步串行口）（缓冲串行口）（时分多路串行口）。 ●TMS320C54x的工作方式状态寄存器PMST提供了三个控制位，包括（MP/非MC)、(OVL Y)、(DROM）。 ●MEMORY的作用（是用于描述系统实际的硬件资源，用来定义用户设计的系统中所包含的各种形式的存储器，以及他们占据的地址范围）。 ●SECTIONS的作用（是用于描述段如何定位到家当的硬件资源上。将输出段定位到所定义
DSP复习要点详解
使用说明： 1以下内容以老师给的为准 2由于个人能力有限，内容难免有错 3以下内容若令你成绩过低，与文件制作人无关 4仅供参考 DSP复习要点 一、基础知识概念题： 1、给出一个典型的DSP系统的组成框图。 y(t) 2、简述C54x DSP的总线结构？ 答: TMS320C54x的结构是围绕8组16bit总线建立的。 （1）、一组程序总线(PB) （2）、三组数据总线(CB，DB和EB) （3）、四组地址总线（PAB，CAB，DAB和EAB) 3．简述冯?诺依曼结构、哈佛结构的特点？ 答：①冯?诺依曼结构中不独立区分程序和数据空间，且程序和数据空间共用地址和数据线; ②哈佛结构中程序空间和数据空间是独立的，具有各自独立的地址线和数据线。
4、C54x DSP的CPU包括哪些单元？ 答:'C54X 芯片的CPU包括: （1）、40bit的算术逻辑单元 （2）、累加器A和B （3）、桶形移位寄存器 （4）、乘法器/加法器单元 （5）、比较选择和存储单元 （6）、指数编码器 （7）、CPU状态和控制寄存器 （8）、寻址单元。 6、C54x的三个独立存储器空间分别是什么？ 答：（1）、64K字的程序存储空间（2）、64K字的数据空间（3）、64K字的I/O空间， 7、简述TMS320C54xDSP的流水线分为几个操作阶段 答：分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行 8、简述C54x有哪些数据寻址方式？ 答：1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址 6、存储器映像寄存器寻址 7、堆栈寻址 10、68页表3.1.1缩略语要记住。
DSP复习重点带部分答案
一、填空题：（每空1 分，共10 分） 1．实时指的是系统必须在有限的时间内对外部输入信号完成指定的处理，即对信号处理的速度必须大于等于输入信号更新的速度。 2．当存储器没有做好相应CPU访问的准备时，流水线将产生存储器阻塞。 3．一个可屏蔽中断服务程序被另一个中断请求（通常是更高级别的）所中断，这一过程称为中断嵌套。 4. TMS320C6000所有指令均按取指、译码和执行3级流水线运行。 5. 控制状态寄存器包括全局中断使能位、高速缓冲存储器控制位其他各种控制和状态位，它的缩写为CSR 。 6. 单周期功能单元等待时 间的另一术语是单周期 吞吐量。 7. 对C62XX/C67XX，可使用 条件寄存器有： A1、A2、 B0、B1、B2 。 8. 代码产生工具构成了CS 集成开发环境的基础部件， 它的作用是将C语言、汇 编语言或者两者的混合语 言编写的DSP源代码程序 编译、汇编并链接成可执行 的DSP代码。 9. 编译器的优化器选项有 四个不同的优化级别，分别 对应选项-o0、-o1、-o2和 -o3，其中 -o2 是默 认的优化级别。 10. CCS能够编译的C程序 必须包含一个c_int00 函数，作为C程序入口点。 1．在理想的情况下，一条 k段流水线（每条指令执行 k个周期），执行n条指令 共需要k+n-1周期 2． NRP用于保存 从不可屏蔽中断返回时的 指针，该指针引导CPU返回 到原来程序执行的正确位 置。 3．在C6000中，每一个中 断源是否被使能受 IER 的控制。 4. 控制状态寄存器包括全 局中断使能位、高速缓冲存 储器控制位其他各种控制 和状态位，它的缩写为 CSR 。 5.TMS320C6000系列CPU内 有2条交叉通 路。 6.TMS320C6000所有指令均 按取指、译码和执 行3级流水线运行。 7. 在支持字节寻址的微处 理器中，通常有2种数据排 列方式，分别是小端终结方 式（Little endian）排序 和大端终结方式 排序。 8. c67xx的2周期双精度指 令的延迟间隙为1个 cpu时钟。 9. AMR的全称是寻址模式 寄存器，它指定是否使 用线性或循环寻址，如果是 循环寻址，还包括循环寻 址的尺寸。 10. CCS对用C代码编写应 用程序进行编译、优化、连 接后产生的可执行文件以 __.out___为扩展名。 选择1．下面TMS320C6000汇编指令中有效的是（C）C．LDW .D1 *A1, A2 2．下面TMS320C6000汇编指令中有效的是（A）A．STH .D2 B4, *B5 3. 下面TMS320C6000汇编指令中有效的是（A）A．ADDAH .D1 A4, A1,A4 4. 能够实现功能“A1的高16位加上A2的高16位，结果送A3的高16位”的汇编指令为D. ADD2 .S1 A1, A2, A3 5．能够实现功能“A1加上1000，结果送A1”的汇编指令为：（B）B. ADDK .S1 1000 , A1 6．能够实现功能“无符号的A1的高16位乘以有符号A2的低16位，结果送A3”的汇编指令为（A）A．MPYHULS .M1 A1, A2, A3 7. 下面有效的执行包是B） B. LDW .D1 *A1,A2 || LDW .D2 *B2,B3 8.下面有效的执行包是（C） C. LDW .D1 *A1,A2 || STW .D2 B3,*B1 9. 下面有效的执行包是（C） C. MPY .M1X A1,B2,A4 || ADD .L2X B3,A4,B5 10. 下面有效的执行包是（D） D. ADD .L1 A3:A2,A1,A7:A6|| SUB .S2 B4,B5,B9:B8 1．下面TMS320C6000汇编指令中有 效的是（A）A．LDW .D2 *+B5[100]，B2 2．下面TMS320C6000汇编指令中有 效的是（B） B．CLR .S1 A1, 8, 5, A2 3. 下面TMS320C6000汇编指令中有 效的是（C） C．MVC .S2 AMR, B1 4. 下面TMS320C6000汇编指令中有 效的是（D）D. MPY .M1 A1， A3，A5 5．能够实现功能“将A1的内容左移 A2中低5位值的位数，符号位改变时， 置SAT位”的汇编指令为（A） A．SSHL .S1 A1, A2, A3 6．能够实现功能“将B1的第2到第 10位置1，结果送B2”的汇编指令为 （B）B.SET . S2 B1, 2, 10, B2 7. 下面有效的执行包是（C） C.LDW .D1 *A4，B5 || STW .D2 A6，*B4 8.下面有效的执行包是（D） D. NOT .S1 A1，A4 || SUB .L1 A2，A3，A5 9. 下面有效的执行包是（A） A．SET .S1 A0，A1，A2 || ADD .S2 B3，B4，B5 10. 下面有效的执行包是（B） B. MPY .M1 A4,A1,A2 || ADD .L1 A0,A0,A1 || SUB .S1 A0,A0,A3
DSP期末复习资料(6页)
第一章 一、习题 1.1 什么是数字信号处理器（DSP）？ 答：DSP是专为实时数字信号处理而设计的大规模集成可编程微处理器。 1.2 哈佛总线结构和冯-诺依曼总线结构的区别是什么？ 答：哈佛总线结构：程序存储器和数据存储器分开，有多条独立的程序总线和数据总线，它们可同时对程序和数据进行寻址和读写，使指令的执行和对数据的访问能够并行进行，使CPU的运行速度和处理能力都得以大幅度提高。 冯-诺依曼结构：这种结构中只含一条内部地址总线和数据总线，当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 1.3 改进型的哈佛总线结构有哪些改进之处？ 答：<1> 片内RAM可以映像至数据空间，也可以映像至程序空间。 <2> 片内ROM可以映像至程序空间，也可以映像至数据空间。 <3> 具有根装载功能，允许将片外的指令代码调至片内数据存储器， 供CPU零等待运行。 1.9 DSP的主要用途是什么？ 答：主要用于工业控制、汽车电子、仪器仪表、军事、医疗、通信等。 二、其他 1.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域，如点击）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合，如便携移动设备）、C6000（32位DSP，高性能，如适合宽带网络和数字音响）系列。 第二章 一、习题 2.1 TMS320C54x DSP有那些部分组成？ 答：主要由C54xCPU内核、片内存储器和片内外设三大部分组成。 2.2 TMS320C54x DSP的CPU包含那些主要功能部件？他们各完成什么任务？ 答：其CPU主要由：<1> 40位的算术逻辑单元 <2>2 个40位的累加器 <3>桶形移位器 <4>乘法-累加器单元 <5>比较、选择和存储单元 <6>指数编码器 <7>CPU状态和控制寄存器 2.4 填写下列括号。 (1)片内32位长数据的读使用（数据）总线，其中，高16位数据的寻址和读取使用（CAB和CB）总线，低16位数据的寻址和读取使用（DAB和DB）总线。 (2)CPU使用（PAB）总线去寻址程序存储器的地址，使用（PB）总线去读取指令代码。 (3)在双数据的读操作中，对Xmem的寻址和读取使用（DAB和DB）总线，对Ymem的寻址和读取使用（CAB 和CB）总线。 2.5 累加器A和B的保护位AG和BG的作用是什么？ 答：其保护位的作用是用作计算时的数据余量位，以防止溢出。
DSP复习重点的答案
1.DSP技术用通用DSP处理器或基于DSP核专用器件来实现数字~处理方法技术完成相关任务。应用：通信系统-如移动通信设备。MODEM：xDSL x数字用户线，VOIP（Voice Of the Internet Protocol, IP电话）HFC，软件无线电数码相机，DTS（Digital Theater System）,数字影院 系统，DVD双解码。控制应用-汽车电子仪器仪表。军事-GPS（单兵装备）巡航导弹灵巧炸弹 2.体系结构 ①哈佛结构和改进的哈佛结构②流水技术③硬件乘法器和乘加指令MAC ④独立的直接存储器访问（DMA）总线及其控制器⑤数据地址发生器（DAG）ARAU（ARAU0、ARAU1）AR0~AR7⑥丰富的外设（Peripherals）⑦定点DSP处理器与浮点DSP处理器选择原则：数据格式，数据宽度，速度，存储器的安排，容易开发，支持多处理器，功耗与 电源管理，成本。 3.FFT运算的工程特点： 原位运算：当数据输入到存储器中以后，每一级运算的结果仍然存储在同一位置，直到最后输出，无需存储中间计算结果。-可节省大量存储单元，降低设备成本，便于硬件实现。 位倒序：基-2时间抽取FFT算法的输入序列为正常顺序，为了使输出的计算结果也按正常 顺序排列，在计算之前需要把输入序列重新排列成FFT原位运算所要求的倒序数据。 蝶形运算中两个节点的距离为N/2。 4.实序列FFT算法的高效实现途径：利用N点复序列FFT算法实现两个2N点实序列FFT；或利用N点复序列FFT算法计算一个2N点实序列的FFT。 二、硬件结构及特点 1.TMS320C54x主要优点： ?围绕1组程序总线、3组数据总线、4组地址总线建立改进的哈佛结构，使得性能和多功能性都得以提高 ?具有高度并行性和专用硬件逻辑的CPU设计，大大提高了芯片的性能。 ?效率很高的指令集，更适于快速算法的实现和高级语言程序的优化。 ?模块化结构的设计，使派生器件得到了更快的发展 ?先进的IC制造工艺，提高了芯片性能，降低了功耗 ?采用先进的静态设计技术，使芯片具有更低功耗，更强的应用能力。 基本组成：中央处理器CPU-内部总线控制-特殊功能寄存器-数据存储器RAM-程序存储器ROM I/O接口扩展功能-串行口-主机通信接口HPI-定时器-中断系统. 2.TMS320C54x内部总线结构是以8组16位的总线为核心建立起来的，包括： 程序总线PB。（传送从程序存储器来的指令代码和立即数）;3组数据总线CB、DB、EB（连接 各种部件，如CPU，数据或程序地址产生逻辑，片内外设和数据存储器）;4组地址总线PAB、CAB、DAB、EAB(传送执行指令所需要的地址) 3.ALU对输入数据的预处理——符号控制sgn ctr 16位的数据存储器操作数通过数据总线DB或CB输入时，ALU将采用以下两种方式对其进行预 处理：①当存储器操作数在输入端的低16位时： 若SXM=0，则高24位（bit39～bit16）用0填充 若SXM=1，则高24位（bit39～bit16）进行符号位扩展 ②当存储器操作数在输入端的高16位时： 若SXM=0，则bit39～bit32以及bit15～bit0位用0填充 若SXM=1，则bit39～bit32扩展为符号而bit15～bit0位用0填充 其中：SXM是CPU状态寄存器ST1中的bit8——符号扩展控制位
dsp复习重点电信
第二章 1、DSP芯片内有3个CPU状态控制寄存器,用于表示工作状态和控制之用，分别说明是哪3个寄存器，并指出其中的状态位或者控制位。ARP,DP,XF,INTM,IPTR,MP/MC,OVLY,DROM的作用。 ’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：状态寄存器0（ST0）状态寄存器1（ST1）工作方式状态寄存器（PMST） ST0和ST1主要包含各种工作条件和工作方式的状态；PMST包含存储器的设置状态和其他控制信息。 1．状态寄存器0（ST0） 表示寻址方式和运行状态。 DP：数据存储器页指针。 用来与指令中提供的7位地址结合形成1个 16位数据存储器的地址。 OVA/B：累加器A/B的溢出标志。 用来反映A/B是否产生溢出。 C：进位标志位。 用来保存ALU加减运算时所产生的进/借位。 TC：测试/控制标志。 用来保存ALU测试操作的结果。 ARP：辅助寄存器指针。 用来选择使用单操作数间接寻址时的 辅助寄存器AR0~AR7。 2．状态寄存器1 (ST1) 表示寻址要求、初始状态的设置、I/O及中断的控制等。 BRAF：块重复操作标志位。 用来指示当前是否在执行块重复操作。 BRAF=0 表示当前不进行重复块操作； BRAF=1 表示当前正在进行块重复操作。 CPL：直接寻址编辑方式标志位； 用来指示直接寻址选用何种指针。 CPL=0 选用数据页指针DP的直接寻址； CPL=1 选用堆栈指针SP的直接寻址。 XF：外部XF引脚状态控制位。 用来控制XF通用外部输出引脚的状态。 执行SSBXXF=1XF通用输出引脚为1； 执行RSBXXF=0XF通用输出引脚为0。 HM：保持方式位；响应HOLD信号时，指示 CPU是否继续执行内部操作。 HM=0CPU从内部程序存储器取指， 继续执行内部操作。 HM=1CPU停止内部操作。 INTM：中断总开关 INTM=0 开放全部可屏蔽中断；
数字信号系统DSP复习习题
DSP复习
一、各章知识点 第一章绪论 1、DSP的概念 2、数字信号处理的实现、系统组成（5个部分） 第二章知识点 1、系统的线性、时不变性、因果性、稳定性的判断及充要条件 2、线性卷积的计算及性质 3、系统的差分方程与单位取样响应的关系 4、时域抽样定律 第三章知识点 1、Z变换及收敛域的求解 2、逆Z变换求解（部分分式法） 3、利用系统函数求解零、极点，判断系统的因果性和稳定性 4、z变换对离散系统的分析 第四章知识点 1、周期卷积的计算 2、DFT概念、计算及性质 3、频域抽样理论 第五章知识点 1、按时间抽取的基2 FFT算法原理及流图 2、按频率抽取的基2 FFT算法原理及流图 3、算法复杂度分析 第六章知识点 1、IIR滤波器的直接型、级连型、并联型结构实现 2、FIR滤波器的横截型、级连型结构实现 第七章知识点 1、冲激响应不变法设计数字滤波器 2、双线性变换法设计数字滤波器 3、FIR窗函数法的设计原理 二、考试题型 A卷：概念解释（3×4＝12分）、简答题（4×6＝24分）,说明画图题（8+10=18分）, 计算题（4题共计46分） B卷：填空（1×20＝20）、判断分析题（6+12=18）、简答题（3×6＝18分）、说明画图题（10分），计算（3个，34分） 三、考试难度不高于例题和作业，建议复习“全面撒网，重点培养”，把知识点自己写一遍，
作业和讲过的及书上的例题看一边，再做一做。 答疑时间： 待定？ 四、例题选讲 1、判断离散信号)cos()(285ππ+=n A n x 是否为周期序列？若是，确定其最小周期。 2、试说明离散傅里叶变换与Z 变换之间的关系。 3、写出DFT 的定义式，并给出直接计算DFT 与用基－2FFT 算法的运算量的关系。 4、简述FIR 数字滤波器窗函数法的设计思想。 5、如何对频率无限的模拟信号进行采样？在工程实现中，采样频率如何确定？ 6、写出LSI 系统的输入输出一般表达式。当两个LSI 系统并联时，其级联系统的冲激响应和频响如 何表示？ 7、 给定信号： ?? ???≤≤-≤≤-+=其它 ,020 ,4 12 ,52)(n n n n x （1） 画出x(n)序列的波形，标出各序列值； （2） 令)2(2)(1n x n x -=，画出)(1n x 的波形； （3） 画出612))(()(n x n x = 的波形。 8、一个4点序列)3,2,1,0}(1,2,2,1{ )(==n n x ，