基于测频原理的频率计
课程设计任务书
学生：王耀辉专业班级：通信1304
指导教师：适工作单位：信息工程学院
题目: 采用测频原理的数字频率计
初始条件：VHDL硬件描述语言，ISE Design Suite开发环境，Modelsim SE仿真环境要求完成的主要任务:
1.采用测频法，设计一个4位十进制数字显示的数字频率计
2.其测量的围为1~9999KHz
课程设计进度安排
指导教师签名：年月日
系主任（或责任教师）签名：年月日
目录
摘要------------------------------------------------------------------------------------------------------------------ I Abstract --------------------------------------------------------------------------------------------------------------- 2
1. FPGA、VHDL及ISE概述 ----------------------------------------------------------------------------- 3
1.1 FPGA简介 ------------------------------------------------------------------------------------------ 3
1.2 VHDL 概述 ---------------------------------------------------------------------------------------- 3
1.3ISE------------------------------------------------------------------------------------------------------ 5
2频率测量原理及方案 ------------------------------------------------------------------------------------ 6
2.1设计要求-------------------------------------------------------------------------------------------- 6
2.2 频率测量方法 ------------------------------------------------------------------------------------ 6
2.2.1时间门限测量法 ------------------------------------------------------------------------------- 6
2.2.2标准频率比较测量法 ------------------------------------------------------------------------ 6
2.2.3 等精度测量法 --------------------------------------------------------------------------------- 7 2.3方案提出及确定 ---------------------------------------------------------------------------------------------- 7
2.4系统设计 ------------------------------------------------------------------------------------------- 8
2.5 系统组成 ------------------------------------------------------------------------------------------ 9
2.6小结------------------------------------------------------------------------------------------------- 10
3数字频率计VHDL程序与仿真 ----------------------------------------------------------------------- 11
3.1模块图 ----------------------------------------------------------------------------------------------- 11
3.1.1顶层模块图---------------------------------------------------------------------------------- 11
3.1.2顶层模块图 --------------------------------------------------------------------------------- 11
3.2程序设计 ------------------------------------------------------------------------------------------ 13
4 仿真测试--------------------------------------------------------------------------------------------------- 17
4.1调试和器件编程 --------------------------------------------------------------------------------- 18
4.2频率计仿真结果 --------------------------------------------------------------------------------------- 19
5 心得体会--------------------------------------------------------------------------------------------------- 22
6 参考文献--------------------------------------------------------------------------------------------------- 22
摘要
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA 的广泛应用，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII 仿真平台上编译、仿真、调试，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量
本文介绍了如何采用测频法，利用FPGA现场可编程门阵列为控制核心，通过VHDL 语言编程，在ISE仿真平台上仿真平台上编译、仿真、调试，设计一个4位十进制数字显示的数字频率计以此来巩固课堂理论学习，并能用所学理论知识正确分析硬件设计基本问题和解释数字电路的基本现象。
关键字：FPGA，数字电路，测频法，数字频率计
Abstract
Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have relatively large delay, caused by measurement error, poor reliability. With the FPGA field programmable gate array a wide range of applications to the development as a means of using the VHDL hardware description language such as language, will greatly simplify the whole system to improve overall system performance and reliability.
Digital frequency meter is made by using a digital circuit system can achieve the cyclical changes in signal frequency measuring instruments. Frequency meter is mainly used for measuring frequency sine wave, square wave, triangle wave and spikes and other periodic signal. Its extended functionality can measure cycle and pulse width of the signal.
This article describes how to use the frequency measurement method, usingof field programmable gate array FPGA for the control of the core and VHDL language programming, simulation in QuartusII development environment, the design of a four decimal digits displayed digital frequency meter in order to reinforce classroom learning theory and the theory of knowledge can be used to correctly analyze hardware the design and interpretation of the basic problems of the basic phenomena of digital circuits.
Keywords: FPGA, Digital circuits, Frequency measurement method, Digital frequency meter
1. FPGA、VHDL及ISE概述
本章首先对设计所采用的可编程逻辑器件FPGA及VHDL以及仿真软件ISE进行简单的介绍，对设计有些基本的了解。
1.1 FPGA简介
FPGA是20世纪80年代中期出现的高密度可编程逻辑器件，它一般由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排列阵列的饿逻辑单元由布线通道中的可编程连线连接起来实现一定的逻辑功能。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O组成。
FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外还有一下几个优点：随着超大规模集成电路VLSI工艺的不断提高，单一芯片部可以容纳上百万个晶体管；
FPGA/CPLD芯片出厂前100%都做过测试，不需要设计人员承担风险和费用；用户可以反复地编程、擦除、使用或者在外围电路不动的的情况下，用不同软件就可实现不同的功能，用FPGA/CPLD试制样片，能以最快的速度占领市场。FPGA/CPLD软件包中有各种输入工具、仿真工具、版图设计及编程器等全线产品，使电路设计人员在较短的时间就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。
1.2 VHDL 概述
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用围较小的设计语
言
VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA /CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一
个系统）分成外部（或称可视部分,及端口)和部（或称不可视部分），既涉及实体的部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成外部分的概念是VHDL系统设计的基本点。
VHDL主要特点有：
（1）功能强大、设计灵活
（2）支持广泛、易于修改
（3）强大的系统硬件描述能力
（4）独立于器件的设计、与工艺无关
（5）很强的移植能力
（6）易于共享和复用
VHDL系统优势：
(1)与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。(2)VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。(3)VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。
(4)对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。
(5)VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。
1.3ISE
ISE是使用XILINX的FPGA的必备的设计工具。目前官方提供下载的最新版本是14.4。它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好，拿ISE 9.x来说，其设计性能比其他解决方案平均快30%，它集成的时序收敛流程整合了增强性物理综合优化，提供最佳的时钟布局、更好的封装和时序收敛映射，从而获得更高的设计性能。先进的综合和实现算法将动态功耗降低了10%。
2频率测量原理及方案
本章首先介绍了数字频率计设计的要求和频率测量的工作原理，最后对系统的设计方案进行探讨，综合起来形成数字频率计的设计思路以及原理框图。
2.1设计要求
1.采用测频法，设计一个4位十进制数字显示的数字频率计
2.其测量的围为1~9999KHz
2.2 频率测量方法
数字频率计是用于测量信号频率的电路。测量信号的频率参数是最常用的测量方法之一。实现频率测量的方法比较多，在此我们主要介绍三种常用的方法：时间门限测量法、标准频率比较测量法、等精度测量法。
2.2.1时间门限测量法
在一定的时间门限T，如果测得输入信号的脉冲数为N，设待测信号的频率为f x，则该信号的频率为
改变时间T，则可改变测量频率围。例如，当T=1s, 则fx=N(Hz)；T=1ms，则
fx=N(kHz)。
2.2.2标准频率比较测量法