ARM嵌入式系统开发典型模块

“黑色经典”系列之《ARM嵌入式系统开发典型模块》

第4章JTAG调试接口模块

《ARM嵌入式系统开发典型模块》

4.1 JTAG调试接口简介

JTAG（Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA 器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。

JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在线系统编程）功能，如对Flash器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。

4.2 JTAG接口的结构

4.2.1 JTAG接口的主要结构

在硬件结构上，JTAG接口包括2部分：JTAG端口和控制器。与JTAG接口兼容的器件件可以是微处理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、ASIC或者是其他符合IEEE 1149.1规范的芯片。IEEE 1149.1标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元，称为边界扫描单元BSC（Boundary Scan cell）。它将JTAG电路与内核逻辑电路联系起来，同时隔离内核逻辑电路和芯片引脚，由集成电路的所有边界扫描单元构成边界扫描寄存BSR（Boundary Scan Register）。边界扫描寄存器电路仅在进行JTAG测试时有效，在集成电路正常工作时无效，不影响集成电路的功能。具有JTAG接口的芯片内部结构如图4.1所示。

在对多个具有JTAG芯片编程时，可以组成JTAG菊花链结构（Daisy chain），是一种特殊的串行编程方式。每片TDI输入端与前面一片的TDO输出端相连，最前面一片的TDI端和最后一片的TDO端与JTAG编程接口的TDI、TDO分别相连，如图4.2所示。链中的器件数可以很多，只要不超出接口的驱动能力即可。通过状态机控制，可以使非正在被编程器件的TDI端直通TDO端，这样就可以使数据流形成环路，对各器件按序进行编程。使用者可以通过读取每个芯片特有的识别码知道该器件在链中的位置。

《ARM嵌入式系统开发典型模块》

图4.1 JTAG接口芯片内部结构图

图4.2 JTAG菊花链结构图

（1）指令寄存器IR：由2个或更多个指令寄存单元和指令译码器组成，通过它可以串行输入执行各种操作的指令。

（2）数据寄存器组：是一组基于电路的移位寄存器。操作指令被串行装入由当前指令所选择的数据寄存器。随着操作的执行，测试结果被移出。

（3）边界寄存器DR：在内部逻辑电路和各引脚之间均插入了一串边界扫描单元，形成了由TDI到TDO之间的边界寄存器链。

（4）旁路寄存器BP：它只是1位寄存器。它的一端与TDI相连，另一端与TDO相连。在指令控制下，由TDI输入的数据可以直接经由本片的旁路寄存器送到TDO。使用旁路寄存器，可以越过片1、片2的边界寄存器，仅经过它们的旁路寄存器直接向片3输入数据。

（5）测试访问端口（TAP）控制器：TAP控制器是一个16状态的莫尔型同步时序电路，响应于测试时钟TCK 的上升沿。在TCK和TMS协同配合下确定来自TDI的串行数据是指令码还是测试码，进而产生ClockDR、ClockIR、UpdateIR、UpdateDR、ShiftDR和Mode、Control 等信号，实现对IR和DR的设置和控制。

（6）测试总线：这种芯片至少有4个供边界扫描用的附加引脚：TCK、TMS、TDI和TDO。还可以另设一个引脚TRST。TCK是测试时钟输入引脚，TMS是测试方式选择引脚，TDI是测试用输入引脚，TDO是测试用输出引脚。这4个引脚构成了测试总线。TRST供TAP控制器复位用。

4.2.2 JTAG引脚定义

JTAG接口主要包括4个引脚：TMS、TCK、TDI和TDO以及一个可选配的引脚TRST，用于驱动电路模块和控制执行规定的操作。各引脚的功能如下。

（1）TCK（Test Clock Input）：JTAG的测试时钟，为TAP控制器和寄存器提供测试参考。在TCK的同步作用下通过TDI和TDO引脚串行移入或移出数据及指令。同时，TCK为TAP 控制器状态机提供时钟。

（2）TMS：TAP控制器的模式输入信号。TCK的上升沿时刻TMS的状态确定TAP控制器即将进入的工作状态。通常TMS引脚具有内部上拉电阻，以保证该引脚在没有驱动时处于逻辑1状态。

（3）TDI：JTAG指令和数据寄存器的串行数据输入端。TAP控制器的当前状态以及保存在指令寄存器中的具体指令决定对于一个特定的操作由TDI装入哪个寄存器。在TCK的上升沿时刻，TDI引脚状态被采样，结果送到JTAG寄存器组。

（4）TDO：JTAG指令和数据寄存器的串行数据输出端。TAP控制器的当前状态以及保持在指令寄存器中的具体指令决定对于一个特定的操作哪个寄存器的内容送到TDO输出。对于任何已知的操作，在TDI和TDO之间只能有一个寄存器（指令或数据）处于有效连接状态。TDO在TCK的下降沿改变状态，并且只在数据通过器件移动过程中有效。该引脚在其他时间处于三态状态。

（5）TRST：测试复位输入信号，低电平有效，为TAP控制器提供异步初始化信号。

《ARM嵌入式系统开发典型模块》

4.3 JTAG接口的内部操作

4.3.1 边界扫描

在JTAG调试当中，边界扫描（Boundary-Scan）是一个很重要的概念。边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器单元（Boundary-Scan Register Cell）。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载到该管脚中去；对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号。

在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯片。

利用边界扫描链可以实现对芯片的输入输出进行观察和控制。边界扫描链由若干具有相同结构的扫描单元组成，其基本结构与控制如图4.3所示。

图4.3 扫描链与扫描单元结构与控制

边界扫描单元的控制信号包括2类：一类是由TAP控制器产生的时序控制信号，另一类

是由指令译码器产生的译码信号。

扫描链的时序，大致可分为3个阶段。

（1）捕获阶段：扫描单元从并行的数据输入捕获数据到S触发器。

（2）移位阶段：扫描单元将S触发器中的值，串行移位到下一级扫描单元的S触发器中，并将其前一级扫描单元S触发器中的值移入。

（3）更新阶段：所有扫描单元并行地将其S触发器中的值，输入到U触发器中。为实现这3个阶段，需要TAP控制器产生的3个控制信号。此外，还需要一个指令译码信号，控制是否将U触发器中的值传入核心逻辑。表4.1给出了一种符合JTAG标准的边界扫描链的控制信号。

表4.1 边界扫描链中扫描单元的控制信号

问对象。下面，让我们从TAP（Test Access Port）开始。

TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令存器（IR）。对整个TAP的控制是通过TAP Controller来完成的。TAP总共包括5个信号，TCK、TMS、TDI、TDO和TRST，其中4个是输入信号接口，另外1个是输出信号接口，上面已经作了介绍。一般，我们见到的开发板上都有一个JTAG接口，该JTAG接口的主要信号接口就是这5个。

通过TAP接口，对数据寄存器（DR）进行访问的一般过程如下。

（1）通过指令寄存器（IR），选定一个需要访问的数据寄存器。

（2）把选定的数据寄存器连接到TDI和TDO之间。

（3）由TCK驱动，通过TDI，把需要的数据输入到选定的数据寄存器当中去；同时把选定的数据寄存器中的数据通过TDO读出来。

下面我们一起来了解一下TAP的状态机。TAP的状态机如图4.4所示，共有16个状态。

《ARM嵌入式系统开发典型模块》

在图中，每个六边形表示一个状态，六边形中标有该状态的名称和标识代码。图中的箭头表示了TAP Controller内部所有可能的状态转换流程。状态的转换是由TMS控制的，所以在每个箭头上标有tms = 0或者tms = 1。在TCK的驱动下，从当前状态到下一个状态的转换是由TMS信号决定。假设TAP Controller的当前状态为Select-DR-Scan，在TCK的驱动下，如果TMS＝0，TAP Controller进入Capture-DR状态；如果TMS=1，TAP Controller进入Select-IR-Scan状态。

图4.4 TAP控制器状态转换图

这个状态机看似很复杂，理解以后会发现这个状态机其实很直接、很简单。观察上图可以发现，除了Test-Logic Reset和Test-Run/Idle状态外，其他的状态有些类似。例如Select-DR-Scan和Select-IR-Scan对应，Capture-DR和Capture-IR对应，Shift-DR和Shift-IR 对应，等等。在这些对应的状态中，DR表示Data Register，IR表示Instruction Register。寄存器分为2大类，数据寄存器和指令寄存器。标识有DR的状态是用来访问数据寄存器的，而标识有IR的状态是用来访问指令寄存器的。下面具体介绍它们表示的意义及功能。

（1）Test-Logic Reset

系统上电后，TAP Controller自动进入该状态。在该状态下，测试部分的逻辑电路全部被禁用，以保证芯片核心逻辑电路的正常工作。通过TRST信号也可以对测试逻辑电路进行复位，使得TAP Controller进入Test-Logic Reset状态。前面我们说过TRST是可选的一个信号接口，这是因为在TMS上连续加5个TCK脉冲宽度的1信号也可以对测试逻辑电路进行复位，使得TAP Controller进入Test-Logic Reset状态。所以，在不提供TRST信号的情况下，也不会产生影响。在该状态下，如果TMS一直保持为“1”，TAP Controller将保持在Test-Logic Reset状态下；如果TMS由“1”变为“0”（在TCK的上升沿触发），将使TAP Controller进入Run-Test/Idle状态。

（2）Run-Test/Idle

这是TAP Controller在不同操作间的一个中间状态。这个状态下的动作取决于当前指令寄存器中的指令。有些指令会在该状态下执行一定的操作，而有些指令在该状态下不需要执行任何操作。在该状态下，如果TMS一直保持为0 TAP Controller将一直保持在Run-Test/Idle 状态下；如果TMS由0变为1（在TCK的上升沿触发），将使TAP Controller进入Select-DR-Scan 状态。

（3）Select-DR-Scan

这是一个临时的中间状态。如果TMS为0。（在TCK的上升沿触发），TAP Controller进入Capture-DR状态，后续的系列动作都将以数据寄存器作为操作对象；如果TMS为1（在TCK的上升沿触发），TAP Controller进入Select-IR-Scan状态。

（4）Capture-DR

当TAP Controller在这个状态中，在TCK的上升沿，芯片输出管脚上的信号将被“捕获”到与之对应的数据寄存器的各个单元中去。如果TMS为0（在TCK的上升沿触发），TAP Controller进入Shift-DR状态；如果TMS为1（在TCK的上升沿触发），TAP Controller进入Exit1-DR状态。

（5）Shift-DR

在这个状态中，由TCK驱动，每一个时钟周期，被连接在TDI和TDO之间的数据寄存器将从TDI接收一位数据，同时通过TDO输出一位数据。如果TMS为0（在TCK的上升沿触发），TAP Controller保持在Shift-DR状态；如果TMS为1（在TCK的上升沿触发），TAP Controller进入到Exit1-DR状态。假设当前的数据寄存器的长度为4。如果TMS保持为0，那么在4个TCK时钟周期后，该数据寄存器中原来的4位数据（一般是在Capture-DR状态中捕获的数据）将从TDO输出来；同时该数据寄存器中的每个寄存器单元中将分别获得从

《ARM嵌入式系统开发典型模块》

TDI输入的4位新数据。

（6）Update-DR

在Update-DR状态下，由TCK上升沿驱动，数据寄存器当中的数据将被加载到相应的芯片管脚上去，用以驱动芯片。在该状态下，如果TMS为0，TAP Controller将回到Run-Test/Idle 状态；如果TMS为1，TAP Controller将进入Select-DR-Scan状态。

（7）Select-IR-Scan

这是一个临时的中间状态。如果TMS为0（在TCK的上升沿触发），TAP Controller进入Capture-IR状态，后续的系列动作都将以指令寄存器作为操作对象；如果TMS为1（在TCK的上升沿触发），TAP Controller进入Test-Logic Reset状态。

（8）Capture-IR

当TAP Controller在这个状态中，在TCK的上升沿，一个特定的逻辑序列将被装载到指令寄存器中去。如果TMS为0（在TCK的上升沿触发），TAP Controller进入Shift-IR状态；如果TMS为1（在TCK的上升沿触发），TAP Controller进入Exit1-IR状态。

（9）Shift-IR

在这个状态中，由TCK驱动，每一个时钟周期，被连接在TDI和TDO之间的指令寄存器将从TDI接收一位数据，同时通过TDO输出一位数据。如果TMS为0（在TCK的上升沿触发），TAP Controller保持在Shift-IR状态；如果TMS为1（在TCK的上升沿触发），TAP Controller进入到Exit1-IR状态。假设指令寄存器的长度为4。如果TMS保持为0，那么在4个TCK时钟周期后，指令寄存器中原来的4bit长的特定逻辑序列（在Capture-IR状态中捕获的特定逻辑序列）将从TDO输出来，该特定的逻辑序列可以用来判断操作是否正确；同时指令寄存器将获得从TDI输入的一个4bit长的新指令。

（10）Update IR

在这个状态中，在Shift IR状态下输入的新指令将被用来更新指令寄存器。

下面介绍指令寄存器和数据寄存器访问的一般过程。

首先系统上电，TAP Controller进入Test-Logic Reset状态，然后依次进入：Run-Test/Idle →Select-DR-Scan→Select-IR-Scan→Capture-IR→Shift-IR→Exit1-IR →Update-IR，最后回到Run-Test/Idle状态。在Capture-IR状态中，一个特定的逻辑序列被加载到指令寄存器当中，然后进入到Shift-IR状态。在Shift-IR状态下，通过TCK的驱动，可以将一条特定的指令送到指令寄存器当中去。每条指令都将确定一条相关的数据寄存器。然后从Shift-IR→Exit1-IR →Update-IR。在Update-IR状态，刚才输入到指令寄存器中的指令将用来更新指令寄存器。最后，进入到Run-Test/Idle状态，指令生效，完成对指令寄存器的访问。

然后当前可以访问的数据寄存器由指令寄存器中的当前指令决定。要访问由刚才的指令选定的数据寄存器，需要以Run-Test/Idle为起点，依次进入Select-DR-Scan→Capture-DR→Shift-DR→Exit1-DR→Update-DR，最后回到Run-Test/Idle状态。在这个过程当中，被当前指令选定的数据寄存器会被连接在TDI和TDO之间。通过TDI和TDO，就可以将新的数据加载到数据寄存器当中去，同时，也可以捕获数据寄存器中的数据。具体过程如下。在Capture-DR 状态中，由TCK驱动，芯片管脚上的输出信号会被“捕获”到相应的边界扫描寄存器单元中

去。这样，当前的数据寄存器中就记录了芯片相应管脚上的输出信号。接下来从Capture-DR 进入到Shift-DR状态中去。在Shift-DR状态中，由TCK驱动，在每一个时钟周期内，一位新的数据可以通过TDI串行输入到数据寄存器当中去，同时，数据寄存器可以通过TDO串行输出一位先前捕获的数据。在经过与数据寄存器长度相同的时钟周期后，就可以完成新信号的输入和捕获数据的输出。接下来通过Exit1-DR状态进入到Update-DR状态。在Update-DR 状态中，数据寄存器中的新数据被加载到与数据寄存器的每个寄存器单元相连的芯片管脚上去。最后，回到Run-Test/Idle状态，完成对数据寄存器的访问。

上面就是通过TAP对数据寄存器访问的一般流程。下面举一个更直观的例子。

现在假设TAP Controller处在Run-Test/Idle状态，指令寄存器中已经成功地写入了一条新的指令，该指令选定的是一条长度为6的边界扫描链。下面介绍实际如何来访问这条边界扫描链。图4.5所示的是测试芯片及其被当前指令选定的长度为6的边界扫描链。可以看出，当前选择的边界扫描链由6个边界扫描移位寄存器单元组成，并且被连接在TDI和TDO之间。TCK时钟信号与每个边界扫描移位寄存器单元相连。每个时钟周期可以驱动边界扫描链的数据由TDI到TDO的方向移动一位，这样，新的数据可以通过TDI输入一位，边界扫描链的数据可以通过TDO输出一位。经过6个时钟周期，就可以完全更新边界扫描链里的数据，而且可以将边界扫描链里的捕获的6位数据通过TDO全部移出来。

图4.5 测试芯片及其当前选定的边界扫描链

图4.6～图4.11表示了边界扫描链的访问过程。图4.6表示了芯片和边界扫描链的初始化状态，在测试状态下，芯片的外部输入和输出被隔离开了，芯片的输入和输出可以通过相应的边界扫描链来观察和控制。在图4.6中，扫描链里的每个移位寄存器单元的数据是不确定的，所以在图中用X表示，整个扫描链里的数据序列是XXXXXX。要从TDI输入到测试芯

《ARM嵌入式系统开发典型模块》

片上的数据序列是：101010。同时要从TDO 得到芯片相应管脚上的状态。

现在TAP Controller 从Run-Test/Idle 状态经过Select-DR-Scan 状态进入到Capture-DR 状态，在Capture-DR 状态当中，在一个TCK 时钟的驱动下，芯片管脚上的信号状态全部被捕获到相应的边界扫描移位寄存器单元当中去，如图4.7所示。从图4.7中可以看出，在进入Capture-DR 状态后，经过一个TCK 时钟周期，扫描链中的数据序列变成了111000。在数据捕获完成以后，从Capture-DR 状态进入到Shift-DR 状态。在Shift-DR 状态中，将通过6个TCK 时钟周期来把新的数据序列101010通过TDI 输入到边界扫描链当中去；同时，将边界扫描链中捕获的数据序列111000通过TDO 输出。

在进入到Shift-DR 状态后，每经过一个TCK 时钟驱动，边界扫描链从TDO 输出一位数据；同时，从TDI 接收一位新的数据。图4.8所示的是在Shift-DR 状态下，1个TCK 时钟周期后的扫描链的变化。图4.9所示的是在Shift-DR 状态下，两个TCK 时钟周期后的扫描链的变化。此时，扫描链已经从TDI 串行得到了两位新数据，从TDO 也串行输出了两位数据。在TCK 时钟的驱动下，这个过程一直继续下去。图4.10所示的是在经过6个TCK 时钟周期以后扫描链的情况。从图4.10中可以看到，边界扫描链当中已经包含了新的数据序列101010。在TDO 端，经过6个TCK 时钟驱动以后，也接收到了在Capture-DR 状态下捕获到的数据序列111000。到目前为止，虽然扫描链当中包含了新的数据序列101010，但测试芯片的管脚上的状态还是保持为111000。下一步，需要更新测试芯片相应管脚上的信号状态。要实现更新，TAP Controller 从Shift-DR 状态，经过Exit1-DR 状态，进入到Update-DR 状态。在Update-DR 状态中，经过一个周期的TCK 时钟驱动，边界扫描链中的新数据序列将被加载到测试芯片的相应管脚上去，如图4.11所示。从图4.11可以看出，测试芯片的状态已经被更新，响应管脚上的状态已经从111000变为101010。最后从Update-DR 状态回到Run-Test/Idle 状态，完成对选定的边界扫描链的访问。

图4.6 边界扫描链的访问过程（1）

DEVICE UNDER

TEST

《ARM 嵌入式系统开发典型模块》

图4.8 边界扫描链的访问过程（3）

DEVICE UNDER

TEST

图4.10 边界扫描链的访问过程（5）

在器。对于特定的指令和数规定的一些

l

指令寄存器允许特定的指令被装载到指令寄存器当中，用来选择需要执行的测试，或者选择需要访问的测试数据寄存器。每个支持JTAG调试的芯片必须包含一个指令寄存器。

l Bypass寄存器

Bypass寄存器是一个1位的移位寄存器，通过BYPASS指令，可以将Bypass寄存器连接到TDI和TDO之间。在不需要进行任何测试的时候，将Bypass寄存器连接在TDI和TDO 之间，在TDI和TDO之间提供一条长度最短的串行路径。这样允许测试数据可以快速地通过当前的芯片送到开发板上别的芯片上去。

l Device identification寄存器

Device identification寄存器中可以包括生产厂商的信息、部件号码和器件的版本信息等。使用IDCODE指令，就可以通过TAP来确定器件的这些相关信息。

l Boundary-Scan寄存器

《ARM嵌入式系统开发典型模块》

Boundary-Scan寄存器就是前面例子中说到的边界扫描链。通过边界扫描链，可以进行部件间的连通性测试。当然，更重要的是可以对测试器件的输入输出进行观测和控制，以达到测试器件的内部逻辑的目的。INTEST指令是在IEEE 1149.1标准里面定义的一条很重要的指令：结合边界扫描链，该指令允许对开发板上器件的系统逻辑进行内部测试。在ARM JTAG 调试当中，这是一条频繁使用的测试指令。

前面讲过，寄存器分为两大类：指令寄存器和数据寄存器。上面提及的Bypass寄存器、Device Identification寄存器和Boundary-scan寄存器（边界扫描链），都属于数据寄存器。

JTAG必须实现的指令有3条：Sample/Preload、Extest和Bypass。其详细描述见表4.2。JTAG指令系统的扩展性很强，设计者可以根据需要插入任意条自定义指令。同时JTAG标准本身定义了一些可选指令，加强了测试能力。

表4.2 JTAG指令

《ARM 嵌入式系统开发典型模块》 4.4 JTAG 接口的定义

目前，JTAG 接口的连接有2种标准，即14针接口和20 针接口，其接口形状图核接口定义分别如图4.12和图4.13所示。

图4.12 14针JTAG 接口

14针JTAG 接口的接口定义如表4.3所示。

20针JTAG 接口的形状如图4.13所示。

图4.13 20针JTAG 接口

20针JTAG 接口的接口定义如表4.4所示。

表4.4

20针JTAG 接口定义 引脚

名称 描述 1 VTref

目标板参考电压，接电源

2 VCC 接电源

3 nTRST 测试系统复位信号

4、6、8、10、12、14、16、18、20 GND 接地

5 TDI 测试数据串行输入

7 TMS 测试模式选择

9 TCK 测试时钟

11 RTCK 测试时钟返回信号

13 TDO 测试数据串行输出

15 nRESET 目标系统复位信号

17、19 NC 未连接

4.5 JTAG接口的应用

通过JTAG接口可以进行嵌入式系统电路板及芯片的测试，也可以实现对电路板上的Flash编程。要通过JTAG接口对系统板上Flash编程，可以利用专用的硬件控制器或独立的编程器来访问JTAG器件实现，也可以直接用电缆线把PC机并行口与嵌入式系统的微处理器的JTAG引脚连接起来，由PC机上的程序模拟JTAG时序实现。嵌入式系统的Flash芯片的地址线、数据线和控制信号线接到嵌入式系统带JTAG接口的微处理器相应引脚上。在对Flash编程时，PC机上运行的程序控制PC机发送指令或数据到嵌入式系统微处理器内部的边界扫描寄存器里，再把此数据或指令通过JTAG专用指令传送给Flash，从而将代码写入Flash中。

设计一个远程数据采集系统。采用三星公司的S3C44B0X型微处理器，该微处理器带有JTAG接口，利用该接口可对Flash写入数据。连接如图4.14所示。使用PC机并行接口中的几条数据线和一条信号线与嵌入式系统的S3C44B0X型微处理器的JTAG接口相连，读写Flash的控制信号由微处理器产生，微处理器的JTAG指令有10条，其中EXTEST指令将选择的扫描链置为测试模式，BYPASS指令在TDI和TDO之间连接一个1位移位寄存器和一个旁路寄存器。这2条指令是1EEE 1149.1标准规定的，对几乎所有JTAG兼容芯片，这2条指令操作码相同，分别为0000和1111。

该采集系统采用SST的29EE010作为系统程序存储Flash，存储数据以字节为单位。它有1024页，每页有128B，存储容量为128KB。对Flash编程时，一般先要检查Flash设备的识别码，然后执行擦除命令，在擦除完成后，进行写入数据。结合29EE010的特性，在PC 机上运行的通过JTAG接口对嵌入式系统上Flash编程的程序框图如图4.15所示。JTAG对Flash的在线编程是通过PC机并行接口来完成的。

《ARM 嵌入式系统开发典型模块》

图4.14 利用微处理器的JTAG 接口Flash 编程的连接图

图4.15 利用JTAG 对Flash 编程的流程图

4.6 在Windows 2000下使用JTAG

JTAG技术主要用于芯片内部测试及对系统进行仿真、调试，是一种嵌入式调试技术。

JTAG是一个协议程序，作用是将调试器ADW发送到网上的调试信息拦截并转换为发送到并口的JTAG信号。因此在使用ADW进行仿真调试时或者烧录Flash时，一定要运行这个程序。下载JTAG.exe程序后，在Windows 98下直接双击JTAG.exe即可启动该程序，但是在Windows 2000 和Windows XP下则必须进行配置，操作步骤如下。

（1）下载JTAG的可执行程序JTAG.exe和其他四个相关文件：giveio.sys、porttalk.sys、loaddrv.exe和porttalk.reg。

（2）将下载的giveio.sys和porttalk.sys两个系统文件拷贝到c:\winnt\system32\drivers\下，（Windows XP系统则拷贝到c:\windows\system32\drivers\下），双击loaddrv.exe，出现JTAG 驱动程序安装界面。

程序启动后，编辑框中的路径是“c:\windows\system32\drivers\”，把它改为“C:\winnt\ system32\drivers\giveio.sys”，Windows XP系统则无需修改。

（3）单击JTAG驱动程序安装界面的“Install”按钮，界面上将显示“Operation was successful”。

（4）再单击JTAG驱动程序安装界面的“Start按钮”，同样看到“Operation was successful”，此后再次单击Start按钮则会出现“Service already running”的提示，说明程序已经安装成功。

（5）单击“OK”按钮退出loaddrv.exe。

（6）如果需要确认，可以进入设备管理器查看，打开设备管理器，依次单击“查看/显示隐藏设备”，然后在非即插即用驱动程序中可以看到giveio项。如果不想每次计算机启动后都运行loaddrv.exe，将giveio改为自动运行，如图4.16所示。

（7）双击porttalk.reg文件，将porttalk的信息加入注册表。

（8）在“开始”/“运行”中输入：c:\jtag\allowio.exe jtag.exe /a，jtag.exe 就开始运行了。这样就可以在Windows 2000和Windows XP下进行ADW的调试和Flash烧录等操作了。

图4.16 在设备管理器中查看JTAG

《ARM嵌入式系统开发典型模块》