A7121 Datasheet v1.4 中文
Final Version 2.4GHz GFSK Transceiver
Document Title
Data Sheet - A7121/A7122
Revision History
Rev. No. History Issue
Date Remark
1.0 Initial issue Jun 1 , 2007 Chinese Version
1.1 更新TBL 18-1、Fig 13-3，並修正圖片轉換錯誤Jul 5, 2007
1.2 Modify SPI Timing Spec. Aug 23, 2007
1.3 Logo Changed. Oct. 18, 2007
1.4 增加final version logo, 正印資訊、Reflow 溫度曲線、
捲帶規格
Jun 26, 2008
Important Notice:
AMICCOM reserves the right to make changes to its products or to discontinue any integrated circuit product or service without notice. AMICCOM integrated circuit products are not designed, intended, authorized, or warranted to be suitable for use in life-support applications, devices or systems or other critical applications. Use of AMICCOM products in such applications is understood to be fully at the risk of the customer.
Final Version 2.4GHz GFSK Transceiver
目錄
1. 一般描述 (5)
2. 特性 (5)
3. 基本應用 (5)
4. 接腳配置 (5)
6. 系統方塊圖 (7)
7. 電氣特性 (8)
8. 控制暫存器 (10)
8.1 控制暫存器說明 (11)
8.2 重置（Reset）與晶片致能（Chip enable） (23)
8.2.1 重置 (23)
8.2.2 晶片致能 (24)
9. SPI串列介面控制 (26)
9.1 SPI 格式 (26)
9.2 SPI 讀／寫動作 (26)
10. 系統時脈 (28)
10.1 IF Clock (28)
10.2 Data rate Clock (29)
10.3 BB_CLK Clock (29)
11. RF頻率設定 (30)
11.1 RF工作頻率的計算 (30)
12. 系統狀態機制 (31)
12.1 系統狀態 (31)
12.3 控制狀態改變時間資訊 (32)
13. 資料處理模式 (33)
13.1 Direct mode (34)
13.1.1 傳送時序 (35)
13.1.2 接收時序 (36)
13.2 FIFO mode (36)
13.2.1 FIFO功能 (37)
13.2.2傳送封包格式 (38)
13.2.3 設定同步碼 (39)
13.2.4 TX FIFO寫入動作 (40)
13.2.5 RX FIFO 讀取動作 (40)
13.2.6 FIFO時序特性圖 (41)
13.2.7 TX傳送時序 (41)
13.2.8 RX接收時序 (42)
14. CAL state 校準 (43)
14.1 CAL state 自動校準程序 (43)
15. VCO bank 校準 (44)
15.1 VCO bank 校準程序 (45)
16. RSSI (46)
16.1 RSSI 斜率校準 (46)
16.2 RSSI量測 (47)
16.3 RH TH、RL TH和CD (47)
17. 溫度感測器 (48)
17.1 溫度量測 (48)
18. 振盪電路 (49)
18.1 使用石英振盪器 (49)
18.2 使用外部時脈 (49)
19. 應用電路 (50)
20. 產品包裝規格 (51)
21. 封裝資訊 (52)
Final Version 2.4GHz GFSK Transceiver
22. 正印資訊 (53)
23. Reflow 溫度曲線 (55)
24. 捲帶規格 (56)
圖片索引
Fig 4-1: A7121/A7122 QFN Package Top View (5)
Fig 6-1: 系統方塊圖 (7)
Fig 8-1: A7121/A7122 Reset及CE之內部結構圖 (23)
Fig 8-2: 使用pin RESETN讓RF chip重置 (23)
Fig 8-3: 使用bit RSTN讓RF chip重置 (23)
Fig 8-4: 使用pin MS0來設定晶片致能 (24)
Fig 8-5: 使用bit CE來設定晶片致能 (25)
Fig 9-1: SPI Write operation (26)
Fig 9-2: SPI Read operation (26)
Fig 10-1: 系統時脈方塊圖 (28)
Fig 12-1: 系統狀態機制圖 (31)
Fig 12-2: STBY-SLEEP-STBY state (32)
Fig 13-2: Direct mode接腳配置 (34)
Fig 13-2: Direct mode的TX傳送時序圖 (35)
Fig 13-3: Direct mode的資料同步示意 (35)
Fig 13-4. Direct mode的RX接收時序圖 (36)
Fig 13-5: Direct mode接收同步示意 (36)
Fig 13-6: FIFO mode, I/O配置 (37)
Fig 13-7: FIFO寫入腳位設定 (37)
Fig 13-8: FIFO mode傳送封包格式 (38)
Fig 13-9: 寫入Access code register (39)
Fig 13-10: TX FIFO 寫入時序圖 (40)
Fig 13-11: RX FIFO 讀出時序圖 (40)
Fig 13-12: FIFO mode時的TX傳送時序圖 (41)
Fig 13-13: FIFO mode時的RX接收時序圖 (42)
Fig 15-1: VT值與VCO bank及頻率的關係 (44)
Fig 15-2: VCO校準程序 (45)
Fig 16-1: Typical RSSI characteristic (46)
Fig 16-2: RSSI電路基本方塊圖 (46)
Fig 16-3: RH TH ,RL TH和CD_TXEN的關係圖 (47)
Fig 18-1: 石英振盪電路連接線路 (49)
Fig 18-2: 外部振盪源連接電路 (49)
Final Version 2.4GHz GFSK Transceiver
表格索引
TBL 7-1: 電氣特性表 (8)
TBL 8-1: 控制暫存器列表 (10)
TBL 8-2: Synthesizer Register I (Address: 00h) (11)
TBL 8-3: Synthesizer Register II (Address: 01h) (11)
TBL 8-4: System Clock Register (Address: 02h) (13)
TBL 8-5: Mode Control Register (Address: 03h) (13)
TBL 8-6:Tx Control Register I (Address: 04h) (15)
TBL 8-7: Tx Control Register II (Address: 05h) (15)
TBL 8-8: Rx Control Register I (Address: 06h) (16)
TBL 8-9: Rx Control Register II (Address: 07h) (16)
TBL 8-10: FIFO Control Register (Address: 08h) (17)
TBL 8-11: Access Code Register (Address: 09h) (17)
TBL 8-12: Thermometer Register (Address: 0Ah) (18)
TBL 8-13: RSSI Register (Address: 0Bh) (18)
TBL 8-14: Calibration Control Register I (Address: 0Ch) (18)
TBL 8-15: Calibration Control Register II (Address: 0Dh) (19)
TBL 8-16: ADC Sampling Clock Register (Address: 0Eh) (20)
TBL 8-17: IF Filter Register (Address: 0Fh) (20)
TBL 8-18: Data Filter Register (Address: 10h) (20)
TBL 8-19: Demodulator Register (Address: 11h) (22)
TBL 8-20: RH Register (Address: 12h) (22)
TBL 8-21: RL Register (Address: 13h) (22)
TBL 8-22: 重置後受影響之控制暫存器列表 (24)
TBL 10-1: 系統時脈設定會使用到的控制暫存器 (28)
TBL 10-2: 常用的系統時脈設定列表 (29)
TBL 12-1: 控制狀態一覽表 (32)
TBL 13-1: 資料處理模式選擇 (33)
TBL 14-1: CAL state校準會使用到的控制暫存器 (43)
TBL 15-1: VCO bank校準程序會使用到的控制暫存器 (45)
TBL 18-1: 石英振盪器的規格限制 (49)
Final Version 2.4GHz GFSK Transceiver
1. 一般描述
A7121/A7122 是一CMOS 製程的射頻晶片，適用於2.4GHz ISM 頻段的無線應用。採用GFSK/FSK 調變技術，資料傳送速率可分為3Mbps/1Mbps 。可程式化設置工作頻率。
2. 特性
Frequency bands: 2.4GMHz ISM band.
Programmable RF output power: up to 0 dBm. Low power consumption: RX:28mA, TX:34mA. Supply voltage 2.25 ~ 2.75V.
High sensitivity (-85dBm at 1Mbps, ≦1E-3 BER). Data rate up to 3Mbps.
RSSI (Received Signal Strength Indicator). Separate 64 bytes TX/RX FIFO for data buffer.
QFN32 package (5mm X 5mm).
3. 基本應用
無線數位語音 無線滑鼠、鍵盤 無線遊戲搖桿 無線玩具 2.4GHz ISM 頻段通信系統
4. 接腳配置
1234567
8242322
21201918
17
32
31
30
29
28
27
26
25V T
C P O
V D D _P L L
X I
X S
Y
D R _P F B B _C L K
M S 1
RFO BP_L I M2BP_L I M1BP _BPF D D V _A RF I V D D _VCO BP_VCO
RX _CLK RX_SYN CD_TXEN TRXD TXD F _CLK RESTEN MS0
V D D _D
S P I _T X D
S P I _C L K
S P I _C S B P _L P F
S P I _R X D B P _D S
R S S I
A7121/A7122
Fig 4-1: A7121/A7122 QFN Package Top View
Important Notice:
AMICCOM reserves the right to make changes to its products or to discontinue any integrated circuit product or service without notice. AMICCOM integrated circuit products are not designed, intended, authorized, or warranted to be suitable for use in life-support applications, devices or systems or other critical applications. Use of AMICCOM products in such applications is understood to be fully at the risk of the customer.
Final Version 2.4GHz GFSK Transceiver
5. 接腳說明
TBL 5-1: 接腳說明列表
Pin No. Symbol I/O Function Description
1 BP_LIM
2 AO
Limiter bypass. 外接電容連至BP_LIM1. 2 BP_LIM1 AO
Limiter bypass. 外接電容連至BP_LIM2. 3 BP_BPF AO
BPF bypass. 連至外部電容. 4 VDD_A PI
類比(Analog)電源輸入. 5 RFI AI
RF 輸入端. 6 RFO AO
RF 輸出端 7 VDD_VCO PI
VCO 電源輸入. 8 BP_VCO AO
VCO bypass. 連至外部電容. 9 VT AI
VCO VT(tuning voltage)輸入. 10 CPO AO
Charge-pump 輸出. 11 VDD_PLL PI
PLL 電源輸入. 12 XI AI
Colpitts 振盪電路接點1. 13 XS AI
Colpitts 振盪電路接點2 14 FP_RDY DO
校準ready 信號/ FIFO 封包傳送/接收完成指示. 15 BB_CLK DO
參考時脈輸出,可提供給外部電路使用. 16 MS1 DI
17 MS0 DI
收發器(Transceiver)操作模式選擇.
MS [1:0] = x0: 睡眠模式(Sleep mode). MS [1:0] = 01: 等待模式(Standby mode).
MS [1:0] = 11: 傳送/接收模式(TRX mode). 18 RESETN DI
重置內部數位電路. 19 F_CLK DI
FIFO 的時脈輸入. 20 TXD DI
TX 資料輸入. 21 TRXD DI/O
輸入: TX 資料輸入.
輸出: RX 資料輸出. 22 CD_TXEN DI/O
輸入: TX 資料調變致能.
輸出: 載波(Carrier) 偵測.
23 RX_SYN DO
接收時,找到正確同步碼信號輸出. 24 RX_CLK DO
接收資料時脈輸出. 25 VDD_D PI
數位電路電源輸入. 26 SPI_RXD DI
SPI 資料輸入. 27 SPI_TXD DO
SPI 資料輸出. 28 SPI_CLK DI
SPI 時脈. 29 SPI_CS DI
SPI 致能. 30 BP_LPF AO
LPF bypass. 連接外部電容. 31 BP_DS AO
Data slicer reference bypass. 連至外部電容. 32 RSSI AO
RSSI 類比電壓輸出 Note:
A ：類比(Analog)、D ：數位（Digital ）、I ：輸入（Input ）、O ：輸出（Output ）、P ：電源（Power ）
Final Version 2.4GHz GFSK Transceiver
6. 系統方塊圖
OSCILLATOR
VCO
MOD
System Control Logic
M O D E M I N T E R F A C E
161514131211109PA
AGC
LNA
90
LPF
DS
LIMITER
RSSI
BPF
PLL
CRYSTAL
RX _CLK RX_SYN CD_TXEN TRXD TXD F_CLK
RESTEN MS0
BP_L I M2BP_L I M1BP_VCO
V D D _VCO BP_BPF V D D _D S P I _R X D
S P I _T X D
S P I _C L K
S P I _C S
B P _L P F
B P _D S
R S S I
M S 1
B B _
C L K
Y
D R _P F X S
X I
V D D _P L L
C P O
V T
O
RF R F I D D V _A
Fig 6-1: 系統方塊圖
Final Version 2.4GHz GFSK Transceiver
7. 電氣特性
(Ta=25℃, VDD=2.5V, data rate= 3Mbps(A7121) or 1Mbps(A7122) , TX data without Gaussian shaping unless otherwise noted.)
TBL 7-1: 電氣特性表
Parameter Description Minimum Typical Maximum Unit
General
Operating Temperature -40 85 °C Supply Voltage 2.25 2.5 2.75 V RX Mode 28 mA TX Mode @0dBm output 34 mA
TX Mode @-6dBm output 24 mA
Synthesizer Mode 10 mA Standby Mode 1.5 mA Current Consumption Transceiver Circuit Sleep Mode 2 μA
Phase Locked Loop X’TAL Settling Time 5 ms
@1M Mode 1
4, 6, 8, 12, 16, 20, 24
X’TAL Frequency @3M Mode 1
9,18
MHz VCO Operation Frequency 2400~2484 MHz PLL Settling Time @settle to 20KHz @ Loop BW = 30 KHz 150 μs Transmitter TX Power @ Maximum Power Setting 0 4 dBm Power Control Range 6 dB Adjacent Channel -20 dBc Second Channel -20 dBm In-band Spurious ≧Third Channel -40 dBm
30MHz~1GHz -36 1GHz~12.75GHz -30 1.8GHz~ 1.9GHz -47 Out-band Spurious 2
(Operating Mode) 5.15GHz~ 5.3GHz -47
dBm
@1M Mode 250
Frequency Deviation
@3M Mode 750
KHz
TX Settling Time @ Loop BW = 30 KHz 30 μs Receiver
@1M Mode -85
Sensitivity @BER=0.001 @3M Mode -80
dBm
@1M Mode 2
IF Frequency @3M Mode 4.5
MHz
Image Rejection 20 dB Maximum Input Power @RF input -20 dBm
30MHz~1GHz -57
Spurious Emission 2
1GHz~12.75GHz -47
dBm
AGC Gain Control 0, 5, 15, 20 dB RSSI Range @RF input -95 -55 dBm RSSI Slope Accuracy @RF input= -70 and –80 dBm 20 % RX Settling Time @ Loop BW = 30 KHz 30 μs Digital IO DC characteristics High Level Input Voltage (V IH ) 0.8*VDD VDD V Low Level Input Voltage (V IL ) 0 0.2*VDD V High Level Output Voltage (V OH ) @I OH = -0.5mA VDD-0.4 VDD V Low Level Output Voltage (V OL ) @I OL = 0.5mA 0 0.4 V Note:
Final Version 2.4GHz GFSK Transceiver Data rate= 1Mbps @1M Mode, Data rate= 3Mbps @3M Mode. A7122 operates at 1M Mode only.
With external RF filter that provides minimum 17dB of attenuation in the band: 30MHz ~ 2GHz and 3GHz ~12.75GHz.
Final Version 2.4GHz GFSK Transceiver
8. 控制暫存器
A7121 chip 有20x16-bit的控制暫存器，可透過簡單的4線串列相容（SPI_CS, SPI_CLK, SPI_RXD, SPI_TXD）的介面
操作讀出或寫入資料。
TBL 8-1: 控制暫存器列表
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
00h
Synth. I W BNK2 BNK1 BNK0 MB7 MB6 MB5 MB4 MB3 MB2 MB1 MB0 MA4 MA3 MA2 MA1 MA0 01h
Synth. II W *DVT1 *DVT0 - CP2 CP1 CP0 VTH2 VTH1 VTH0 R6 R5 R4 R3 R2 R1 R0
02h
R/W - XIR4 XIR3 XIR2 XIR1 XIR0 XDR4 XDR3 XDR2 XDR1 XDR0 XBR4 XBR3 XBR2 XBR1 XBR0 System Clock
03h
Mode R/W - - - - - - EXIR EXDR EXBR TRD DR1 DR0 TRC SYN CE RSTN 04h
TX I W QA4 QA3 QA2 QA1 QA0 IA4 IA3 IA2 IA1 IA0 GF DEV3 DEV2 DEV1 DEV0 TXDI 05h
TX II W IQC1 IQC0 QO3 QO2 QO1 QO0 IO3 IO2 IO1 IO0 PC5 PC4 PC3 PC2 PC1 PC0 06h
RX I R/W - - - SYNI DS2 DS1 DS0 RCP2 RCP1 RCP0 ETH2 ETH1 ETH0 DPC1 DPC0 RXDI 07h
RX II W - - - - - - - - - - DFG2 DFG1 DFG0 VGA2 VGA1 VGA0 08h
FIFO R/W - - - FT FBC5 FBC4 FBC3 FBC2 FBC1 FBC0 FRC EFR FWC EFW FCKI FDS
09h
W TAC7 TAC6 TAC5 TAC4 TAC3 TAC2 TAC1 TAC0 RAC7 RAC6 RAC5 RAC4 RAC3 RAC2 RAC1 RAC0 Access Code
0Ah
Thermometer R T7 T6 T5 T4 T3 T2 T1 T0 - - - - - - - - 0Bh
RSSI R RSSI7 RSSI6 RSSI5 RSSI4 RSSI3 RSSI2 RSSI1 RSSI0 - - - - - - - - 0Ch
Calibration I R/W *TR *RSSR *IFR *DFR *DEMR *RHR *RLR RLC RHC DEMC DFC IFC MCAL RSS1 RSS0 ET 0Dh
Calibration II R/W *TAD2 *TAD1 *TAD0 - - - - - - RR0 TADB FPRI FPRS ERSS ECAL ETR 0Eh
ADC
w - - - AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 ADC3 ADC2 ADC1 ADC0 Sampling
0Fh
IF Filter w *IFF7 *IFF6 *IFF5 *IFF4 *IFF3 *IFF2 *IFF1 - IFF7 IFF6 IFF5 IFF4 IFF3 IFF2 IFF1 - 10h
Data Filter w *DF7 *DF6 *DF5 *DF4 *DF3 *DF2 *DF1 - DF7 DF6 DF5 DF4 DF3 DF2 DF1 - 11h
Demodulator w *DEM7 *DEM6 *DEM5 *DEM4 *DEM3 *DEM2 *DEM1 *DEM0 DEM7 DEM6 DEM5 DEM4 DEM3 DEM2 DEM1 DEM0 12h
RH w *RH15 *RH14 *RH13 *RH12 *RH11 *RH10 *RH9 *RH8 RH7 RH6 RH5 RH4 RH3 RH2 RH1 RH0 13h
RL w *RL15 *RL14 *RL13 *RL12 *RL11 *RL10 *RL9 *RL8 RL7 RL6 RL5 RL4 RL3 RL2 RL1 RL0 Legend: - = unimplemented, * = read only
Final Version 2.4GHz GFSK Transceiver 8.1 控制暫存器說明
TBL 8-2: Synthesizer Register I (Address: 00h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
00h
Synth. I W BNK2 BNK1 BNK0 MB7 MB6 MB5 MB4 MB3 MB2 MB1 MB0 MA4 MA3 MA2 MA1 MA0 Reset
BNK[2:0]:
VCO工作頻段(VCO bank)設定。
MB[7:0]:
Synthesizer B計數器設定。
MA[4:0]:
Synthesizer A計數器設定。
MB[7:0] 和MA[4:0] 可用來設定發射/接收的頻率，詳細內容請參考11. RF頻率設定
TBL 8-3: Synthesizer Register II (Address: 01h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
01h
Synth. II W *DVT1 *DVT0 - CP2 CP1 CP0 VTH2 VTH1 VTH0 R6 R5 R4 R3 R2 R1 R0 Reset
Legend: * = read only
DVT[1:0]:
VT電壓值與VTHH（高電壓門檻值）、VTHL（低電壓門檻值）做比較後的數位信號輸出。
在VCO 校準程序中，VCO的VT會與bit VTH[2:0]設定值做比較，比較後依大小顯示如下：
[00]: VT < VTHL < VTHH，表示VCO的VT值小於VTH[2:0]所設定的範圍。
[01]: VTHL < VT < VTHH，表示VCO的VT值在VTH[2:0]所設定的範圍內。
[10]: 不使用。
[11]: VTHL < VTHH < VT，表示VCO的VT值大於VTH[2:0]所設定的範圍。
CP[2]:
保留位元。建議值[0]。
CP[1:0]:
Charge pump電流設定。建議值[10]。
[00]: 100uA。
[01]: 300uA。
[10]: 500uA。
[11]: 700uA。
VTH[2:0]:
VT範圍設定。
在VCO校準程序中，VCO的VT會與此設定範圍值比較，建議使用VTHL=0.3V、VTHH=1.7V的設定。
[000]: VTHL = 0.3V、VTHH = 1.7V。
[001]: VTHL = 0.5V、VTHH = 1.5V。
[010]: VTHL = 0.6V、VTHH = 1.4V。
[011]: VTHL = 0.5V、VTHH = 1.3V。
[100]: VTHL = 0.3V、VTHH = 1.5V。
[101]: VTHL = 0.3V、VTHH = 1.7V。
[110]: VTHL = 0.6V、VTHH = 1.2V。
[111]: VTHL = 0.3V、VTHH = VDD-0.7V。
R[6:0]:
Final Version 2.4GHz GFSK Transceiver Synthesizer R計數器設定。
Final Version 2.4GHz GFSK Transceiver TBL 8-4: System Clock Register (Address: 02h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
02h
R/W - XIR4 XIR3 XIR2 XIR1 XIR0 XDR4 XDR3 XDR2 XDR1 XDR0 XBR4 XBR3 XBR2 XBR1 XBR0 System Clock
Reset 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 XIR[4:0]:
IF clock頻率設定。IF Clock = Crystal frequency / ( XIR[4:0] +1 )。
XDR[4:0]:
Data rate頻率設定。Data rate = Crystal frequency / ( XDR[4:0] +1 )。
XBR[4:0]:
pin BB_CLK信號輸出頻率設定。BB Clock = Crystal frequency / ( XBR[4:0] +1 )。
詳細說明請參考10. 系統時脈
TBL 8-5: Mode Control Register (Address: 03h)
Adsdress
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
03h
Mode R/W - - - - - - EXIR EXDR EXBR TRD DR1 DR0 TRC SYN CE RSTN Reset 0 0 1 0 0 0 (0) (0) 1 1 EXIR:
內部IF clock控制信號輸出致能。在做CAL state校準時必須將IF clock致能。
[0]: 關閉。
[1]: 開啟。
EXDR:
內部data rate clock控制信號輸出致能。除了sleep mode外，在其他模式下均須要將內部data rate clock致能（EXDR=1）。[0]: 關閉。
[1]: 開啟。
EXBR:
pin BB_CLK信號輸出致能。
[0]: 關閉。
[1]: 開啟。
TRD:
Pin TRXD單向／雙向設定。
[0]: 在Direct mode下，資料輸入使用pin TXD，資料輸出使用pin TRXD。在FIFO mode下，寫入FIFO使用pin
TXD/SPI_RXD，讀取FIFO使用pin TRXD。
[1]: 在Direct mode下，資料輸入／輸出均使用 pin TRXD。在FIFO mode下，寫入／讀取FIFO均使用pin TRXD。
DR[1:0]:
Data rate設定。
[00]: 保留位元。
[01]: 1Mbps。
[10]: 保留位元。
[11]: 3Mbps。A7122保留此選項。
TRC:
TX/RX選擇。
[0]: RX。
[1]: TX。
SYN:
Synthesizer設定。
[0]: 關閉 PLL。
Final Version 2.4GHz GFSK Transceiver [1]: 開啟 PLL。
Final Version 2.4GHz GFSK Transceiver CE:
RF晶片致能，當晶片除能時，RF會進入sleep mode，若要進入其他工作模式，則需先將晶片致能。詳細說明請參考8.3.2 晶片致能。
[0]: sleep mode。
[1]: 正常工作模式。
RSTN:
控制暫存器重置，當重置發生時，部份的控制暫存器值會被重設。詳細說明請參考8.2.1 重置。
[0]: 重置控制暫存器。
[1]: 正常工作模式。
TBL 8-6:Tx Control Register I (Address: 04h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
04h
TX I W QA4 QA3 QA2 QA1 QA0 IA4 IA3 IA2 IA1 IA0 GF DEV3 DEV2 DEV1 DEV0 TXDI
Reset
QA[4:0]:
Q振幅細調設定。建議值[11111]。
IA[4:0]:
I振幅細調設定。建議值[111111]。
GF:
高斯濾波器(Gaussian filter)設定。
[0]: 關閉。
[1]: 開啟。
DEV[3:0]:
頻率偏移量(frequency deviation)設定。建議值[1000]。
F DEV = data rate * [ 0.5 * 127 * ( 8 + DEV[2:0] ) * 2DEV[3] ] / 4096。
TXDI:
RF TX傳送資料反向設定。
[0]: 正向輸出。
[1]: 反向輸出
TBL 8-7: Tx Control Register II (Address: 05h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
05h
TX II W IQC1 IQC0 QO3 QO2 QO1 QO0 IO3 IO2 IO1 IO0 PC5 PC4 PC3 PC2 PC1 PC0 Reset
IQC[1:0]:
IQ振幅粗調設定。建議值[11]。
QO[3:0]:
Q偏移調整設定。建議值[1000]。
IO[3:0]:
I偏移調整設定。建議值[1000]。
PC[5:0]:
RF TX 輸出功率設定。
RF power PC[5:0] IQC[1:0]
0dBm [111111] [11]
-3dBm [000111] [11]
-6dBm [000000] [11]
-10dBm [000000] [10]
Final Version 2.4GHz GFSK Transceiver TBL 8-8: Rx Control Register I (Address: 06h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
06h
RX I R/W - - - SYNI DS2 DS1 DS0 RCP2 RCP1 RCP0 ETH2 ETH1 ETH0 DPC1 DPC0 RXDI Reset 0 0 0 0 0 1 1 1 1 0 0 0 0 SYNI:
Pin RX_SYN信號輸出設定。
[0]: 正向輸出，初始設定為0, 當找到同步定字時，RX_SYN會被硬體設定為1直到離開RX。
[1]: 反向輸出，初始設定為1, 當找到同步定字時，RX_SYN會被硬體設定為0直到離開RX。
DS[2:1]:
Data Slicer參考電壓模式設定。
[00]: 保留位元。
[01]: 在找到同步字前，使用平均模式。在找到同步字後關閉平均模式，並鎖定參考電壓。
[10]: 使用平均模式。
[11]: 固定參考電壓模式。
DS[0]:
保留位元。建議值[0]。
RCP[2:0]:
接收資料取樣時脈位移，此位移單位為1/8資料位元。建議值為 [011]。
ETH[2:0]:
容許同步字（Sync Word）錯誤位元數設定。建議值為 [110]，容許6 bits的錯誤。
DPC[1:0]:
RF接收資料處理設定。
[00]: Direct模式，關閉同步（frame sync）功能。
[01]: Direct模式，啟動同步功能。在未收到正確同步碼（access code）之前，pin TRXD不會輸出信號。
[10]: Direct模式，啟動同步功能。不論有無收到正確同步碼，pin TRXD均會輸出信號。
[11]: FIFO模式，啟動同步功能。
詳細說明請參考15. 資料處理模式。
RXDI:
RF接收資料信號輸入設定。
[0]: 正向輸入。
[1]: 反向輸入。
TBL 8-9: Rx Control Register II (Address: 07h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
07h
RX II W - - - - - - - - - - DFG2 DFG1 DFG0 VGA2 VGA1 VGA0 Reset 1 1 1 1 1 1 DFG[2:0]:
Data Filter gain設定。建議值[110]。
VGA[2:0]:
IF VGA gain設定。
[0xx]: 0dB。
[10x] : 5dB。
[110]: 15dB。
[111]: 20dB。
Final Version 2.4GHz GFSK Transceiver TBL 8-10: FIFO Control Register (Address: 08h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
08h
FIFO R/W - - - FT FBC5 FBC4 FBC3 FBC2 FBC1 FBC0 FRC EFR FWC EFW FCKI FDS Reset 0 0 0 0 0 0 0 0 0 0 0 0 0 FT:
FIFO測試模式，保留bit。
FBC[5:0]:
TX/RX FIFO 傳送/接收一次封包(packet)資料的長度。
一次封包(packet)長度為FBC[5:0] + 1 bytes。
FRC:
RX FIFO 封包(packet)控制。
[0]:當RX FIFO讀出入資料超過FBC[5:0]+1 bytes時，之後的資料不再輸出。
[1]:當RX FIFO讀出資料超過FBC[5:0]+1 bytes時，讀出指標會回到0x00h位址，可繼續再讀出資料。
EFR:
RX FIFO資料讀出致能。
[0]:禁止讀出/重置讀出資料位址指標。
[1]:資料讀出致能。
FWC:
TX FIFO 封包(packet)控制。
[0]:當TX FIFO寫入資料超過封包長度(FBC[5:0]+1 bytes)時，之後寫入的資料會忽略。
[1]:當TX FIFO寫入資料超過封包長度(FBC[5:0]+1 bytes)時，寫入指標會回到0x00h位址，可繼續再寫入資料。此時寫入
的資料會覆蓋之前寫入的值。
EFW:
TX FIFO資料寫入致能。
[0]:禁止寫入／重置寫入資料位址指標。
[1]:資料寫入致能。
FCKI:
Pin F_CLK信號輸入設定。
[0]: 正向輸入。
[1]: 反向輸入。
FDS:
TX FIFO資料寫入pin的選擇。
[0]: 選擇 pin TXD 寫入。
[1]: 選擇 pin SPI_RXD寫入。
詳細說明請參見15.2 FIFO mode。
TBL 8-11: Access Code Register (Address: 09h)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
09h
W TAC7 TAC6 TAC5 TAC4 TAC3 TAC2 TAC1 TAC0 RAC7 RAC6 RAC5 RAC4 RAC3 RAC2 RAC1 RAC0 Access Code
Reset
TAC[7:0]:
TX端同步碼設定。
RAC[7:0]:
RX端同步碼設定。
Access code register共有9 bytes的長度。依序對這控制暫存器，連續寫入9次動作。詳細說明請參見16.2.3 設定同步碼。
Final Version 2.4GHz GFSK Transceiver TBL 8-12: Thermometer Register (Address: 0Ah)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
0Ah
Thermometer R T7 T6 T5 T4 T3 T2 T1 T0 - - - - - - - - Reset
T[7:0]:
8 bit RF chip內部溫度測量輸出值。溫度的斜率約為2 ℃/LSB。
詳細說明請參照17. 溫度感測器。
TBL 8-13: RSSI Register (Address: 0Bh)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
0Bh
RSSI R RSSI7 RSSI6 RSSI5 RSSI4 RSSI3 RSSI2 RSSI1 RSSI0 - - - - - - - - Reset
RSSI[7:0]:
8 bit RSSI 測量輸出值。V RSSI = 0.2 +1.6 * RSSI[7:0] / 256。
詳細說明請參照16. RSSI。
TBL 8-14: Calibration Control Register I (Address: 0Ch)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
0Ch
Calibration I R/W *TR *RSSR *IFR *DFR *DEMR *RHR *RLR RLC RHC DEMC DFC IFC MCAL RSS1 RSS0 ET Reset (1) (1) (1) (1) (1) (1)(1)0 0 0 0 0 0 0 0 (0) Legend: * = read only
TR:
內部溫度測量Ready。
當bit ET=1時，此bit會自動清除為0。當完成量測動作後此這bit 會被設定為1。
RSSR:
RSSI測量Ready。
當bit ERSS=1時，此bit 會自動清除為0。當完成量測動作後，此bit會被設定為1。
IFR:
IF Filter校準Ready。
當bit IFC=1且ECAL=1時，此bit 會自動清除為0。直到完成校準動作後，此bit會被設定為1。
DFR:
Data Filter校準Ready。
當bit DFC=1且ECAL=1時，此bit 會自動清除為0。直到完成校準動作後，此bit會被設定為1。
DEMR:
Demodulator校準Ready。
當bit DFC=1且ECAL=1時，此bit 會自動清除為0。直到完成校準動作後，此bit會被設定為1。
RHR:
RH校準Ready。
當bit RHC=1且ECAL=1時，此bit 會自動清除為0。直到完成校準動作後，此bit會被設定為1。
RLR:
RL校準Ready。
當bit RLC=1且ECAL=1時，此bit 會自動清除為0。直到完成校準動作後，此bit會被設定為1。
RLC:
RL校準選項致能。
[0]:不選取
Final Version 2.4GHz GFSK Transceiver [1]:選取
RHC:
RH校準選項致能。
[0]:不選取
[1]:選取
DEMC:
Demodulator校準選項致能。
[0]:不選取
[1]:選取
DFC:
Data Filter校準選項致能。
[0]:不選取
[1]:選取
IFC:
IF Filter校準選項致能。
[0]:不選取
[1]:選取
MCAL:
手動校準選項。
[0]:自動校準
[1]:手動校準
RSS[1:0]:
RSSI量測選項。
[00]: 在RX FIFO完成一封包(packet)收取資料結束後，自動啟動RSSI量測動作。
[01]: 在RX收到正確的Access code後，自動啟動RSSI量測動作。
[1x]: 在bit ERSS=1設定後，啟動RSSI量測動作。
ET:
內部溫度量測致能。此bit設定為1後開始溫度量測，在量測動作完成時，會自動清除為0。
TBL 8-15: Calibration Control Register II (Address: 0Dh)
Address
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Name
0Dh
Calibration II R/W *TAD2 *TAD1 *TAD0 - - - - - - RR0 TADB FPRI FPRS ERSS ECAL ETR Reset 0 0 0 0 0 (0)(1) Legend: * = read only
TAD[2:0]:
保留位元。
RR0:
保留位元。建議值[0]。
TADB:
保留位元。建議值[0]。
FPRI:
pin FP_RDY信號輸出反向設定。
[0]:FP_RDY在動作時輸出高準位，在一般模式下輸出低準位。
[1]:FP_RDY在動作時輸出低準位，在一般模式下輸出高準位。和設定為0時的動作相反。
FPRS:
Pin FP_RDY信號輸出選擇。
Final Version 2.4GHz GFSK Transceiver
[0]:在FIFO模式下，當傳送／接收完一個封包後，pin FP_RDY會動作。
[1]:在執行校準程序時，當完成校準IF Filter, Data Filter, Demodulator, RH, RL程序時，pin FP_RDY會動作。
ERSS:
RSSI量測致能。這bit設定後，在RSSI量測動作完成時，會自動清除為0。
ECAL:
自動校準致能。
[0]:停止自動校準。
[1]:自動校準項目會依bit IFC, DFC, DEMC, RHC, RLC 是否被設定而啟動校準動作。
ETR:
TX/RX 動作致能。這bit 是軟體控制的MS1，與使用pin MS1控制功能相同。
如使用這bit 控制TX/RX的動作，pin MS1需pull high。
如pin MS1已被設定為0，則這bit會自動設定為1。
TBL 8-16: ADC Sampling Clock Register (Address: 0Eh)
Address
Name
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0Eh
ADC Sampling w - - - AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 ADC3 ADC2 ADC1 ADC0
Reset
AD[8:6]:
RH & RL 校準程序中抓取校準值的延遲時間。建議值[011]。Delay time = 32us * 2AD[8:6]
AD[5:3]:
IF Filter & Data Filter & Demodulator 校準程序中抓取校準值的延遲時間。建議值[011]。Delay time = 30us * 2AD[5:3]
AD[2:0]:
溫度 & RSSI量測程序中抓取資料值的延遲時間。建議值[000]。Delay time = 4us * 2AD[2:0]
ADC[3:2]:
保留位元。建議值[00]。
ADC[1:0]:
Demodulator校準程序中sampling clock設定。建議值[11]。Fs = IF frequency / 2(AD[1:0] + 1)
TBL 8-17: IF Filter Register (Address: 0Fh)
Address
Name
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0Fh
IF Filter w *IFF7 *IFF6 *IFF5 *IFF4 *IFF3 *IFF2 *IFF1 - IFF7 IFF6 IFF5 IFF4 IFF3 IFF2 IFF1 - Reset
Legend: * = read only
Bit 15:9 (IFF[7:1]):
IF filter自動校準程序所設定之設定值，此7 bits只能讀出。在做完IF filter校準程序後，會以此值覆蓋先前校準設定的設定值。
Bit 7:1 (IFF[7:1]):
手動設定IF Filter值，此7 bits只能寫入，當Bit 7:1被寫入後會覆蓋 Bit 15:9的值。
TBL 8-18: Data Filter Register (Address: 10h)
Address
Name
R/W Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 10h
Data Filter w *DF7 *DF6 *DF5 *DF4 *DF3 *DF2 *DF1 - DF7 DF6 DF5 DF4 DF3 DF2 DF1 - Reset
创建数据库和表
数学与信息技术学院实验报告 实验课程名称：SQL语言基础实验 实验项目名称：实验二创建数据库和表 专业班级： 学号： 姓名： 指导教师：
实验一创建数据库和表 【实验目的】 (1)了解MySQL数据库的存储引擎的分类； (2)了解表的结构特点； (3)了解MySQL的基本数据类型； (4)了解空值概念； (5)学会使用SQL界面工具中创建数据库和表； (6)学会使用SQL语句创建数据库和表。 【实验容及步骤】 一，实验容 实验题目 创建用于企业管理的员工管理数据库，数据库名为YGGL，包含员工的信息、部门信息及员工的薪水信息。数据库YGGL包含下列3个表： (1)Employees:员工信息表： (2)Departments：部门信息表： (3)Salary：员工薪水情况表。 二，实验步骤 1，使用命令行为方式创建数据库YGGL
打开MySQL Command Line Client，输入管理员密码登录，使用CREATE语句创建YGGL数据库： Creat database YGGL; 2，使用SQL语句在YGGL数据库中创建表Employees 执行创建表employees的SQL语句： 用同样的方法在数据库YGGL中创建表Salary。 创建一个结构与employees表结构相同的空表Employees()： Creat table Employees0LIKE Employees; 3，使用SQL语句删除表和数据库 删除表employees： Drop table employees； 删除数据库YGGL Drop database YGGL;
数据库的创建与表间关系的各种操作
学科实验报告 班级2010级金融姓名陈光伟学科管理系统中计算机应用实验名称数据库的创建与表间关系的各种操作 实验工具Visual foxpro 6.0 实验目的1、掌握数据库结构的创建方式 2、表间的关联关系 实验步骤一、建立数据库。 1、在项目管理器中建立数据库。首先选择数据库，然后单击“新建”建立数据库，出现的界面提示用户输入数据库的名称，按要求输入后单击“保存”则完成数据库的建立，并打开i“数据库设计器”。 2、从“新建”对话框建立数据库。单击工具栏上的“新建”按钮或者选择菜单“文件——新建”打开“新建”对话框，首先在“文件类型”组框中选择“数据库”，然后单击“新建文件”建立数据库，后面的操作和步骤与1相同。 3、用命令交互建立数据库。命令是create database【databasename ▏？】 二、表间关系的各种操作。 1、创建索引文件。可以再创建数据表时建立其结构复合索引文件，但是也可以先建立好数据表，以后再创建或修改索引文件。 2、索引的操作。A、打开与关闭。要使用索引，必须先要打开索引。一旦数据表文件关闭所有相应的索引文件也就自动关闭了。B、确定主控索引。可以使用命令确定当前主控索引。命令格式1：set order to 【tag】<索引标识>【ascending| desceding】命令格式2：use<表文件名>order【tag】<索引标识>【ascending | esceding】C、删除索引标识。要删除结构复合索引文件中的索引标识，应当打开数据表文件，并打开其表设计器对话框。在“索引”页面中选定要删除的索引标识后，单击“删除”按钮删除。 3、创建关联。在创建数据表之间的关联时，把当前数据表叫做父表，而把要关联的表叫做子表。必须保证两个要建立关系的数据表中存在能够建立联系的同类字段；同时要求每个数据表事先分别以该字段建立了索引。A、建立表间的一对一的关系。在“数据库设计器”窗口中选择M表中的字段，并按住左键拖到关联表H中对应字段上，放开鼠标左键。这是可以看到在两个表之间的相关字段上产生了一条连线，表明两个表之间已经建立了“一对一”关系。B、建立表间一对多的关系。将M表的名称字段MC设定为主索引，或者候选索引；H表中的JG字段已经设置成普通索引。在“数据库设计器”窗口中将MC字段拖到关联表中对应字段JG上，放开鼠标左键。这时可以看到在两个表之间的相关字段上产生了一条显然与“一对一”关联不同形式的连线，表明两个表之间已经建立了“一对多”关系。 4、调整或删除关联。A、删除关联。在数据库设计器对话框窗口中，首先必须用鼠标左键单击关联线，该连线变粗了说明它已被选中。如果要删除可敲【del】。也可以单击鼠标右键在弹出对话框窗口中单击“删除关联”选项。B、编辑关联。在数据库设计器对话框窗口中，首先必须用鼠标左键单击关联线，该连线变粗了说明已被选中。在主菜单“数据库”选项的下拉菜单中的“编辑关系”选项，也可以单击鼠标右键在弹出对话框窗口中单击“编辑关系”选项。 5、设置数据表之间的参照完整性。在对数据库表建立关联关系后，就可以设置两个相关数据表之间操作的有效性原则。这些规则可以控制相关表中的记录的插入、删除或修改。
A4931 datasheet 中文+总结
本人使用过程中翻译了本文，水平有限难免有误，欢迎纠正：tyooo@https://www.360docs.net/doc/1817681154.html, A4931 3-Phase Brushless DC Motor Pre-Driver 三相无刷直流电机前置驱动器 4931-DS, Rev. 4 下载：：https://www.360docs.net/doc/1817681154.html,/~/media/Files/Datasheets/A4931-Datasheet.ashx 下载 翻译：2012-11-15
? ? ? ? ? ? ? ?
本人使用过程中翻译了本文，水平有限难免有误，欢迎纠正： tyooo@https://www.360docs.net/doc/1817681154.html, A4931 三相无刷直流电机前置驱动器 Absolute Maximum Ratings Thermal Characteristics *For additional information, refer to the Allegro website. Characteristic Symbol Notes Rating Units 供电电压Load Supply Voltage V BB 38 V 电机输出Motor Phase Output S X t w < 500 ns –3 V 霍尔输入 V Hx DC –0.3 to 7 V 逻辑输入电压范围 V IN –0.3 to 7 V 工作环境温度 T A Range M –20 to 105 oC 最大结温度 T J (max) 150 oC 储藏温度 T stg –40 to 150 oC Characteristic Symbol Test Conditions* Rating Units 封装内阻，结点到外面（Junction to Ambient ） R θJA 4-layer PCB based on JEDEC standard 32 oC/W 封装内阻，结点到焊盘（Junction to Exposed Pad ） R θJP 2 oC/W
4511;中文规格书,Datasheet资料
Pomona ? All dimensions are in inches. Tolerances (except noted): .xx = ±.02” (,51 mm), .xxx = ± .005” (,127 mm). All specifications are to the latest revisions. Specifications are subject to change without notice. Registered trademarks are the property of their respective companies. Made in USA 6/9/99 Pomona ACCESS 90173 (800) 444-6785 or (425) 446-6010 SY/EH/LS More drawings available at https://www.360docs.net/doc/1817681154.html, Page 1 of 1 Model, 3263, 3264, 4511, 4512 Standard Banana Plug With Threaded Stud and Solder Lug Sales: 800-490-2361 Fax: 888-403-3360 Technical Assistance: 800-241-2060 ? Threaded stud for rapid mounting. ? Furnished with hex nut and tin plated solder lug. ? Ideal for connecting power supplies or test equipment to prototype circuit boards. ? Mates to Model #1581 or any standard banana jack. MATERIALS: Banana plug: Spring: Beryllium Copper, Berylco 25 per QQ-C-533, Cond. HT. Plug Body: Brass per QQ-B-626, Alloy 360, ? Hard Solder lug: Material: Copper per QQ-C-576. Finish: Electro-tin plated. Hex Nut, 8-32: Material: Brass per QQ-B-626, Composition 22, ? Hard Finish: Nickel plated. RATINGS: Working Voltage: 5000 VRMS Current: 15 Amperes ORDERING INFORMATION: Model 3263 Parts are packaged ten per bag, unassembled. https://www.360docs.net/doc/1817681154.html,/
7443550230;中文规格书,Datasheet资料
Bezeichnung :description : Marking = part number Eigenschaften / properties Lerrlaufinduktivit?t/initial inductance Nenn-Induktivit?t /33%Umgebungstemperatur / temperature: +20°C WE-Perm ME 08-01-01ME 06-11-19ME 05-04-16ME 05-03-30ME 05-03-15 Name Datum / date ?nderung / modification Version 1 Version 2Version 3Version 4Version 5Umgebungstemp. / ambient temperature: -40°C - +105°C It is recommended that the temperature of the part does F Werkstoffe & Zulassungen / material & approvals : Elektrische Eigenschaften / electrical properties : SPEICHERDROSSEL WE-HCI POWER-CHOKE WE-HCI Artikelnummer / part number :7443550230 Würth Elektronik eiSos GmbH & Co. KG D-74638 Waldenburg · Max-Eyth-Strasse 1 - 3 · Germany · Telefon (+49) (0) 7942 - 945 - 0 · Telefax (+49) (0) 7942 - 945 - 400 Geprüft / checked ................................................................................................. ..................................................................................Unterschrift / signature Kontrolliert / approved Würth Elektronik .................................................................................. E Testbedingungen / test conditions : HP 34401 A & Fluke 54II für/for I DC; Luftfeuchtigkeit / humidity: Metra HIT 27I für/for R DC WAYNE KERR 3260B für/for L 0; I SAT D Prüfger?te / test equipment : G Eigenschaften / general specifications : not exceed 155°C under worst case operating conditions. Draht / wire: AIEIW-200 Arbeitstemperatur / operating temperature: -40°C - +155°C Basismaterial / base material:Freigabe erteilt / general release: Kunde / customer http://www.we-online.de Datum / date
数据库与表的创建和使用
数据库与表的创建和使用 一、常用字段类型 1、字符型 2、数值型 3、日期型 4、逻辑型(T是，F否) 5、备注型 二、项目管理器 项目管理器是VFP中处理数据和对象的主要工具。项目管理器是系统的“控制中心”。一个项目是文件、数据、文档、对象的集合，项目文件以扩展名*.pjx保存。 创建一个项目文件的方法 1、CREATE PROJECT 项目文件名或？ 2、文件—新建 3、工具栏“新建”按钮 二、数据库与表的概念 在VFP中有两种表：一种是自由表，它独立于任何数据库；一种是数据库表，它是数据库的一部分。 数据库和表是两个不同的概念。表是处理数据、建立关系数据库的应用程序的基础单元，它用于存储收集来的各种信息。而数据库是表的集合，它控制这些表协同工作，共同完成特定任务。 本节重点：数据库的创建和使用，数据库表的创建和使用，表的扩展属性，数据库表之间的关系的创建。 三、数据库的创建（*.dbc）
1、使用界面方式创建数据库：项目管理器、“新建”按钮 2、使用命令方式创建数据库 CREATE DATABASE 数据库文件名或？ 四、打开数据库 OPEN DATABASE 数据库名或？ 五、设置当前数据库 SET DATABASE TO 数据库名 六、修改数据库 MODIFY DATABASE 数据库文件名或？ 七、关闭数据库 CLOSE DATABASE &&关闭当前数据库 CLOSE DATABASE ALL &&关闭所有数据库 八、删除数据库 DELETE DATABASE 数据库文件名或？ 数据库表的创建和使用（*.dbf） 在VFP中，每个数据表可以有两种存在状态：自由表（即没有和任何数据库关联的*.dbf文件）或数据库表（即与数据库关联的*.dbf 文件）。属于某一数据库的表称为“数据库表”；不属于任何数据库而独立存在的表称为自由表。数据库表和自由表可以相互转换。 一、数据库表的创建
MT6595datasheet_中文版
MT6595八核智能手机应用处理器简介 1.系统简介 MT6595是一款集成了调制解调和应用处理的基带平台，应用于4G(LTE)智能手机。芯片集成了工作频率高达2.2G赫兹的ARM? Cortex-A17，工作频率高达1.7G赫兹的ARM? Cortex-A7 MPCore TM，ARM? Cortex-R4微处理单元和多标准视频编解码器。MT6595支持LPDDR3，同时也支持从eMMC启动来减小BOM成本。另外芯片还集成了一系列接口来连接摄像机、触摸显示屏、usb3.0和MMC/SD卡。 带有NEON引擎的四核ARM? Cortex-A17 MPCore TM和四核Cortex-A7 MPCore TM应用处理器，提供了支持最新的开放式操作系统的处理能力，包括网页浏览，邮件，GPS导航和游戏。所有的这些应用都可以在一个高分辨率的触摸显示器上实现，同时通过3D图形加速器来提高图形显示质量。多标准视频编解码器和先进的音频子系统提供了超酷的多媒体体验，支持流媒体和一系列的解码器和编码器，例如，HEVC 和H.264。音频支持FR,HR, EFR, AMR FR, AMR HR and Wide-Band AMR 声码器，和弦铃声和先进的音频功能，如回声消除，免提操作和有源噪声消除。 调制解调器子系统集成了ARM? Cortex-R4, DSP和2G and 3G 处理器，支持LTE Cat 4(150Mbps), Category 24 (42 Mbps) HSDPA 下行链路和Category 7(11 Mbps) HSUPA 上行链路数据速率，Category 14 (2.8Mbps) TD-HSDPA 下行链路Category6(2.2Mbps)TD-HSUPA 上行链路数同时也支持Class 12 GPRS, EDGE. 芯片整体提高了声音、数据和音视频在手机和媒体平板上的同步传输。小面积低功耗也大大降低了PCB的布局资源。 1.1. 平台功能 ●综述 两个微处理单元子系统结构 eMMC启动下载 ●应用微处理单元子系统 四核ARM? Cortex-A17 MPCore TM,工作频率2.2GHz,2MB二级缓存 四核ARM? Cortex-A7 MPCore TM,工作频率1.7GHz,512KB二级缓存 支持SIMDv2 / VFPv4 ISA的NEON多媒体处理器 32KB一级指令缓存和32KB一级数据缓存 DVFS技术，从0.8V到1.15V的自适应操作电压 ●调制解调器微处理单元子系统 支持双SIM/USIM接口 射频和无线相关设备的接口引脚（天线调谐器，功率放大器……） ●外部存储器接口 支持4G LPDDR3 双通道，每个通道32bit数据总线宽度 存储时钟高达933MHz 支持自刷新/部分自刷新模式 低功耗操作 存储控制器IO转换可编程 支持两级连接存储设备 先进的带宽仲裁控制
7448709330;中文规格书,Datasheet资料
description : 33% Umgebungstemperatur / temperature: +20°C Ferrit/ ferrite Betriebstemp. / operating temperature: -40°C - + 125°C Umgebungstemp. / ambient temperature: -40°C - + 85°C It is recommended that the temperature of the part does not exceed 125°C under worst case operating conditions. SST 08-10-06 Name Datum / date ?nderung / modification Version 1 G Eigenschaften / general specifications: Basismaterial / base material:Draht / wire: 2 SFBW; 155°C F Werkstoffe & Zulassungen / material & approvals: E Testbedingungen / test conditions: Luftfeuchtigkeit / humidity: HP 34401 A für/for I DC und/and R DC HP 4274 A für/for L und/and Q D Prüfger?te / test equipment: ............................................... ............................................ Würth Elektronik .................................................................................. Freigabe erteilt / general release: Kunde / customer http://www.we-online.de Datum / date ..................................................................................Unterschrift / signature Kontrolliert / approved Würth Elektronik eiSos GmbH & Co. KG D-74638 Waldenburg · Max-Eyth-Strasse 1 · Germany · Telefon (+49) (0) 7942 - 945 - 0 · Telefax (+49) (0) 7942 - 945 - 400 Geprüft / checked POWER-CHOKE WE-DD
用MySQL创建数据库和数据库表(新手必看)
用MySQL创建数据库和数据表： 步骤： 1、使用show语句找出在服务器上当前存在什么数据库：mysql>show databases; 2、创建一个数据库test： mysql>create database test; 3、选择你所创建的数据库： mysql>use test; 4创建一个数据表： 首先查看刚才创建的数据库中存在什么表： mysql>show tables; （说明刚才创建的数据库中还没有数据库表）
接着我们创建一个关于students的数据表：包括学生的学号(id)，姓名(name)，性别(sex)，年龄(age)。 mysql>create table students(id int unsigned not null auto_increment primary key,name char(8) not null,sex char(4) not null,age tinyint unsigned not null,); 解释：以 "id int unsigned not null auto_increment primary key" 行进行介绍: "id" 为列的名称; "int" 指定该列的类型为 int(取值范围为 -8388608到8388607), 在后面我们又用 "unsigned" 加以修饰, 表示该类型为无符号型, 此时该列的取值范围为 0到16777215; "not null" 说明该列的值不能为空, 必须要填, 如果不指定该属性, 默认可为空; "auto_increment" 需在整数列中使用, 其作用是在插入数据时若该列为 NULL, MySQL将自动产生一个比现存值更大的唯一标识符值。在每张表中仅能有一个这样的值且所在列必须为索引列。 "primary key" 表示该列是表的主键, 本列的值必须唯一, MySQL将自动索引该列。 下面的 char(8) 表示存储的字符长度为8, tinyint的取值范围为-127到128, default 属性指定当该列值为空时的默认值。
744231091;中文规格书,Datasheet资料
5.1 5.0 4.02012-07-17 2012-07-17 2010-11-02 SSt SSt SBa SSt SBa Würth Elektronik eiSos GmbH & Co. KG EMC & Inductive Solutions Max-Eyth-Str. 1 74638 Waldenburg Germany Tel. +49 (0) 79 42 945 - 0 https://www.360docs.net/doc/1817681154.html, A Dimensions: [mm] C Schematic:
F Typical Impedance Characteristics:
H1: Classification Reflow Profile for SMT components: H2: Classification Reflow Profiles Profile Feature Preheat - Temperature Min (T smin ) - Temperature Max (T smax ) - Time (t s ) from (T smin to T smax )Ramp-up rate (T L to T P )Liquidous temperature (T L )Time (t L ) maintained above T L Peak package body temperature (T p )Time within 5°C of actual peak temperature (t p )Ramp-down rate (T P to T L )Time 25°C to peak temperature Pb-Free Assembly 150°C 200°C 60-180 seconds 3°C/ second max.217°C 60-150 seconds See Table H320-30 seconds 6°C/ second max.8 minutes max. refer to IPC/JEDEC J-STD-020D H3: Package Classification Reflow Temperature PB-Free Assembly PB-Free Assembly PB-Free Assembly Package Thickness < 1.6 mm 1.6 - 2.5 mm ≥ 2.5 mm Volume mm3<350260°C 260°C 250°C Volume mm3350 - 2000260°C 250°C 245°C Volume mm3>2000260°C 245°C 245°C refer to IPC/JEDEC J-STD-020D H Soldering Specifications:
数据库及数据库中表的建立实验报告
实验题目：数据库及数据库中表的建立 学院：计算机班级：网络0803 学号： 姓名：任课教师：孟彩霞时间： 一.实验目的 1.熟悉SQL Server2000的环境。 2.掌握企业管理器的基本使用方法，对数据库及其对象有基本了解，了解SQL Server2000进行配置的方法。 3.掌握查询分析器的基本使用方法以及在查询分析器中实行T-SQL语气的方 法。 4.了解SQL Server 2000数据库的逻辑结构和物理结构。 5.学会在企业管理器中创建数据库及查看数据库属性。 6.学会使用T-SQL语气创建数据库。 7.了解SQL Server 2000的基本数据类型、空值的概念，以及表的结构特点。 8.学会使用T-SQL语气和企业管理器创建表结构和修改表结构。 9.学会使用SQL Server 2000提供的数据完整性功能，并在创建表时定义表的 数据完整性。通过实验进一步理解数据完整性的概念及分类。 二．实验内容 1.学会使用企业管理器和查询分析器管理工具。 2.使用企业管理器创建数据库。 3.在查询分析器中使用T-SQL语句创建数据库。 4.使用T-SQL语句创建一个图书管理数据库，数据库名为TSGL,数据文件和日志文件的初始大小，增长方式，文件的增长上限等均可采用默认值。 5.使用T-SQL语句或企业管理器创建课本第二章习题10的SPJ数据库，可以自行定义文件大小，增长方式等。 6.查看物理磁盘目录，理解并分析SQL Server 2000数据库的存储结构。 7.使用企业管理器查看数据库属性。 8.使用T-SQL语句或企业管理器对于（2）-（5）中建立的数据库进行和删除操作。 9.用企业管理器在教务管理数据库JWGL中创建学生表STUDENT，课程表COURSE,学生选课表SC。 10.用TQL语句在MARKET数据库中创建客户信息基本表CUOSTOMERS,货品信息表GOODS,订单信息表ORDERS。 11.使用T-SQL语句在SPJ数据库中建立第2章习题10中的4张表：S,P,J,SPJ. 12.使用T-SQL语句在图书借阅管理数据库TSGL中建立图书，读者和借阅3个表。三．实验环境 MS SQL Server 2000 四．实验前准备 五．实验步骤
数据库及表的基本操作
第四章数据库与表的基本操作 实验4－1 数据库及表的操作 （一）实验目的 1．掌握创建数据库的基本操作方法。 2．熟练掌握创建表结构和输入记录的操作方法。 3．熟练掌握修改表结构、浏览和修改表记录数据的操作。 4．熟练掌握建立索引的操作。 5．掌握创建表间联系的操作。 （二）实验内容及步骤 1．创建数据库 【实例4－1】在实验2－1所建立的“教学管理.pjx”项目中，创建一个“学生成绩.dbc”数据库。 操作步骤如下： （1）打开“教学管理.pjx”项目。 （2）在“项目管理器”窗口中，选择“数据库”，然后单击“新建”按钮，打开“新建数据库”对话框，单击其中的“新建数据库”按钮，打开“创建”对话框，如图4－1所示。 图4－1“创建”对话框 （3）在“保存在”文本框中，选择保存数据库的文件夹“程序VX”；在“数据库名”文本框中，输入数据库名称“学生成绩”。 （4）单击“保存”按钮，即在指定位置建立一个“学生成绩.dbc”数据库文件。 此时，在VFP主窗口中弹出一个“数据库设计器”窗口，同时还激活了“数据库设计器”工具栏，如图4－2所示。
图4－2“数据库设计器”窗口 2．创建数据表 【实例4－2】在“教学管理.pjx”项目中，创建学生表（Student.dbf）、成绩表（Grade.dbf）、课程表（Course.dbf）、授课表（Teach.dbf）和教师表（Teacher.dbf）。各个表的结构和数据记录如图4－3、图4－4、图4－5、图4－6、图4－7、图4－8、图4－9、图4－10、图4-11和图4－12所示。 图4－3学生表（Student.dbf）的结构 图4－4学生表（Student.dbf）的记录浏览窗口
0511101056;中文规格书,Datasheet资料
This document was generated on 08/13/2012 PLEASE CHECK https://www.360docs.net/doc/1817681154.html, FOR LATEST PART INFORMATION Part Number:51110-1056Status:Active Overview:Milli-Grid? Connector System Description: 2.00mm Pitch, Milli-Grid? Crimp Housing, 10 Circuits, with Center Locking Ramp and Side Polarization Keys, Lead-Free Documents:3D Model Product Specification PS-51110-001 (PDF)Drawing (PDF) RoHS Certificate of Compliance (PDF) General Product Family Crimp Housings Series 51110 Application Signal, Wire-to-Board Comments Applicable Wire Range: 24-30 AWG Overview Milli-Grid? Connector System Product Name Milli-Grid?UPC 800753616998Physical Circuits (maximum)10Color - Resin Black Gender Female Glow-Wire Compliant No Lock to Mating Part Yes Material - Resin Polyester Net Weight 0.203/g Number of Rows 2Packaging Type Bag Panel Mount No Pitch - Mating Interface 2.00mm Polarized to Mating Part Yes Stackable Yes Temperature Range - Operating -40°C to +105°C Material Info Reference - Drawing Numbers Product Specification PS-51110-001 Series image - Reference only EU RoHS China RoHS ELV and RoHS Compliant REACH SVHC Contains SVHC: No Low-Halogen Status Not Low-Halogen Need more information on product environmental compliance? Email productcompliance@https://www.360docs.net/doc/1817681154.html, For a multiple part number RoHS Certificate of Compliance, click here Please visit the Contact Us section for any non-product compliance questions. Search Parts in this Series 51110Series Mates With 87758 Vertical, Through Hole, Stackable PCB Header, 87759 Vertical, Surface Mount, Stackable PCB Header, 87760 Right Angle, Through Hole, Stackable PCB Header, 87831 Vertical, Through Hole PCB Header, 87832 Vertical, Surface Mount PCB Use With 50394 Crimp Terminals This document was generated on 08/13/2012 PLEASE CHECK https://www.360docs.net/doc/1817681154.html, FOR LATEST PART INFORMATION https://www.360docs.net/doc/1817681154.html,/
实验2-oracle数据库和表基本操作(一)
实验二数据库和表的基本操作(一) 一、实验内容、步骤 1.进入“Enterprise Manager Console”控制台，建立如下 表格，并将其保存在system表空间中。 ２.进入MS-DOS方式下。 ３.按顺序分别执行以下几组命令，仔细观察屏幕显示，比较其有什么异同之处： (1) sqlplus /nolog （以不连接数据库方式启动sql*plus） Show sga ；(显示实例的SGA区大小) (2) conn system/jsjtx as sysdba；(以具有sysdba或sysoper 权限的数据库用户system连接到默认的 Oracle数据库--jsjtx) Show sga； Show user; (查看当前用户) Conn system/jsjtx;(切换到system模式，即以system用户模式连接到数据库) Show user; Select * from tab;(查看当前用户的所有表和视图) Select * from “307计通123”;(查看自建表307计通123中的内容)
(3) conn scott/tiger; Show user; Select * from tab; Select * from dept; (4) shutdown normal;(仔细分析其执行后屏幕提示，如果出现异常，如何解决？) 二、实验目的要求 １．掌握sql*plus的基本使用方法，连接并打开数据库的方法，关闭数据库的方法; ２．熟悉一些数据库操作的基本命令：sqlplus /nolog； connect；show user；select * from tab；select * from <数 据表>；shutdown normal。 三、实验报告内容要求 1.写出利用企业控制台建立数据表的主要步骤。 2.描述上述每一组命令的执行结果，并比较其异同。 3.总结实验中所用命令的用法。
IMU-FSAS Datasheet(中文)
产品特性
Version 4 -Specifications subject to change without notice. ?2010 NovAtel Inc. All rights reserved. ProPak, Inertial Explorer, RT-20, Waypoint and NovAtel are registered trademarks of NovAtel Inc. SPAN, IMU-FSAS and RT-2 are trademarks of NovAtel Inc. Printed in Canada. D10150 IMU-FSAS August 2010 想了解该产品的更多信息请访问 https://www.360docs.net/doc/1817681154.html,/assets/Documents/Papers/FSAS.pdf 1 典型值。性能规格如GPS 系统的特点，受US DOD 业务退化，电离层和对流层，卫星几何，基线长度，多径效应和有意或无意的 干扰源的影响 2 只有GPS 可用。 3静态收敛后的预计精度 4 当SPAN 的定位模式为RTK 时。 5出口许可限制操作515m/S 6 GNSS 接收机能持续跟踪达4g 7使用IE 后处理如见处理的结果。. Statements related to the export of products are based solely on NovAtel’s experience in Canada, are not binding in any way and exportability may be different with respect to the export regulations in effect in another country. The responsibility for re-export of product from a Customer’s facility is solely the responsibility of the Customer.
实验1： 数据库、表的创建及基本操作
实验1 数据库、表的创建及基本操作 【实验目的】 1、掌握数据库的建立。 2、掌握表的建立。 3、掌握表的基本操作。 【实验内容】 1、建立一个“学生管理”数据库。 2、在“学生管理”数据库中建立一个“学生表”。 3、对学生表进行各种操作。 【实验步骤】 1、建立“学生管理”数据库： （1）首先在E:盘上建立一个个人文件夹，文件夹名为你的“班级姓名”。 （2）启动Visual FoxPro 6.0。 （3）单击【文件】---【新建】命令。 （4）选择【数据库】，单击【新建文件】按钮。 （5）选择保存位置为你的个人文件夹，输入数据库文件名“学生管理（XSGL）”，单击【保存】，完成数据库文件的建立，同时打开了该数据库。 2、创建“学生表”表结构： （1）单击“文件”菜单的【新建】---【新建表】按钮（这是自由表）；如果是在数据库中“新建表”或“添加表”则为数据库表。 （2）输入表文件名“学生情况表（XSQK）.dbf”,单击【保存】，打开表设计器。 （3）表设计器中选择【字段】选项卡，依次输入各字段的各项内容： 字段名类型宽度小数位数索引NULL 系部(dpt) 字符型10 学号(st_no) 字符型8 姓名(st_name) 字符型 6 年龄(st_age) 数值型 2 0 性别(st_sex) 字符型 2 出生日期(date) 日期型8 是否团员(com) 逻辑型 1 备注(memo) 备注型 4 （4）单击【确定】按钮，完成学生表结构的创建。 3、输入学生表的记录： （1）打开表的编辑窗口，在【显示】菜单中选择【追加模式】。 （2）在表的编辑窗口中依次输入各记录的数据： 系部学号姓名年龄性别出生日期是否团员备注 经济系20020323 张扬21 男09/10/82 T memo 计算机系20010511 李芳22 女09/01/81 F memo 英语系20031020 朱卫国20 男09/25/80 F memo 管理系20031514 杨磊20 男08/25/82 T memo 经济系20030345 刘亚茹21 女09/01/81 F memo
实验二_数据库与数据表的建立及基本操作
实验二数据库与数据表的建立及基本操作 姓名：学号：班级： 一、实验目的 1．了解Visual FoxPro 6.0数据库的概念与数据库的设计步骤。 2．掌握Visual FoxPro 6.0数据库的基本操作，包括新建、打开和关闭数据库，以及如何在数据库中新建、添加和移去表。 3．掌握数据库设计器的使用方法。 4．掌握数据表的建立及其基本操作，包括表结构的创建方法和修改方法、向表中添加记录的多种方法、表记录的浏览方法、表记录的修改方法以及表记录的删除与恢复方法。 5．了解数据库表与自由表的区别。 二、实验要求 1．认真进行相关操作，对于同一种操作掌握多种操作手段。 2．通过具体的操作不断增加对于数据库、数据表等相关对象的操作经验。 3．实验数据要求记录完整、准确，做完实验后将实验报告填写完整。 三、实验内容与步骤 1．数据库的建立 从“文件”菜单中选择“新建”命令，在弹出的“新建”对话框中选择“①___________”选项，然后单击“新建文件”按钮，进入“创建”对话框窗口，在“创建”对话框中指定新建的数据库文件名——JXGL以及保存位置，单击“保存”按钮，出现“②___________”窗口。或者在命令窗口中直接输入并执行“CREATE DATABASE JXGL”命令，然后再输入并执行③___________命令打开“数据库设计器”窗口。 2．新建、添加和移去数据库表 表是由表结构和记录数据组成的，因此表的建立需要两步完成：创建表结构和输入记录数据。在Visual FoxPro6.0中，表的建立主要利用①___________来完成。 注意：在创建表时，如果当前没有打开任何数据库，则创建的表就是②___________；否则，创建的就是从属于当前数据库的③___________。 （1）新建表的结构 分别采用菜单方式和命令方式打开表设计器建立本章介绍的学生档案表XSDA.dbf。在“数据库设计器”窗口的空白区域处单击鼠标右键，从弹出的快捷菜单中选择执行“新建表”命令，打开“表设计器”窗口。 （2）新建表时立即输入记录数据 在表结构建立好之后，立即进入表的“浏览”或“编辑”窗口输入表的记录数据，包括输入特殊字段类型的数据，输入全部记录数据后，按“Ctrl+W”键或单击“关闭”按钮存盘退出。 ①输入备注型字段数据 在表“编辑”窗口或表“浏览”窗口下，把光标移到备注型或通用型字段下，双击鼠标