Cadence各层作用及封装信息传输对应关系
Cadence 各层作用及封装信息传输关系
(2013-12-20 22:48:04)
转载▼
silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等
assemly top ：是装配层，就是元器件含铜部分的实际大小，用来产生元器件的装配图。我自己感觉这一层 如果对于贴片的元器件，如电容，就是两个贴片铜片的实际大小，而place_bound_top 层是整个贴片元器件的实际大小，这一点很多人都没真正搞懂！也可以使用此层进行布局；
place_bound_top ：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。
Autosilk top, Silkscreen top 和Assembly top
Autosilk top ：最后出gerber 的时候，自动生成的丝印层。会自动调整丝印位置，以及碰到阻焊开窗的地方，丝印会自动消失，避免露锡的地方涂上丝印（一般画丝印层的时候，焊盘上不会画上丝印，所以过孔焊盘上有丝印，也不会有什么影响。），所以我个人一般很少用到Autosilk top 层，毕竟最后出丝印的时候，都需要调整位置。我一般直接用Silkscreen top 。
Silkscreen top ：建库的时候，ref des 放置的层，及PCB 生产时，刷到板卡上的字符、器件外框或者公司LOGO 等放置的层。我出gerber ，一般直接出这一层。
Assembly top ：安装丝印层。因为有些公司需要出安装图，有些为了手工焊接，喜欢把字符丝印放置在器件内部，比如电阻位号，喜欢把它的丝印放置在电阻符号外框的中间位置。比如说电阻值等，想打印出来放置在安装图纸的电阻相应位置。这时我们才会用到安装丝印层。平时可以不用，或者平时只用Silkscreen top 。
所以这三个丝印层各有各的作用。总体来说，cadence 软件定义的这些层使用很灵活，每个人用法可能稍微有差异，都是没关系的，只要实现你的使用目的即可。
assembly 层的作用是什么,和丝印层有啥区别和丝印层有啥区别？？
丝印层是给手工上件的人看的丝印层是给手工上件的人看的，，还有就是给调板子的人看的还有就是给调板子的人看的。。
assembly 层 为装配层，用来表示器件实体大小,贴片机焊接时才用得到。
装配层可以放器件的标称值，比如电阻电容的值什么的，这个给装配维修的时候看很方便。
我们在画PCB 的时候肯定会遇到solder Mask 和paste Mask ，以前一直模模糊糊的知道solder Mask 是阻焊层，paste Mask 是焊锡膏层，在用protel 的时候不是很在意，但当用cadence 的时候要自己制作焊盘，就必须明白这两者的含义了。
solder Mask [阻焊层]:这个是反显层这个是反显层！！ 有的表示无的有的表示无的，，无的表示有。就是PCB 板上焊盘（表面贴焊盘、插件焊盘、过孔）外一层涂了绿油的地方，它是为了防止在PCB 过锡炉（波峰焊）的时候，不该上锡的地方上锡，所以称为阻焊层（绿油层），我想只要见过PCB 板的都应该会看到这层绿油的，阻焊层又可以分为Top Layers R 和Bottom Layers 两层，Solder 层是要把PAD 露出来吧，这就是我们在只显示Solder 层时看到的小圆圈或小方圈，一般比焊盘大（Solder 表面意思是指阻焊层，就是用它来涂敷绿油等阻焊材料，从而防止不需要焊接的地方沾染焊锡的，这层会露出所有需
要焊接的焊盘，并且开孔会比实际焊盘要大）；在生成Gerber文件时候，可以观察Solder Layers 的实际效果。在Solder Mask Layer(有TopSolder 和BottomSolder)上画个实矩形，那么这个矩形框内就等于开了个窗口了（不涂油，不涂油就是亮晶晶的铜了！）solder Mask就是涂绿油，蓝油，红油，除了焊盘、过孔等不能涂(涂了不能上焊锡？)
，solder Mask要比regular pad 其他都要涂上阻焊剂，这个阻焊剂有绿色的蓝色的红色的。。。在画cadence焊盘时
焊盘时，
大0.15mm（6mil）。
有就有无就无
有无就无。是针对表面贴（SMD）元件的，该层用来制作钢膜（片） Paste Mask layers[锡膏防护层]这个是正显
这个是正显，，有就
﹐而钢膜上的孔就对应着电路板上的SMD器件的焊点。在表面贴装（SMD）器件焊接时﹐先将钢膜盖在电路板上（与实际焊盘对应）﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢膜﹐这样SMD器件的焊盘就加上了锡膏﹐之后将SMD器件贴附到锡膏上面去（手工或贴片机）﹐最后通过回流焊机完成SMD器件的焊接。通常钢膜上孔径的大小会比电路板上实际的焊小一些﹐通过指定一个扩展规则﹐来放大或缩小锡膏防护层。对于不同焊盘的不同要求﹐也可以在锡膏防护层中设定多重规则，系统也提供2个锡膏防护层﹐分别是顶层锡膏防护层（Top Paste）和底层锡膏防护层（Bottom Paste）在Paste Mask layers(有TopPaste 和BottomPaste)上画个实矩形，那么这个矩形框内就等于开了个窗口了，机器就此窗口内喷上焊锡了【其实是钢网开了个窗，过波峰焊就上锡了】
同时Keepout 和Mechanical layer也很容易弄混
Keepout，画边框，确定电气边界；
Mechanical layer，真正的物理边界，定位孔的就按照Mechanical layer的尺寸来做的，但PCB厂的工程师一般不懂这个。所以最好是发给PCB厂之前将keepout layer层删除(实验室以前就发生过Keepout layer没删除导致PCB厂割错边界的情况)。
在PCB中经常会遇到装配层和印丝层。那么这两层又是什么含义呢？
丝印层：零件的外形平面图,丝印层是指代表器件外廓的图形符号。PCB设计时，出光绘数据时常使用此层数据。更贴切的说就是Silkscreen lay 会印在ＰＣＢ板子上。
装配层Assembly lay：PLACE BOUND TOP /BOTTOM ，即物理外形图形。可以用于DFA规则:DFM/DFA,是DESIGN FOR 制造(M)/DESIGN FOR装配(A)。此属性用于布局和出装配图时用。是当板子的零件都上上了提供给ＣＨＥＣＫ人员检查零件是否有问题或其它的用途ＳＯ ＩＴ ＩＳＮ＇Ｓ ＰＲＩＮＴ ＢＯＡＲＤ．丝印肯定是要有的但是装配层可以不要的（个人理解）
在PCB中还经常遇到正片和负片这两个词，正片和负片只是指一个层的两种不同的显示效果。无论你这一层是设置正片还是负片，作出来的PCB板是一样的。只是在cadence处理的过程中，数据量，DRC检测，以及软件的处理过程不同而已。只是一个事物的两种表达方式。正片就是，你看到什么，就是什么，你看到布线就是布线，是真是存在的。负片就是，你看到什么，就没有什么，你看到的，恰恰是需要腐蚀掉的铜皮。
正片的优点是如果移动元件或者过孔需要重新铺铜，有较全面的DRC校验。负片的优点是移动元件或者过孔不需重新铺铜，自动更新铺铜，没有全面的DRC校验。
焊盘太小焊接很不方便
以上，，否则
否则焊盘太小焊接很不方便在画通孔焊盘时孔要比引脚大10mil（0.2mm），
），外径比孔大
外径比孔大20mil以上
关于DFA_BOUND_TOP的疑问(2012-04-26 09:14:05)转载▼
标签：杂谈分类：cadence
用15.7以后发现用向导做封装时，会有生成一个DFA_BOUND_TOP层，其大小和PLACE_BOUND_TOP重合（以前在15.2和14.2中没有发现会有该层）
谁能帮忙解释下该层代表的用途和与之相关的注意事项么？谢谢。
恩，这个我也是在15.7的时候发现的，曾经用过15.5，但是当时没注意，不记得有没有了
DFA_BOUND_TOP：它的应用主要是在Setup-->DFA Constraint Spread Sheet 所应用到:
现在有很多公司应该会导入Allegro的这个新功能：DFA,它主要作用是在做板之初刚排零件的时候，每个公司都有自己不同的DFA Rule，即：零件与零件排放间距，也是组装时所注意到的安全范围。;
( _举个简单例子，如下图片：Dip-Choke & Dip-Choke 之间我们的DFA Rule设置为80mil,这样在摆零件的时候，（注意：一定要用图表栏的Place Manual -H 命令）它就会在两颗零件DFA_BOUND_TOP碰撞的地方以圆圈显示，并且在摆放移动的过程中会有迟滞现象
不过个人感觉此Rule并不是很实用，因为虽然每个公司规则不同，但是规定出来的间距都是按照产线的理想间距来制定，这样对我们Layout会很苦难，所以我们再摆零件的时候，虽然有DFA Rule,但是我们没有谁会去遵守，因为我们的Assembly_TOP就已经自己扩大了安全范围~~~
Device type(元件类型)：在PCB导入封装过后，Device Type的内容为：原理图中的Source package 名称_封装名称_元件值value。例如：
元件库中元件与封装库中封装相关信息对应关系图元件库中元件与封装库中封装相关信息对应关系图：：
封装中的REF 及VAL 两值为任意值都可以（例如下图），但装配层的REFDES 值会影响元件序号重命名（见下页）。为了统一，一般设为REF 和VAL ，即REFDES 值设为REF ，VALUE 设为VAL 。
【REF 及VAL 两值为任意值时实例两值为任意值时实例，，是完全可以的是完全可以的。。但是若在PCB 布线结束重命名元件序号时布线结束重命名元件序号时，，在不勾选
项时项时，，重命名元件序号将依据装配层的REFDES 名进行命名名进行命名（（注：若在此情况下若在此情况下，，REFDES
中有*等非法字符时等非法字符时，，重命名将失败重命名将失败））例如例如：：】
元件信息元件信息：：
封装信息为封装信息为：：
此时PCB 图中为图中为：：
在不勾选项，进行元件序号重命名结果如下进行元件序号重命名结果如下：：
在不勾选项，进行元件序号重命名结果如下进行元件序号重命名结果如下：：
附件重命名参数设置附件重命名参数设置：：
Allegro元件封装(焊盘)制作方法总结
Allegro元件封装(焊盘)制作方法总结 ARM+Linux底层驱动 2009-02-27 21:00 阅读77 评论0 字号：大中小 https://www.360docs.net/doc/257948110.html,/html/PCBjishu/2008/0805/3289.html 在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制 作不同的Padstack。 Allegro中Padstack主要包括以下部分。 1、PAD即元件的物理焊盘 pad有三种： 1. Regular Pad，规则焊盘（正片中）。可以是：Circle 圆型、S quare 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八 边型、Shape形状（可以是任意形状）。 2. Thermal relief 热风焊盘（正负片中都可能存在）。可以是： Null（没有）、Circle 圆型、Square 方型、Oblong 拉长圆型、 Rectangle 矩型、Octagon 八边型、flash形状（可以是任意形 状）。 3. Anti pad 抗电边距（负片中使用），用于防止管脚与其他的网 络相连。可以是：Null（没有）、Circle 圆型、Square 方型、 Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形 状（可以是任意形状）。 2、SOLDERMASK：阻焊层，使铜箔裸露而可以镀涂。 3、PASTEMASK：胶贴或钢网。 4、FILMMASK：预留层，用于添加用户需要添加的相应信息，根据需要使用。 表贴元件的封装焊盘，需要设置的层面及尺寸： Regular Pad： 具体尺寸根据实际封装的大小进行相应调整后得到。推荐使用《IPC-SM-78 2A Surface Mount Design and Land Pattern Standard》中推荐的尺寸进行尺寸设计。同时推荐使用IPC-7351A LP Viewer。该软件包括目前常用的大多数S
OrCAD Capture CIS Cadence原理图绘制
OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................
protel99se常用元件封装总结大全
protel99se常用元件封装总结 1. 标准电阻：RES1、RES2；封装：AXIAL-0.3到AXIAL-1.0 两端口可变电阻：RES3、RES4；封装：AXIAL-0.3到AXIAL-1.0 三端口可变电阻：RESISTOR TAPPED，POT1，POT2；封装：VR1-VR5 2.电容：CAP（无极性电容）、ELECTRO1或ELECTRO2（极性电容）、可变电容CAPVAR 封装：无极性电容为RAD-0.1到RAD-0.4，有极性电容为RB.2/.4到RB.5/1.0. 3.二极管：DIODE（普通二极管）、DIODE SCHOTTKY（肖特基二极管）、DUIDE TUNNEL（隧道二极管）DIODE VARCTOR （变容二极管）ZENER1~3（稳压二极管） 封装：DIODE0.4和DIODE 0.7;（上面已经说了，注意做PCB时别忘了将封装DIODE的端口改为A、K） 4.三极管：NPN，NPN1和PNP，PNP1；引脚封装：TO18、TO92A（普通三极管）TO220H（大功率三极管）TO3（大功率达林顿管） 以上的封装为三角形结构。T0-226为直线形，我们常用的9013、9014管脚排列是直线型的，所以一般三极管都采用TO-126啦！ 5、效应管：JFETN（N沟道结型场效应管），JFETP（P沟道结型场效应管）MOSFETN（N沟道增强型管）MOSFETP（P 沟道增强型管） 引脚封装形式与三极管同。 6、电感：INDUCTOR、INDUCTOR1、INDUCTOR2（普通电感），INDUCTOR VAR、INDUCTOR3、INDUCTOR4（可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2，引脚封装形式为D系列，如D-44，D-37，D-46等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1到CON60，引脚封装形式为SIP系列，从SIP-2到SIP-20。 10.双列直插元件原理图中常用的名称为根据功能的不同而不同，引脚封装形式DIP系列， 不如40管脚的单片机封装为DIP40。 11.串并口类原理图中常用的名称为DB系列，引脚封装形式为DB和MD系列。 12、晶体振荡器：CRYSTAL；封装：XTAL1 13、发光二极管：LED；封装可以才用电容的封装。（RAD0.1-0.4） 14、发光数码管：DPY；至于封装嘛，建议自己做！ 15、拨动开关：SW DIP；封装就需要自己量一下管脚距离来做！ 16、按键开关：SW-PB：封装同上，也需要自己做。 17、变压器：TRANS1——TRANS5；封装不用说了吧？自己量，然后加两个螺丝上去。 最后在说说PROTEL 99 的原理图库吧！ 常用元器件都在protel DOS schematic Libraries.ddb里 此外还有protel DOS schematic 4000 CMOS (4000序列元件) protel DOS schematic Analog digital (A/D,D/A转换元件) protel DOS schematic Comparator （比较器，如LM139之类） protel DOS schematic intel (Intel 的处理器和接口芯片之类) 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列 无极性电容：cap; 封装属性为RAD-0.1到rad-0.4 电解电容：electroi; 封装属性为rb.2/.4到rb.5/1.0
Cadence原理图绘制流程
第一章设计流程 传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。 细化并调整以上原理图设计阶段的流 程，并结合我们的实际情况，原理图设计 阶段应该包括如下几个过程： 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
常用电子元件封装、尺寸、规格汇总
常用电子元件封装、尺寸、规格汇总 贴片电阻规格 贴片电阻常见封装有9种，用两种尺寸代码来表示。一种尺寸代码是由4位数字表示的EIA(美国电子工业协会)代码，前两位与后两位分别表示电阻的长与宽，以英寸为单位。我们常说的0603封装就是指英制代码。另一种是米制代码，也由4位数字表示，其单位为毫米。下表列出贴片电阻封装英制和公制的关系及详细的尺寸： 贴片元件的封装 一、零件规格: (a)、零件规格即零件的外形尺寸，SMT发展至今，业界为方便作业，已经形成了一个标准零件系列，各家零件供货商皆是按这一标准制造。 标准零件之尺寸规格有英制与公制两种表示方法，如下表 英制表示法1206 0805 0603 0402 公制表示法3216 2125 1608 1005 含义 L:1.2inch(3.2mm)W:0.6inch(1.6mm) L:0.8inch(2.0mm)W:0.5inch(1.25mm) L:0.6inch(1.6mm)W:0.3inch(0.8mm) L:0.4inch(1.0mm)W:0.2inch(0.5mm) 注： a、L（Length）：长度；W（Width）：宽度；inch：英寸 b、1inch=25.4mm
（b）、在(1)中未提及零件的厚度，在这一点上因零件不同而有所差异，在生产时应以实际量测为准。 （c）、以上所讲的主要是针对电子产品中用量最大的电阻（排阻）和电容（排容），其它如电感、二极管、晶体管等等因用量较小，且形状也多种多样，在此不作讨论。 （d）、SMT发展至今，随着电子产品集成度的不断提高，标准零件逐步向微型化发展，如今最小的标准零件已经到了0201。 二、常用元件封装 1）电阻： 最为常见的有0805、0603两类，不同的是，它可以以排阻的身份出现，四位、八位都有，具体封装样式可参照MD16仿真版，也可以到设计所内部PCB库查询。 注： ABCD四类型的封装形式则为其具体尺寸,标注形式为L X S X H 1210具体尺寸与电解电容B类3528类型相同 0805具体尺寸：2.0 X 1.25 X 0.5（公制表示法） 1206具体尺寸：3.0 X 1.5 0X 0.5（公制表示法） 2）电阻的命名方法 1、5%精度的命名：RS – 05 K 102 JT 2、1％精度的命名：RS – 05 K 1002 FT R －表示电阻 S －表示功率 0402是1/16W、 0603是1/10W、 0805是1/8W、 1206是1/4W、 1210是1/3W、 1812是1/2W、 2010是3/4W、 2512是1W。 05 －表示尺寸(英寸)： 02表示0402、 03表示0603、 05表示0805、 06表示1206、 1210表示1210、 1812表示1812、 10表示1210、 12表示2512。 K －表示温度系数为100PPM。 102 －5％精度阻值表示法： 前两位表示有效数字，第三位表示有多少个零，基本单位是Ω，102＝1000Ω＝1KΩ。1002 是1％阻值表示法：
cadence元件封装总结
Cadence 封装尺寸总结 1、 表贴IC a ）焊盘 表贴IC 的焊盘取决于四个参数：脚趾长度W ，脚趾宽度Z ，脚趾指尖与芯片中心的距离D ，引脚间距P ，如下图： 焊盘尺寸及位置计算：X=W+48 S=D+24 Y=P/2+1，当P<=26mil 时 Y=Z+8，当P>26mil 时 b ）silkscreen 丝印框与引脚内边间距>=10mil ，线宽6mil ，矩形即可。对于sop 等两侧引脚的封装，长度边界取IC 的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP 和BGA 封装（引脚在芯片底部的封装），一般在丝印框上切角表示第一脚的位置。 c ）place bound 该区域是为防止元件重叠而设置的，大小可取元件焊盘外边缘以及元件体外侧+20mil 即可，线宽不用设置，矩形即可。即，沿元件体以及元件焊盘的外侧画一矩形，然后将矩形的长宽分别+20mil 。 d ）assembly 该区域可比silkscreen 小10mil ，线宽不用设置，矩形即可。对于外形不规则的器件，assembly 指的是器件体的区域（一般也是矩形），切不可粗略的以一个几乎覆盖整个封装区域的矩形代替。 PS ：对于比较确定的封装类型，可应用LP Wizard 来计算详细的焊盘尺寸和位置，再得到焊盘尺寸和位置的同时还会得到silkscreen 和place bound 的相关数据，对于后两个数据，可以采纳，也可以不采纳。
2、通孔IC a）焊盘 对于通孔元件，需要设置常规焊盘，热焊盘，阻焊盘，最好把begin层，internal层，bottom 层都设置好上述三种焊盘。因为顶层和底层也可能是阴片，也可能被作为内层使用。 通孔直径：比针脚直径大8-20mil，通常可取10mil。 常规焊盘直径：一般要求常规焊盘宽度不得小于10mil，通常可取比通孔直径大20mil （此时常规焊盘的大小正好和花焊盘的内径相同）。这个数值可变，通孔大则大些，比如+20mil，通孔小则小些，比如+12mil。 花焊盘直径：花焊盘内径一般比通孔直径大20mil。花焊盘外径一般比常规焊盘大20mil （如果常规焊盘取比通孔大20mil，则花焊盘外径比花焊盘内径大20mil）。这两个数值也是可以变化的，依据通孔大小灵活选择，通孔小时可取+10-12mil。 阻焊盘直径：一般比常规焊盘大20mil，即应该与花焊盘外径一致。这个数值也可以根据通孔大小调整为+10-12mil。注意需要与花盘外径一致。 对于插件IC，第一引脚的TOP（begin）焊盘需要设置成方形。 b) Silkscreen 与表贴IC的画法相同。 c) Place bound 与表贴IC的画法相同。 d) Assembly 与表贴IC的画法相同。 3、表贴分立元件 分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件，封装规则如下： a）焊盘 表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：
于博士Cadence视频教程原理图设计pdf
Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲：OrCAD Capture CIS原理图创建 第16讲 - 第26讲：Cadence Allegro PCB创建封装 第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲：Cadence Allegro PCB设置布线规则 第47讲 - 第56讲：Cadence Allegro PCB布线 第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍，学习方法，了解CADENCE软件 1．要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2．教程内容
3．软件介绍 Design Entry CIS：板级原理图工具 Design Entry HDL：设计芯片的原理图工具，板级设计不用 Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具 PCB Librarian：Cadence 的PCB封装制作工具 PCB Router：Cadence 的自动布线器 PCB SI：Cadence 的PCB信号完整性信号仿真的工具 SigXplorer：Cadence 的PCB信号完整性信号仿真的工具 4．软件列表
5．开始学习Design Entry CIS 启动：Start/Cadence SPB 16.2/Design Entry CIS 启动后，显示下图： 里面有很多选项，应该是对应不同的License 本教程使用：OrCAD Capture CIS 我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开 6．选择OrCAD Capture CIS，启动后显示下图
常用元器件及元器件封装总结
常用元器件及元器件封装总结 一、元器件封装按照安装的方式不同可以分成两大类。(1) 直插式元器件封装直插式元器件封装的焊盘一般贯穿整个电路板，从顶层穿下，在底层进行元器件的引脚焊接，如图所示。 典型的直插式元器件及元器件封装如图所示。 (2)表贴式元器件封装。表贴式的元器件，指的是其焊盘只附着在电路板的顶层或底层，元器件的焊接是在装配元器件的工作层面上进行的，如图所示。
典型的表贴式元器件及元器件封装如图所示。在PCB元器件库中，表贴式的元器件封装的引脚一般为红色，表示处在电路板的顶层(TopLayer)。在PCB元器件库中，表贴式的元器件封装的引脚一般为红色，表示处在电路板的顶层（Top Layer）。 二、常用元器件的原理图符号和元器件封装 在设计PCB的过程中，有些元器件是设计者经常用到的，比如电阻、电容以及三端稳压源等。在Protel 99 SE中，同一种元器件虽然相同电气特性，但是由于应用的场合不同而导致元器件的封装存在一些差异。前面的章节中已经讲过，电阻由于其负载功率和运用场合不同而导致其元器件的封装也多种多样，这种情况对于电容来说也同样存在。因此，本节主要向读者介绍常用元器件的原理图符号和与之相对应的元器件封装，同时尽量给出一些元器件的实物图，使读者能够更快地了解并掌握这些常用元器件的原理图符号和元器件封装。(1)、电阻。电阻器通常简称为电阻，它是一种应用十分广泛的电子元器件，其英文名字为“Resistor”，缩写为“Res”。电阻的种类繁多，通常分为固定电阻、可变电阻和特种电阻3大类。固定电阻可按电阻的材料、结构形状及用途等进行多种分类。电阻的种类虽多，但常用的电阻类型主要为RT型碳膜电阻、RJ型金属膜电阻、RX型线绕电阻和片状电阻等。固定电阻的原理图符号的常用名称是“RES1”和“RES2”，如图F1-5（a）所示。常用的引脚封装形式为AXIAL系列，包括AXIAL-0.3、AXIAL-0.4、AXIAL-0.5、AXIAL-0.6、AXIAL-0.7、AXIAL-0.8、AXIAL-0.9和AXIAL-1.0等封装形式，其后缀数字代表两个焊盘的间距，单位为“英寸”，如图F1-5（b）所示。常用固定电阻的实物图如图F1-5（c）所示。
Cadence 原理图库设计
Cadence原理图库设计 一.工具及库文件目录结构 Cadence提供Part Developer库开发工具供大家建原理图库使用。 Cadence 的元件库必具备如下文件目录结构为： Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性，用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库，但通过以下几个步骤来创建元件库则更直观可靠一些。 二.定义逻辑管脚 在打开或新建的Project Manager中，如图示，打开Part Developer。 然后出现如下画面， 点击Create New,下图新菜单中提示大家选择库路径，新建库元件名称及器件类型。
点击ok后，Part Developer首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。 标量管脚在符号中有确定位置，便于检查信号与管脚的对应，但矢量管脚却可使原理图更简洁，适用于多位 总线管脚。 点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式（A1; 1A; 1A1）进行选择,一但选定，编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。 管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。 按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效，点击ADD即可加入新的管脚。 (注：不论是标量或矢量管脚，均可采用集体输入，如在Pin Names栏可输入A1-A8, 1C-16C)
AD元件封装库总结
元件封装库总结 元件名称英文名称（搜索名称）封装型号 电阻Resistance（R或Res）AXIAL0.3-AXIAL0.7 无极性电容Capacitor（C或Cap）RAD0.1-RAD0.4 电解电容Capacitor Pol（Cap Pol）RB.1/.2-RB.5/1.0 电位器（可变电阻）Variable Resistor（VR）VR1-VR5 二极管Diode（D）DIODE0.4- DIODE0.7 TO- 三极管Transistor（NPN或PNP或三极管型 号） 电源稳压块78和79系列7805/7812/7820/7905/7912/7820TO- 场效应管MOS 单排多针插座Header（H或Header）CON/SIP 双列直插元件（各种芯片）芯片型号DIP 外部晶振External Crystal Oscillator（XTAL）XTAL 整流桥Bridge Rectifier（Bridge）D－44/D－37/D－46 1、单位： 长度单位： 电容单位： 电阻单位： 电感单位： 1inch（英寸）=2.54cm 1mil（密耳）=1/1000inch=0.0254mm 2、电阻：RES 封装属性为AXIAL系列：AXIAL0.3-AXIAL0.7，其中0.4-0.7指电阻的长度，如AXIAL0.3则表示直插电阻，脚间距为300mil。一般用AXIAL0.4 ； 3、无极性电容：CAP 封装属性为RAD0.1-RAD0.4 ，其中0.1-0.3指电容大小间距同直插电阻，一般用RAD0.1 ； 4、电解电容：Cap Pol 封装属性为RB.1/.2-RB.5/1.0 ，100uF用 RB.1/.2，100uF-470uF用RB.2/.4，470uF用RB.3/.6 。例如RB.2/.4，其中“.2”（前面的数字）表示焊盘间距为200mil，“.4”（后面的数字）表示电容圆筒的外径为400mil；
常用元器件封装
常用元器件封装— 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列无极性电容：cap;封装属性为RAD-0.1到rad-0.4 电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0 电位器：pot1,pot2；封装属性为vr-1到vr-5 二极管：封装属性为diode-0.4(小功率)diode-0.7(大功率) 三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管)to-3(大功率达林顿管) 电源稳压块有78和79系列；78系列如7805，7812，7820等 79系列有7905，7912，7920等 常见的封装属性有to126h和to126v 整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46） 电阻：AXIAL0.3-AXIAL0.7其中0.4-0.7指电阻的长度，一般用AXIAL0.4 瓷片电容：RAD0.1-RAD0.3。其中0.1-0.3指电容大小，一般用RAD0.1 电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用 RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6 二极管：DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4 发光二极管：RB.1/.2 集成块：DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是DIP8 贴片电阻0603表示的是封装尺寸与具体阻值没有关系，但封装尺寸与功率有关通常来说如下： 0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W 电容电阻外形尺寸与封装的对应关系是： 0402=1.0mmx0.5mm 0603=1.6mmx0.8mm 0805=2.0mmx1.2mm 1206=3.2mmx1.6mm 1210=3.2mmx2.5mm 1812=4.5mmx3.2mm 2225=5.6mmx6.5mm 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的文章概念因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再
元件封装库总结
元件封装库总结公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
元件封装库总结 1、单位： 长度单位：1m=102cc=103cc=106cc=109cc=1012cc 电容单位：1F=103cc=106cc=109cc=1012cc 电阻单位：1Ω=103cΩ=106cΩ=109cΩ=1012cΩ， 1cΩ=103cΩ 电感单位：1H=103c H=106c H=109c H=1012c H 1inch（英寸）= 1mil（密耳）=1/1000inch= 2、电阻：RES
封装属性为AXIAL系列：，其中指电阻的长度，如则表示直插电阻，脚间距为300mil。一般用?； 3、无极性电容：CAP 封装属性为?，其中指电容大小间距同直插电阻，一般用?； 4、电解电容：Cap Pol 封装属性为.?，100uF用?.2，100uF-470uF用.4，470uF用.6?。例如.4，其中“.2”（前面的数字）表示焊盘间距为200mil，“.4”（后面的数字）表示电容圆筒的外径为400mil； 5、贴片钽电容：
6、贴片电阻?/电容：RES/CAP
7、电位器：VR 封装属性为VR1-VR5?； 8、二极管：DIODE 封装属性为(小功率)，(大功率)?，指二极管长短，一般用?；
9、三极管：NPN/PNP 三极管直接看它的外形及功率可以查阅对应型号的晶体管资料来确定封装，一般来说大功率的晶体管用TO-3。中功率的晶体管?，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66。小功率的晶体管用TO-5?，TO-46，TO-92A等都可以； 10、电源稳压块有78和79系列；78系列如7805，7812，7820等?，79系列有7905，7912，7920等? 常见的封装属性有TO-126h和TO-126v?，具体见芯片技术文档； 11、整流桥：BRIDGE1，BRIDGE2 封装属性为D系列（D-44，D-37，D-46）； 12、发光二极管：.2?； 13、直插芯片：DIP8-DIP40,?其中8-40指有多少脚，例如8脚的就是DIP8?； 常用的集成IC电路有DIP封装，就是双列直插的元件封装。例如DIP8，为双排，每排有4个引脚，两排间距离是300mil,焊盘间的距离是 100mil（）； 14、贴片芯片： 封装属性为QFP，后面接引脚个数，例如QFP144即144个引脚；
如何将altium designer的原理图和PCB转入cadence里
说明： 1）本教程适用于将altium designer的原理图和PCB转入cadence（分别对应capture CIS和allegro）里。对于protel 99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altium designer Summer 08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altium designer导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altium designer导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1. 原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》save projec as，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4 随后就可以使用新版本的cadence的capture CIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2. PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADS Projects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下，即C盘的PADS Projects文件夹下面，否则allegro
常用封装库元件(珍藏)
protel99se常用封装库元件&分立元件库（三份资料汇总） 资料一： 1.电阻 固定电阻：RES 半导体电阻：RESSEMT 电位计：POT 变电阻：RVAR可调电阻：res1 2.电容 定值无极性电容；CAP 定值有极性电容;CAP 半导体电容：CAPSEMI 可调电容：CAPVAR 3.电感：INDUCTOR 4.二极管：DIODE.LIB 发光二极管：LED 5.三极管:NPN1 6.结型场效应管：JFET.lib 7.MOS场效应管 8.MES场效应管 9.继电器：PELAY. LIB 10.灯泡:LAMP 11.运放:OPAMP 12.数码管：DPY_7-SEG_DP (MISCELLANEOUS DEVICES.LIB) 13.开关;sw_pb 原理图常用库文件： Miscellaneous Devices.ddb Dallas Microprocessor.ddb Intel Databooks.ddb Protel DOS Schematic Libraries.ddb PCB元件常用库： Advpcb.ddb General IC.ddb Miscellaneous.ddb
资料二： ___________________________________________________________ ______________ Q:在protel99se中调出power objects的时候，调出的竟然是上下滚动条——不能用power objects A：VIEW（视图）----TOOLBARS（工具条）----Customize（定制）----右键单击POWER OBJECTS（电源工具栏）----Edit...（编辑）----找到Position栏----将其换成Fixed TOP！OK！！！！！！！！！！ Q: 第一次使用，在Documents建立了一个新的sheet后总是出现一个Lock对话框，里面是Lock Properties,然后有一把钥匙的形状，旁边写着Available Access Code,再旁边是三个选项分别是Add,Remove和Edit。无法打开任何DDB文件。 A: 这是因为在安装的时候选择了“先安装在输入序列号” 在界面左上角大箭头——Security——UN-LOCK“开门”: 选择add 添加Y7ZP-5QQG-ZWSF-K858 如果不行的话建议卸载后重新安装，在安装时选择先输入序列号的安装方法 S/N:Y7ZP-5QQG-ZWSF-K858 ___________________________________________________________ ______________ 我喜欢的快捷键： b 工具条选择 eea 取消所有选择状态 ctrl+del 删除 pw 画导线 pb 画总线 pu画总线分支线 pn 设置网络标号 现在仅仅是会连线了而已哈哈哈哈，星际人都是快捷键狂~~~ ___________________________________________________________ ______________ 元件属性对话框中英文对照： Lib ref 元件名称
protel元件封装总结
protel元件封装总结 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。 电阻AXIAL 无极性电容RAD 电解电容RB- 电位器VR 二极管DIODE 三极管TO 电源稳压块78和79系列TO－126H和TO-126V 场效应管和三极管一样 整流桥D－44 D－37 D－46 单排多针插座CON SIP
双列直插元件DIP 晶振XTAL1 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列 无极性电容：cap;封装属性为RAD-0.1到rad-0.4 电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0 电位器：pot1,pot2；封装属性为vr-1到vr-5 二极管：封装属性为diode-0.4(小功率）diode-0.7(大功率） 三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管）to-3(大功率达林顿管） 电源稳压块有78和79系列；78系列如7805，7812，7820等 79系列有7905，7912，7920等 常见的封装属性有to126h和to126v 整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46） 电阻：AXIAL0.3-AXIAL0.7其中0.4-0.7指电阻的长度，一般用AXIAL0.4 瓷片电容：RAD0.1-RAD0.3。其中0.1-0.3指电容大小，一般用RAD0.1
常用贴片元件封装
二极管： 名称尺寸及焊盘间距其他尺寸相近的封装名称 S MC 6.8X6-8.0 S MB 4.5X3.5-5.3 S MA 4.5X2.5-5.0 SOD-106 S OD-123 2.7X1.6-3.5 SC-77A S OD-323 1.7X1.2-2.5 SC-76/SC-90A S OD-523 1.2X0.8-1.6 SC-79 S OD-723 1.0X0.6-1.4 S OD-923 0.8X0.6-1.0 三极管： D2PAK 10X8.8-2.54 LDPAK D PAK 6.5X5.5-2.3 SC-63 S OT-223 6.5X3.5-2.3 SC-73 S OT-89 4.5X2.5-1.5 TO-243/SC-62/UPAK/MPT3 S OT-23 2.9X1.5-2.0 SC-59A/SOT-346/MPAK/SMT3 S OT-323 2.0X1.2-1.3 SC-70/CMPAK/UMT3 S OT-523 1.6X0.8-1.0 SC-75A/EMT3 S OT-623 1.4X0.8-0.9 SC-89/MFPAK S OT-723 1.2X0.8-0.8 S OT-923 1.2X0.8-0.8 VMT3 贴片电阻常见封装有9种，用两种尺寸代码来表示。一种尺寸代码是由4位数字表示的EIA(美国电子工业协会)代码，前两位与后两位分别表示电阻的长与宽，以英寸为单位。我们常说的0603封装就是指英制代码。另一种是米制代码，也由4位数字表示，其单位为毫米。下表列出贴片电阻封装英制和公制的关系及详细的尺寸： 英制 (inch)公制 (mm)长(L) (mm)宽(W) (mm)高(t) (mm)a (mm)b (mm) 020106030.60±0.050.30±0.050.23±0.050.10±0.050.15±0.05 040210051.00±0.100.50±0.100.30±0.100.20±0.100.25±0.10 060316081.60±0.150.80±0.150.40±0.100.30±0.200.30±0.20
cadence原理图设计规范
原理图设计规范 理念: 设计好一份规范的原理图对设计好PCB/跟机/做客户资料具有指导性意义,是做好一款产品的基础。 一、标准图框图幅 根据实际需要，我公司常用图幅为A2、A3、A4，并有标准格式的图框。其中每一图幅可根据方向分为Landscape（纵向）及Portrait（横向）。在选用图纸时，应能准确清晰的表达区域电路的完整功能。 二、电路布局 原理图的作用是表示电路连接关系，因此需要注意电路结构的易读性。一般可将电路按照功能划分成几个部分，并按照信号流程将各部分合理布局。连线时，需注意避免线条的不必要交叉，以免难于辨识。具体要求如下： 1. 各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些 地方又很松, PCB 设计同等道理. 2. 尽量将各功能部分模块化(如功放,RADIO, E.VOL, SUB-WOOFER 等),以便于同 类机型资源共享, 各功能模块界线需清晰. 3. 接插口(如电源/喇叭插座, AUX IN, RCA OUTPUT, KB/CD SERVO 接口等)尽 量分布在图纸的四周围, 示意出实际接口外形及每一接脚的功能. 4. 可调元件(如电位器), 切换开关等对应的功能需标识清楚. 5. 滤波器件(如高/低频滤波电容,电感)需置于作用部位的就近处. 6. 重要的控制或信号线需标明流向及用文字标明功能. 7. CPU 为整机的控制中心, 接口线最多. 故CPU周边需留多一些空间进行布线 及相关标注,而不致于显得过分拥挤. 8. CPU 的设置管脚(如AREA1/AREA2, CLOCK1/CLOCK2等)需于旁边做一表格进 行对应设置的说明. 9. 重要器件(如接插座,IC, TUNER 等)外框用粗体线(统一 0.5mm). 10. 元件标号照公司要求按功能块进行标识. 11. 元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐 压的滤波电容需标明耐压值. 12. 每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人 名/审核人名, 日期, 版本号.
Cadence-原理图批量修改元器件属性
一、导出BOM 前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排，保证不会出错。 步骤1，选中所在的工程设计，如下图 步骤2，点击Tools→Bill of Meterials
步骤3：选中“Place each part entry on a separate line”，并且在header和Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1：打开BOM，刚打开的BOM应该是长得跟下面差不多
应该是这样。 这个演示只是装简单地添加了一个叫做Mount的属性，用于表明这个器件要不要焊接
修改完成后，如下图所示： 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的： "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图
步骤2：在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的，只是这样操作比较简单