【CPLD EPM570】Verilog实现8位8段数码管显示

Verilog实现8位8端数码管显示

1 原理图

2个4位的数码管，组成的8位8段数码管，每个4位数码管的数据线独立，其实是可以以总线形式连接在一起的，可以减少IO。共阳极的供电端用了三极管增加驱动，否则IO供电驱动多个数码管时有困难。

2 CPLD代码

module LED_8segment (

clk_24m,

reset_n,

Bit_line, //数码管位选择线。

Data_line_h, //高4位数码管数据线。

Data_line_l //低4位数码管数据线。

);

input wire clk_24m;

input wire reset_n;

output wire [7:0] Bit_line; //8位位选择线，对应8位的数码管。

output wire [0:7] Data_line_h; //8位数据线，对应abcdefg和dp共8段LED。

output wire [0:7] Data_line_l;

/****************************************************************************** 24M时钟分频，用于内部控制及计数等。

******************************************************************************/ reg [16:0] count_div1;

wire condition_183; //183 Hz时钟信号。

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

count_div1 <= 16'h00000;

else

count_div1 <= count_div1 + 16'h00001;

end

/****************************************************************************** condition_183:

183Hz时钟信号，高电平持续一个24MHz时钟周期，其余时间为低电平。

******************************************************************************/ assign condition_183 = &count_div1[16:0]; //24MHz/2^17=183Hz。

/****************************************************************************** 二次计数:

当需要时钟频率较低时，采用24M时钟计数的值很大，计数器位数会很多，容易因每位延迟不同导致计数器翻转错误，从而引起计数错误，所以在已分频的时钟基础上，再次分频。******************************************************************************/ reg [4:0] count_div2;

wire condition_5; //5Hz时钟

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

count_div2 <= 5'h00;

else if (condition_183 == 1'b1)

count_div2 <= count_div2 + 5'h01;

else;

end

/****************************************************************************** condition_5:

condition_5时钟需要将计数值与condition_183相与得到，否则得到的时钟高电平持续时间是一个condition_183时钟周期，而不是24M时钟周期，后面应用容易出问题。

******************************************************************************/ assign condition_5 = (&count_div2[4:0])&condition_183; //183Hz/2^5=5Hz。

/****************************************************************************** 对输出IO轮流赋值，相当于分时显示每段数码管，轮转速度要快，快过人眼反应速度，否则会出现闪烁。

******************************************************************************/ reg [7:0] Bit_shift;

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

Bit_shift <= 8'h01; //初值赋1，每个时刻只能有一段显示。

else if (condition_732 == 1'b1) //以732Hz的速率，轮转显示每一段。

Bit_shift <= { Bit_shift[6:0],Bit_shift[7] }; //通过移位实现轮转。

else;

end

assign Bit_line = ~Bit_shift; //赋值到信号线，加位反是因为低电平打开三极管供电。

/****************************************************************************** 8个8位的Data_reg寄存器对应8个8段数码管需要显示的数据。

Data_bit寄存器用于中转数据寄存器的值，用于数字解码。

******************************************************************************/ reg [7:0] Data_bit;

reg [7:0] Data_reg [7:0];

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

begin

Data_bit <= 8'hff; //默认没有数码管点亮。

end

else

begin

case(Bit_shift)

8'h01:

Data_bit <= Data_reg[0]; //数据寄存器的值是0~9，其他值不会显示。

8'h02:

Data_bit <= Data_reg[1];

8'h04:

Data_bit <= Data_reg[2];

8'h08:

Data_bit <= Data_reg[3];

8'h10:

Data_bit <= Data_reg[4];

8'h20:

Data_bit <= Data_reg[5];

8'h40:

Data_bit <= Data_reg[6];

8'h80:

Data_bit <= Data_reg[7];

default;

endcase

end

end

/****************************************************************************** 数据解码，解码后的数据值，直接赋给数码管的数据信号线。

******************************************************************************/ reg [7:0] Data_decode; //解码后的数据寄存器。

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

begin

Data_decode <= 8'hff;

end

else

begin

case(Data_bit) //Data_bit来源于对应时刻的数据寄存器的值，范围是0~9，其他值不会显示。

8'h01:

Data_decode <= 8'hf3; //显示数字1。

8'h02:

Data_decode <= 8'h25; //显示数字2。

8'h03:

Data_decode <= 8'h0d; //显示数字3。

8'h04:

Data_decode <= 8'h99; //显示数字4。

8'h05:

Data_decode <= 8'h49; //显示数字5。

8'h06:

Data_decode <= 8'h41; //显示数字6。

8'h07:

Data_decode <= 8'h1f; //显示数字7。

8'h08:

Data_decode <= 8'hf01; //显示数字8。

8'h09:

Data_decode <= 8'h09; //显示数字9。

8'h00:

Data_decode <= 8'h03; //显示数字0。

default

Data_decode <= 8'hfe; //没有数字显示则显示小数点。

endcase

end

end

assign Data_line_h = Data_decode; //解码值赋给数据信号线。

assign Data_line_l = Data_decode;

/****************************************************************************** 测试代码：

8位数码管，初值显示1~9，然后每200ms自动加1，循环显示，其中有超出9时显示小数点。******************************************************************************/

always @ (posedge clk_24m or negedge reset_n)

begin

if(reset_n == 1'b0)

begin

Data_reg[0]<= 8'h01; //每位数码管赋对应的初值。

Data_reg[1]<= 8'h02;

Data_reg[2]<= 8'h03;

Data_reg[3]<= 8'h04;

Data_reg[4]<= 8'h05;

Data_reg[5]<= 8'h06;

Data_reg[6]<= 8'h07;

Data_reg[7]<= 8'h08;

end

else if(condition_5== 1'b1 ) //每间隔200ms，数据自动加1。

begin

Data_reg[0]<= (Data_reg[0]+8'h01)&8'h0f; //与0x0f相与是为了不让不显示的数太多。

Data_reg[1]<= (Data_reg[1]+8'h01)&8'h0f;

Data_reg[2]<= (Data_reg[2]+8'h01)&8'h0f;

Data_reg[3]<= (Data_reg[3]+8'h01)&8'h0f;

Data_reg[4]<= (Data_reg[4]+8'h01)&8'h0f;

Data_reg[5]<= (Data_reg[5]+8'h01)&8'h0f;

Data_reg[6]<= (Data_reg[6]+8'h01)&8'h0f;

Data_reg[7]<= (Data_reg[7]+8'h01)&8'h0f;

end

end

endmodule

3 实例