IC工艺原理期末复习资料打印版

1、集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。

2、关键尺寸：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好

3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。

4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。

Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度

5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。

6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；Chipless；Fablite

第二章：硅和硅片的制备

7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能

8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；

9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度

10、CMOS （100）电阻率：10~50Ω?cm BJT（111）原因是什么？

11、区熔法？纯度高，含氧低；晶圆直径小。

第三章集成电路制造工艺概况

12、亚微米CMOS IC 制造厂典型的硅片流程模型

第四章氧化；氧化物

12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。

13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层

薄膜。

14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.

水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。

湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。

15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英2、良好的电绝缘材料(作介质层3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。5、对杂质阻挡特性好6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数

16、二氧化硅用途：保护器件免划伤和隔离沾污（钝化）氮化硅缓冲层以减小应力(很薄)

氮化硅缓冲层以减小应力(很薄

17、氧化层厚度与消耗掉的硅厚度的关系

18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛物线性模型；

t ox 为硅片经过t 时间后SiO2的生长厚度(μm ) B 为抛物线速率系数(μm2/h) B/A 为线性速率系数(μm/h) t0 为初始氧化层厚度(μm)为生成初始氧化层to

(μm)所用的时间(h) 氧化层足够薄时tox很小氧化层足够厚时tox值大

各种氧化工艺：

19、局部氧化工艺－LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容；2. 缺陷增加浅槽隔离技术－STI（Shallow TrenchIsolation）工艺。

优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容

1、sio2的特性二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好

2、sio2的结构，分为哪两种结晶形与不定形二氧化硅

3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键氧。

4、在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。

5、热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio2

6、Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应

7、杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。

8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。

9、为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？

10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。

11、热生长sio2的特点硅的热氧化法是指硅与氧气或水汽等氧化剂，在高温下经化学反应生成sio2

12、生长一个单位厚度的sio2需要消耗0.44个单位的si

13、热氧化分为哪几种方法？各自的特点是什么？干氧氧化是指在高温下，氧气与硅反应生成sio2。水汽氧化是指在高温下，硅与高纯水长生的蒸汽反应生成sio2。湿氧氧化的氧化剂是通过高纯水的氧气，高纯水一般被加热到95摄氏度左右。

14、实际生产中选用哪种生长方法制备较厚的sio2层？采用干氧-湿氧-干氧相结合的氧化方式

15、由公式2.24，2.25分析两种极限情况，给出解释其一是当氧化剂在sio2中的扩散系数Dsio2很小时（Dsio2《ksx0，则的Ci→0，C0→C*，在这种情况下，sio2的生长速率主要由氧化剂在sio2中的扩散速度所决定，称这种极限情况为扩散控制；其二，如果扩散系数Dsio2很大，则C1=C0=C*/（1+ks/h），sio2生长速率由si表面的化学反应速度控制，称这种极限情况为反应控制。

16、热氧化速率受氧化剂在sio2的扩散系数和与si的反应速度中较快还是较慢的影响？较慢的一个因素决定

17、sio2生长厚度与时间的关系，分别解释x02+Ax0=B（t+τ），当氧化时间很长，即t》τ和t》A2/4B时，则x02=B（t+τ），这种情况下的氧化规律称抛物型规律，B为抛物型速率常数，sio2的生长速率主要由氧化剂在sio2中的扩散快慢决定；当氧化时间很短，即（t+τ）《A2/4B，则x0=B（t+τ）/A，这种极限情况下的氧化规律称线性规律，B/A为线性速率常数，具体表达式B/A=-kshc*/(ks+h)N1。

18、氧化速度与氧化剂分压、温度成正比?

19、晶向对氧化速率的影响当氧化温度升高时，晶面取向对线性氧化速率的影响在减小，甚至消失；如果氧化时间很长，晶面取向对线性氧化速率的影响也就根本不起作用。

20、解释图2.15

21、什么是位阻现象？生成反应物本身的阻挡价键与反应表面的倾角导致反应不能流畅无阻地进行的现象。

22、什么是分凝现象？解释硼对氧化速率的影响si氧化后原本在si中的杂质跑入其他材料重新排列叫做分凝现象；在分凝过程中有大量的硼从硅中进入并停留在sio2中，因而sio2中非桥键氧的数目增加，从而降低了sio2的结构强度，氧化剂不但容易进入sio2，而且穿过sio2的扩散能力也增加，因此抛物型速率常数明显增大，而对线性速率常数没有明显的影响。

23、为了准确控制干氧试验为什么选用液态氧源？

24、纳和氯对氧化的影响当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。

25、sio2和si-sio2界面中的四种类型电荷，解释可动离子电荷的主要存在形式和危害

可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱电荷；主要以网络改变者形式存在、荷正电的碱金属离子；阈值电压的不稳定、局部电场加强、mos 管低击穿。

26、描述b-t试验实验步骤：1、初测2、加正电压并保持300℃测量ΔFB=Nm/qc0x

5、SiO2膜在IC器件中的有哪些应用？

答：（1）、用作选择扩散的掩膜；

（2）、用作器件表面保护及钝化；

（3）、用作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质）；

(4)离子注入中用作掩蔽层及缓冲介质层等。

CVD二氧化硅应用：钝化层；浅沟槽绝缘(STI)；侧壁空间层；金属沉积前的介电质层(PMD)；金属层间介电质层(IMD)

6、简述干氧氧化与湿氧氧化各自的特点，通常用哪种工艺制备较厚的二氧化硅层？

答：干氧氧化：（优）结构致密，表面平整光亮；对杂质掩蔽能力强；钝化效果好；生长均匀性、重复性好；表面对光刻胶的粘附好，（缺）生长速率非常慢。

湿氧氧化：（优）生长速率介于干O2与水汽氧化之间；可由水温、炉温调节生长速率，工艺灵活性大；对杂质的掩蔽能力、钝化效果能满足工艺要求，（缺）表面存在羟基使其对光刻胶的粘附不好。

通常用湿氧氧化工艺制备较厚的二氧化硅层。在实际生产中，对于制备较厚的二氧化硅层来说往往采用干氧-湿氧-干氧相结合的氧化方式，既保证了二氧化硅层表面和Si-SiO2界面的质量,有解决了生长效率的问题。

7、采用热氧化法制备二氧化硅层最容易引入哪种污染物，它会对MOS管造成何种影响，如何减少这种污染？

答：最容易引入的污染物是Na+。Na+离子很容易进入SiO2中,它不仅扩散系数大,而且迁移率大,最主要的影响是引起MOS晶体管的阈值电压不稳定, 因此,Na+离子含量成为SiO2质量好坏的重要标志，如何钝化可动Na离子就成为一个重要课题．

进入SiO2的Na离子数量依赖于氧化过程中的清洁度,为了降低Na离子的污染,可以采取一些预防措施,包括:(1)使用含氯的氧化工艺,(2)用氯周期性地清洗管道\炉管\和相关的容器(3)采用超纯净的化学试剂,保证气体及气体传输过程的清洁.

第五章淀积－表面薄膜的形成

20、1\化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。

2\磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流

3\氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。在STI工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。膨胀系数差别比SiO2大，故需要薄的垫氧; 多晶硅: ：通常用LPCVD方法淀积。在MOS器件中，掺杂的多晶硅作为栅电极。通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺

21、等离子增强CVD－Plasma-Enhanced CVD

1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。

优点：淀积温度低，如LPCVD淀积Si3N4温度800－900 ℃，PECVD仅需350℃。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。HDPCVD具有更好的填隙能力，因而在0.25μm及以后技术节点取代PECVD

22、高密度等离子CVD-HDPCVD

优点：反应温度低: 300 ℃－400℃；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、质量传输限制淀积速率

HDPCVD 工艺的基本步骤:离子诱导淀积; 溅射刻蚀; 再次淀积;

2、反应速度限制淀积速率--解决折方法：可以通过加温、加压提高反应速度。；为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布

23、介质及其性能－介电常数

遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。

解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。

低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。

高k介质;在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；特征尺寸缩小，使栅氧厚度减小到几nm，

出现问题: 栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底 控制栅氧厚度在几纳米的难度较大

1、cvd的基本步骤1、反应剂气体以合理的流速被输送到反应室内，气流从入口进入反应室并以平流形式向出口流动；

2、反应剂从主流区以扩散方式通过边界层到达衬底表面，边界层是主气流区与硅片表面之间气流速度受到扰动的气体薄层；

3、反应剂被吸附在硅片的表面，成为吸附原子；

4、吸附原子在衬底表面发生化学反应，生成薄膜的基本元素并淀积成薄膜；

5、化学反应的气态副产物和未反应的反应剂离开衬底表面，进入流区被排除系统。

2、cvd必须满足的几点要求1、在淀积温度下，反应剂必须具备足够高的蒸汽压；2、处淀积物外，反应的其他产物必须是挥发性的；

3、淀积物本身必须具有足够低的蒸汽压，这样才能保证在整个淀积过程中，薄膜能够始终留在衬底表面上；

4、薄膜淀积所用的时间应该尽量短以满足高效率和低成本的要求；

5、淀积温度必须足够低以避免对先前工艺产生影响；

6、CVD不允许化学反应的气态副产物进入薄膜中；

7、化学反应应该发生在被加热的衬底表面，如果在气相发生化学反应，将导致过早核化，降低了薄膜的附着性和密度，增加了薄膜的缺陷，降低了淀积速度，浪费反应气体。

3、边界层理论中描述了两个梯度，分别是什么？怎么产生的？由于气体压力→产生摩擦力→气流运动速率下降→垂直于气流运动方向产生一个速度梯度；化学反应→表面反应气体浓度下降→垂直于气流运动反向产生一个浓度梯度。1、气相输运过程2、表面化学反应过程。

4、Cvd过程主要受到那两个工艺控制? 1、气相输运过程2、表面化学反应过程。

5、由公式6.7解释两种极限情况p-142

6、公式6.9和6.11的两个重要结论G与Cg成正比，G与Y成正比；在Cg或者Y常数时，薄膜淀积速率将由ks和hg中较小的一个决定。

7、结合图6.6、6.7解释温度和输运系数hg对淀积速率的影响T对G，T》时，ks》hg→质量输运控制；T《时，ks《hg→表面化学控制；hg的影响，G增加，增大um或降低ss

8、Grove模型给出了我们哪两种思路的cvd系统1、表面化学反应控制CVD；2、质量输运控制CVD。

9、说明APCVDLPCVDPECVD各自的含义及特点。

含义：APCVD——常压化学气相沉积法；LPCVD——低压化学气相沉积法；PECVD ——等离子体增强型化学气相沉积法。

特点：APCVD制程发生在大气压力常压下,适合在开放环境下进行自动化连续生产。APCVD易于发气相反应，沉积速率较快，可超过1000A/min，适合沉积厚介质层。但由于反应速度较快,两种反应气体在还未到达硅片表面就已经发生化学反应而产生生成物颗粒,这些生成物颗粒落在硅片表面,影响硅片表面的薄膜生长过程,比较容易形成粗粗糙的多孔薄膜,使得薄膜的形貌变差.

低气压(133.3Pa)下的CVD较长的平均自由路径可减少气相成核几率,减少颗粒,不需气体隔离,成膜均匀性好；晶圆垂直装载和提高生产力；但是反应速率较低,需要较高的衬底温度。

APCVD 通常使用稀释的硅烷(在氮中占3%) 和LPCVD 使用纯硅烷。

PECVD低温下有高的沉积速率；射频在沉积气体中感应等离子体场；表面所吸附的原子不断受到离子与电子的轰击容易迁移使成膜均匀性好台阶覆盖性好；射频控制沉积薄膜的应力；反应室可用等离子体清洗。

10、CVD工艺中主要有哪两种硅源?各自的性质与特点是什么?

CVD工艺中主要有硅烷、四乙氧基硅烷(TEOS)。

硅烷：硅烷分子完全对称的四周体；不会形成化学吸附或物理吸附；硅烷高温分解或等离子体分解的分子碎片SiH3 SiH2 or SiH 很容易与基片表面形成化学键，黏附系数大；表面迁移率低，通常会产生悬突和很差的阶梯覆盖。

四乙氧基硅烷(TEOS)：四乙氧基硅烷(Si(OC2H5)4) ，也称正硅酸四乙酯，室温下为液态，化学性能不活泼，很安全。大型有机分子，TEOS分子不是完整对称的，可以与表面形成氢键并物理吸附在基片表面，表面迁移率高，好的阶梯覆盖、保形性与间隙填充，广泛使用在氧化物的沉积上。

主要特点：硅烷成本低，沉积速率快好；因为TEOS比硅烷热分解产物的黏附系数小一个数量级,所以TEOS在表面的迁移能力与再发射能力都很强,台阶覆盖性较好.

工艺集成

1、结合图10.1解释寄生mosfet的成因

2、如何消除此寄生fet方法：提高寄生场效应晶体管的阈值电压，使寄生场效应晶体管的阈值电压高于集成电路的工作电压。

3、简述“鸟嘴”现象的成因，以及消除此现象的方法方法：侧墙掩蔽隔离，浅槽隔离。

4、双极集成电路中主要采用什么隔离技术？会有什么不利影响？采用什么方法改进？采用pn结隔离；影响：1、隔离区较宽，使集成电路的有效面积较少，这对提高集成电路的集成度不利；2、隔离扩散引入了大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高；改进：深槽隔离

5、什么是cmos工艺中的阱？硅衬底上形成的、掺杂类型与硅衬底相反的区域。

6、什么是自对准工艺？以Mosfet为例举一个自对准工艺的应用

7、以图10.11为例简述双阱cmos ic工艺流程硅片准备→阱的制备→场区隔离→CMOS器件形成→多层金属互联→后部封装工艺。

第六章：金属化

24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。

互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。接触：芯片内部的器件与第一金属层间在硅片表面的连接；通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。充薄膜：填充通孔以便在两层金属间形成电连接。

24、纯铝系统

优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无需粘附层。能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产生腐蚀

缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅PN结退化甚至穿通。高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。3SiO2+4Al －> 3Si+2Al2O3铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。

25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。电迁移在金属中的小丘

改进措施：Al-Cu（4%）合金或Al-Si（1~2%）-Cu（2~4%）合金；采用溅射工艺以确保金属膜合金成分与靶一致。

26、克服铝系统缺点的措施：在铝中掺铜（2~4%），可以有效减缓电迁移；在铝中掺硅（1~2%），使硅在铝膜中达到饱和，

可以克服铝对硅的溶解；采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，可以避免铝膜的擦伤；Al –TiW –Pt –Si 互连系统

27、铜互联的好处/引入铜金属化：1. 低电阻率2. 功耗低－减少了线的宽度，降低了功耗3. 更高的集成密度－更窄的线宽更少的金属层4. 抗电迁移，比铝高四个数量级，更高的功率密度（电流密度）－铜不需要考虑电迁徙问题5. 更少的工艺步骤－用大马士革方法处理铜具有减少工艺步骤20到30%的潜力

采用铜互连的３个挑战：1. 扩散到氧化区和有源区。（重金属杂质）2. 刻蚀困难（干法刻蚀难以形成挥发性物质）铜不容易形成图形。3. 铜在较低温度下(<200

C)极易氧化，且不能生成保护层来阻止进一步的氧化。

29、解决办法：双大马士革中采用CMP，无需刻蚀铜;钨填充希望被用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”；用于多层金属中的其它金属连线用铜。双大马士革金属化：sio2沉积；siN刻蚀阻挡层沉积；确定通孔图形和刻蚀；沉积保留介质的Sio2；确定互连图形；刻蚀互连槽和通孔；沉积阻挡金属；沉积铜种子层；沉积铜填充；用CMP清除额外的铜；优点：避免金属刻蚀；在刻蚀好的金属线之间不再需要填充介质间隙，

1、金属化的用途ＭＯＳＦＥＴ栅电极材料——作为ＭＯＳＦＥＴ器件的一个组成部分，对器件的性能起着重要作用，互连材料——其作用是将同一芯片内部各个独立的元器件连接成具有一定功能的电路模块接触材料——直接与半导体材料接触，并提供电路模块与外部的连接点多晶硅可通过改变掺杂的类型和浓度来调节功函数，多晶硅与栅氧化层又具有很好的界面特性，而且多晶硅栅工艺还具有源漏自对准等特点。

2、集成电路中金属材料的基本要求1、与n+，p+硅或多晶硅能形成低阻的欧姆接触，即金属—硅接触电阻要小，能提供低阻的互连引线，从而有利于提高电路速度；2、长时期在较高电流密度负荷下，金属材料的输运问题不致引起金属引线失效，即抗电迁移性能要好；

3、与绝缘体，如sio2有良好的附着性；

4、耐腐蚀；

5、易于淀积和刻蚀；

6、易于键合，而且键合点能长期工作；

7、多层互连要求层与层之间的绝缘体性要好，层间不发生互相渗透和扩散，即要求有一个扩散阻挡层等。

3、AL适合集成电路制造的特性1、室温下的电阻率仅为2.7μΩ·cm；2、与n+和p+硅或多晶硅的欧姆接触电阻可低至10-6Ω/cm2；3、与硅和磷硅玻璃的附着性很好；

4、易于淀积和刻蚀。

4、Al-si接触中谁向对方扩散？si在Al中扩散。

5、结合问题4和公式9.11描述为什么会产生尖楔现象

6、结合图9.4解释为什么厚sio2膜的尖楔现象较为突出？

7、解决尖楔现象的方法为了解决Al的尖楔问题，一般用Al-si合金代替纯Al作为接触和互连材料。

8、什么是电迁移现象？在不改变al材料的情况下解决方法电迁移现象本质是导体原子与通过该导体电子流之间存在相互作用，当一个铝金属离子被热激发处于晶体点阵电位分布的谷顶的时候，当将受到两个方向相反的作用力。解决方法：结构的影响和竹状结构的选择。

11、多层互联技术的引入有何优点（延迟，电容，集成度）？1、互连线的延迟时间正比于互连线长度的平方，使用多层互连可以邮箱降低互连系统中最长互连线的长度；2、当连线间隔小于0.6um以后，连线的总电容随时间间隔的缩小而增加，从而导致线延迟增加；3、由于芯片集成度的增加，芯片与芯片之间的信息传输可以减少，这可以使整个系统工作速度加快。

12、多层互联技术是如何降低寄生电容的？

第七章光刻

光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形；

暗场掩膜版：其石英版上大部分被铬援盖亮场掩膜版：有大面积透明的石英，只有很细的铬图形

30、数值孔径(NA)：透镜收集衍射光的能力。

31、分辨率的计算R=K入/NA

31、影响分辨光刻胶上几何图形的能力的参数：波长、数值孔径和工艺因子。

32、焦深的计算DOF

2、Ulsi中对光刻的几点要求1、高分辨率2、高灵敏度的光刻胶

3、低缺陷

4、精密的套刻对准

5、对大尺寸硅片的加工。

3、涂胶前的si片处理方法一般需要经过脱水烘焙并涂上用来增加光刻胶与硅片附着能力的化合物。

4、一般采用哪种方式涂胶？转速对涂胶有什么影响？旋转涂胶；选择不同的光刻胶盒合适的旋转速度可以得到所对应工艺所需胶膜。

5、前烘的作用（三点）1、去除部分溶剂2、降低应力3、降低玷污。

6、前烘时间和温度控制不合适对光刻的影响温度过低→溶剂含量高，延长前哄时间，降低工作效率。温度过高→胶变性。

7、最优的前烘技术是？真空热平板烘烤

8、曝光的工艺原理（p214）1正胶：DQ(曝光) →乙炔酮→ICA羧酸（显影液，碱性）→中和反应2负胶，树脂戊二烯（有机溶剂，光照，感光剂）→自由基连接戊二烯形成交联

9、影响显影效果的主要因素1曝光时间2前烘的温度和时间3光刻胶的膜厚4显影液的浓度5显影液的温度6显影液的搅动情况等

10.坚膜的主要作用除去光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力，同时提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力。

14、干法和湿法腐蚀的各自优缺点湿法：优点：1、操作简单；2、成本低缺点：1、形貌不好控，不适合大高度图形加工。干法：优点：图形形貌好，缺点：成本高，损伤。

15、光刻工艺的主要流程有哪几步？什么是光刻工艺的分辨率？从物理角度看，限制分辨率的因素是什么？最常用的曝光光源是什么?

答：光刻的工艺流程共分7步：（1）涂胶，（2）前烘，（3）曝光，（4）显影，（5）坚膜（6）刻蚀，（7）去胶。分辨率是指线条和间隔清晰可辨时每mm中的线对数。从物理的角度看，

第十章刻蚀

刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。

刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。湿法腐蚀具有各向同性，造成侧向腐蚀。限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。刻蚀的主要材料：Silicon、Dielectric、Metal

有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。如：栅、金属互连线、通孔、接触孔和沟槽。

无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离)。

干法刻蚀与湿法刻蚀的比较优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。缺点：干法刻蚀对下层材料的差的刻蚀选择比、等离子体引起器件损伤和昂贵的设备。

第十一章扩散

扩散：掺杂总量及浓度分布受扩散时间和温度影响；形成特征尺寸较大；扩散温度较高，需氧化物或氮化物作为掩膜。离子注入：杂质总量及浓度分布受注入剂量、能量和推结时间及温度决定。适于小特征尺寸的芯片。注入温度较低，常用光刻胶作为掩膜。

离子注入的优点：离子注入能精确控制掺杂的浓度分布和掺杂深度，易制作极低浓度和浅结注入温度一般不超过400℃，退火温度也较低(650)℃，避免了高温过程带来的不利（如结的推移、热缺陷等）离子注入可选出单一的杂质离子，保证了掺杂的纯度离子注入扩大了杂质的选择范围；掩蔽膜可用SiO2、金属膜或光刻胶剂量在1011~1017离子/cm2较宽的范围内，同一平面内杂质分布的均匀性无固溶度限制

高温退火：激活杂质(950℃)，修复晶格损伤(500℃)

退火方法：高温炉退火：800-1000度退火30分钟，导致杂质的再扩散快速热退火：1000℃下短暂时间退火，减小瞬时增强扩散。

沟道效应：离子沿某些方向渗入的速度比其它方向大，使离子峰值在Si片更深处或呈现双峰值的杂质分布。

控制沟道效应的方法：注入时，倾斜硅片；掩蔽氧化层；硅预非晶化；使用质量较大的原子

倒掺杂阱：注入杂质浓度峰值在硅片表面下一定深度处，改进晶体管抵抗闩锁效应和穿通的能力

穿通：漏耗尽区向轻掺杂沟道区扩展，与源耗尽区连通的现象。防穿通注入的杂质位于临近源漏区的有源沟道下。

LDD：LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，以防止产生热载流子。

S/D注入：形成重掺杂区。As注入通常用来形成nMOS的源漏区；B或BF2注入用来形成pMOS的源漏区

多晶硅栅掺杂：在源漏区注入时，对多晶硅栅进行掺杂，以减小电阻。影响光刻线宽控制方法：低：填充高：去掉（磨削

传统平坦化技术：反刻玻璃回流；旋涂膜层

CMP技术的优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖不使用危险气体；减薄表面材料去除表面缺陷。

CMP技术的缺点新技术，工艺难度稍大；引入新缺陷；设备昂贵。

图形密度效应：图形间距窄的区域，即高图形密度区域，通常比宽图形间距区域的抛光速度快；

侵蚀：指在图形区域氧化物和金属被减簿，即抛光前后氧化层厚度的差。

1、扩散：将一定数量的某种杂志掺入到硅晶体中或其他半导体晶体中去，以改变点选性质。并视掺入的杂志数量，分布形式和深度都满足

2、扩散的几种形式间隙式和替位式扩散

3、间隙式杂质，跳跃几率表达式存在于晶格间隙的杂质称为间隙式杂质表达式：Pi=γ0e-wi/kT

4、替位式杂质，跳跃几率表达式占据晶格位置的外来原子称为替位式杂质，表达式：Pγ=γ0exp[(wv+ws)/kT].

5、为什么替位式杂质的运动相比间隙式杂质运动更为困难？因为替位式杂质首先要在近邻出现空位，同时还要求靠热涨落获得大于势垒高度Ws的能量才能实现替位运动。

6、菲克第一定律表述形式J=-D?C(x，t)/ ?x表述为：杂质在扩散流密度J正比于杂质浓度梯度，比例系数D定义为杂质在基体中的扩散系数

7、如何由菲克第一定律推出扩散系数的表达式推导：在单位时间内，替位原子由x-a/2处单位面积上跳跃x+a/2处的粒子数目为：C（x-a/2，t）Pva，而由x+a/2处单位面积上跳到x-a/2处的粒子数目为：C（x+a/2，t）Pva，在t时刻，通过x处单位面积的净粒子数目，即粒子流密度为：J（x，t）=C（x-a/2，t）Pva-C（x+a/2，t）Pva=-a2Pv?C（x，t）/?x，由它与菲克第一定律比较：D=a2Pv，则：D=a2υ0exp[-（Ws+Wv）/kT]=D0exp（-ΔE/kT）

8、菲克第二定律的表达式?C(x，t)/ ?t=?(D?C(x,t)/ ?t)/ ?x

9、扩散的两种经典模型，各自的边界条件和初始条件恒定表面源扩散：边界条件：①、C（0，t）=Cs，②、C（∞，t）=0；初始条件：C（x，0）=0，x>0；有限表面源扩散：边界条件：①、C（x，0）=0，x>h，②、C（∞，t）=0，初始条件：C（x，0）=Cs（0）=Q/h，0≤x≤h。

10、恒定源扩散的杂质浓度服从什么分布，其缺点？余误差函数分布，缺点很难通过温度来达到控制表面浓度Cs的目的。

11、有限表面源扩散杂质浓度服从什么分布？任何时刻的表面浓度是什么？高斯函数分布，Cs（t）=C（0，t）=Q/√ΠDt p＞0

12、为什么要用两步扩散法？希望得到低表面浓度的掺杂，但高温下杂质将发生固溶，使得表面浓度Cs大大高于预期值。

13、解释为什么在氧化层下方扩散能力得到加强？通过空位和间隙两种机制，在氧化界面附近产生大量间隙原子，过剩的间隙原子向内扩散同时，不断与空位复合，过剩的间隙原子浓度随温度而降低，表面处过剩间隙原子和替位原子相互作用，以替位-间隙交替运动。

14、什么是二维扩散？工艺生产中有什么启示横向扩散与纵向扩散同时进行的扩散称为二维扩散。启示：由于横向扩散的存在，实际扩散区域要比二氧化硅窗口的尺寸大，其后果是硅内扩散区域之间的实际距离比由光刻版所确定的尺寸要小。

1、简述两步扩散的含义与目的。

答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。

离子注入

1、离子注入的主要特点（优于扩散的）纯度高；精确控制注入到硅中的掺杂原子数目；低温，工艺灵活对化合物半导体伤害小；掺杂深度可通过控制离子束能量

高低来实现；衬底温度较低；不受杂质在衬底材料中的固溶度限制；横向效应比热扩散小。

2、什么是lss模型注入离子在靶内的能量损失分为两个彼此独立的过程：1、核碰撞（核阻止），2、电子碰撞（电子阻止），总能量损失是他们的和。

3、核阻止和电子阻止分别可视为哪两种模型？核阻止在电子屏蔽和库仑力作用下的弹性小球碰撞；电子阻止类似于黏滞气体的阻力。

5、注入离子的能量分为三个区域，分别作出解释低能区：在这个区域中核阻止本领占主要地位，电子阻止可以被忽略。中能区：在一个比较宽的区域中，核阻止本领和电子阻止本领同等重要，必须同时考虑。高能区：在这个区域中，电子阻止本领占主要地位，核阻止本领可以忽略。

6、什么是沟道效应？怎么避免？当离子注入的方向与靶晶体的某个晶向平行时，就会出现注入深度大于在无定形靶中的深度的现象叫沟道效应。第一、偏移晶向一定的角度；第二、在靶材料表面覆盖一层无定形材料薄膜。

7、离子注入怎样形成浅结？预先非晶化是一种是吸纳浅洁的比较理想方法。在注入离子之前，先以重离子高剂量注入，使硅表面变为非晶的表面层，这种方法可以是沟道效应减到最小，与重损伤注入层相比，完全非晶化层在退火后有更好的晶体质量。

8、注入离子与靶原子碰撞时出现的几种情况第一、若传递能量＜Ed，那么，就不可能有移位原子产生。被碰原子只在平衡位置振动，将获得的能量以振动能的形式传递给近邻原子，表现为宏观的热量。第二、在碰撞过程中，靶原子获得的能量大于Ed而小于2Ed，那么被碰原子本身可以离开晶格位置。称为移位原子，并留一个空位。第三、被碰原子本身移位之后，还具有很高的能量，在它的运动过程中，还可以使它碰撞的原子发生移位。

9、什么是级联碰撞？移位原子与入射离子碰撞而发生移位的原子，称为第一级反冲原子。与第一级反冲原子碰撞而移位的原子称为第二级反冲原子，依次类推，这种不断碰撞的现象叫级联碰撞。

10、注入离子在si衬底产生哪几种损伤？第一、在原本为完美晶体的硅中产生孤立的点缺陷或者缺陷群；第二、在晶体中形成局部的非晶区域；第三、由于注入离子引起损伤的积累而形成非晶层。

11、以B和AS为例计算80kev的轻离子与重离子对si衬底产生的损伤百分比

12、离子注入产生哪几种损伤？第一、简单晶格缺陷；第二、非晶层

13、退火的目的是什么？消除晶格损伤，并使注入的杂质转入替位位置以实现它激活。

14、什么是热退火？如果将注入有离子的硅片在一定温度下，经过适当时间的热处理，则Si片中的损伤就可能部分或绝大部分得到消除，少数载流子的寿命以这迁移率也会不同程度的得到恢复，掺入的杂质也得到一定比例的激活，这样的处理过程叫热退火。热退火的机理（分无定形和非无定形区域两种作用机理

17、常规退火的缺点（快速退火的目的）不能完全消除缺陷，而且又会产生二次缺陷，高剂量注入时的电激活率也不够高；增加表面污染，杂质再分布，破坏了离子注入技术固有优点，硅片变形。

18、离子注入机中，怎样选择所需要的离子？离子源→离子分析器→加速管→扫描系统→工艺室

19、什么是硅片充电？如何解决（二次电子喷淋）？

20、如果电荷数为1的正离子，在电势差200kev的电场中运动，它的能量是多少？

21、什么是投影射程？

2、扩散掺杂与离子注入掺杂所形成的杂质浓度分布各自的特点是什么？与扩散掺杂相比离子注入掺杂的优势与缺点各是什么?

答：扩散杂质所形成的浓度分布：杂质掺杂主要是由高温的扩散方式来完成，杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面，这些杂质浓度将从表面到体内单调下降，而杂质分布主要是由温度与扩散时间来决定。离子注入杂质所形成的浓度分布：掺杂离子以离子束的形式注入半导体内，杂质浓度在半导体内有个峰值分布，杂质分布主要由离子质量和注入能量决定。

(1).离子注入掺杂的优势:相对于扩散工艺，离子注入的主要好处在于能更正确地控制掺杂原子数目、掺杂深度、横向扩散效应小和较低的工艺温度，较低的温度适合对化合物半导体进行掺杂，因为高温下化合物的组分可能发生变化，另外，较低的温度也使得二氧化硅、氮化硅、铝、光刻胶、多晶硅等都可以用作选择掺杂的掩蔽膜，热扩散方法的掩膜必须是耐高温材料。

(2)离子注入掺杂的缺点:主要副作用是离子碰撞引起的半导体晶格断裂或损伤。因此，后续的退化处理用来去除这些损伤。

3、简述离子注入工艺中退火的主要作用。

答：由于离子注入所造成的损伤区及畸形团，增加了散射中心及陷阱能级，使迁移率和寿命等半导体参数下降。此外，大部分的离子在被注入时并不位于替位位置，未退火之前的注入区域将呈显高阻区。为（１）激活被注入的离子（使其变成替位杂质）；（２）恢复有序的晶格结构（如果是无定形结构，就谈不上替位杂质与间隙杂质）,其目的是恢复迁移率（减少散射中心）和恢复寿命（减少缺陷能级，减少陷阱），必须在适当的时间与温度下将半导体退火。

4、简述沟道效应的含义及其对离子注入可能造成的影响如何避免？

答：对晶体进行离子注入时，当离子注入的方向与与晶体的某个晶向平行时，一些离子将沿沟道运动，受到的核阻止作用很小，而且沟道中的电子密度很低。受到的电子阻止也很小，这些离子的能量损损失率很低，注入深度就会大于无定形衬底中深度，这种现象称为沟道效应。

沟道效应的存在，使得离子注入的浓度很难精确控制，因为它会使离子注入的分布产生一个很厂的拖尾，偏离预计的高斯分布规律。

沟道效应降低的技巧：（1）、覆盖一层非晶体的表面层、将硅晶片转向或在硅晶片表面制造一个损伤的表层。（2）、将硅晶片偏离主平面5-10度，也能有防止离子进入沟道的效果。（3）、先注入大量硅或锗原子以破坏硅晶片表面，可在硅晶片表面产生一个随机层。

8、与普通溅射法相比，磁控溅射的特点是什么？

答：普通溅射法有两个缺点：一是溅射方法淀积薄膜的速率低；二是所需的工作气压较高，这两者综合效果是气体分子对薄膜产生的污染的可能性提高。

磁控溅射：使电子的路径不再是直线，而是螺旋线，增加了与气体原子发生碰撞的几率，在同样的电压和气压下可以提高电离的效率，提高了沉积速率．该方法淀积速率可比其他溅射方法高出一个数量级，薄膜质量好。这是磁场有效地提高了电子与气体分子的碰撞几率，因而工作气压可以明显下降，较低的气压条件下溅射原子被散射的几率减小。这一方面降低了薄膜污染的倾向，另一方面也将提高入射到衬底表面原子的能量，因而可以很到程度上改善薄膜质量。

11、IC工艺中常用的间隙填充方法有哪些?简述各种方法的原理

间隙填充方法：1)沉积/蚀刻/沉积，硅烷和臭氧-四乙氧基硅烷氧化物薄膜

2)保形性沉积，O3-四乙氧基硅烷和钨CVD

3)高密度等离子体CVD

原理：1)沉积/蚀刻/沉积：先沉积一层SiO2膜，然后在沉积的间隙处进行蚀刻成一个“V”字形，最后在进行间隙填充。

2)保形性沉积：利用保形覆盖的方法在表面沉积相同厚度的薄膜。

3)高密度等离子体CVD：利用重度的离子轰击通常保持间隙开口为倾斜的，而且沉积是由下而上沉积，沉积与蚀刻同时发生。

12、多层互联线间的绝缘层通常是哪种介质选择这种介质的依据是什么?能否用热氧化法或高温CVD工艺制备此介质?为什么?

答：多层互联线间的绝缘层通常使用的介质材料包括：以硅烷为源的CVD SiO2用TEOS

通过PECVD得到的SiO2 PECVD得到的氮化硅，SOG HDP-CVD SiO2 低k介质。

选择上述介质的依据是由于上述介质满足如下特点：

(1) 低介电常数;(2)高击穿电压;(3)低泄露电流，体电阻率大于；(4)低表面电导，表面电阻率大于；(5)不会吸湿；(6)低的薄膜导致的应力；(7)与铝膜的附着性要好，对附着性差的金属，在金属层与介质层之间需要使用衬垫层；(8)与上下介质层的附着性要好；(9)温度承受能力在500摄氏度以上；(10)易刻蚀（湿法或干法刻蚀）；(11)答应氢气氛围下加工没有电荷或偶极矩的聚集区；(12)没有金属离子；(13)好的台阶覆盖且不形成凹角；(14)好的厚度均匀性；(15)对掺杂的氧化层，好的掺杂均匀性；（16）低缺陷密度；(17)无挥发性残余物存在。

不能用热氧化法和高温CVD工艺制备此介质。1）热氧化法必须在硅表面才能形成二氧化硅，多层互联线间很少有这样的硅表面。2）多层互联线所用的金属材料大多不能承受过高的温度。如互联线材料铝，铝的熔点较低大约在400摄氏度，温度较高时就破坏了原有的走线。同时，由于工艺中的诸多现象受高温的影响。13、画图说明IC工艺中的接触孔或通孔的金属化系统。

接触孔或通孔的金属化系统通常使用CVD钨方法和两步高温溅射铝这两种方法。

（1）使用CVD钨方法如图所示，通过沉积钨薄膜，进行回刻除去多余的钨，可以实现对垂直通孔很好的填充。为了增加钨与下层金属的附着能力，通常在CVD沉积钨之前需要生长一层TiN或TiW作为附着层，在回刻完成以后，为了避免钨与铝直接接触，还需要生长一层阻挡层，通常使用TiN。

（2）两步高温溅射铝法，利用铝在高温下具有的较高的表面迁移率，可以有很好的台阶覆盖能力的耐性，实现对垂直通孔的完全填充，一般先在较低温度下溅射生长一层钝铝，然后在较高温度（350~400℃）下溅射生长Al、Cu；第一层覆盖通孔的侧壁和底部，并作为第二层的种子层，第二层实现对通孔的完全填充。14、简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。

在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。

（a）关于ECMP(电化学机械研磨方法)，其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。但是，ECMP的必要条件是底座盘应具备导电性。

（b）关于电解研磨ECP方法，利用电镀的逆反应。从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。（c）关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法（Wet Etching）实现的。关于湿式刻蚀法虽然对于平坦化无能为力，但是，若把圆片一面旋转一面加工，则产生各向异性，体现出平坦化能力。

限制分辨率的因素是衍射。最长用的曝光光源是紫外光。

16、氮化硅的主要特点是什么？IC工艺中有哪些地方用到它？那为什么不使用氮化物作为PMD层？

（1）高介电强度>1 x 107 V/cm、高介电常数k = 7.0、对水气与可移动离子的阻挡性佳(Na+)、氮化物紫外线无法穿透

（2）很适合于作钝化层，因为它有非常强的抗扩散能力尤其是纳和水汽在氮化硅中的扩散系数很小;通过PECVD可以制备出具有较低压应力的氮化硅膜;可以对底层金属进行保形覆盖;薄膜中的针孔很少.还可以作PSG 或BPSG的扩散阻挡层

LPCVD氮化硅薄膜需要较高的沉积温度(700~800℃)可用作电容的介质层不适合作钝化层；PECVD氮化硅薄膜沉积温度低(200~400℃)适合作钝化层。

在ULSI中的主要应用：（1）集成电路最终钝化层和机械保护层（尤其是塑料封装的芯片）；（2）硅选择性氧化的掩蔽膜；（3）DRAM电容中作为O-N-O叠层介质中的一种绝缘材料；（4）作为MOSFETs的侧墙；（5）作为浅沟隔离的CMP停止层。

（3）氮化硅有较高的介电质常数；使用氮化硅当做互连线间的介电质会造成较长的RC 时间延迟，影响电路的速度；薄的氮化物层(~ 200 A)在PMD的应用是当做扩散阻挡层防止磷与硼从BPSG扩散进入源极/漏极。

1.简述提高β的工艺途径1）：减小基区宽度，因为β与基取宽度成反比。2）：减小Rse/Rsb值，即发射区与基区掺杂浓度的比值要尽量大，这样可

提高发射极的注入效率。3）：减少复合，即要求载流子寿命大。可通过低温扩散、表面钝化等工艺来实现。

2.微电子器件对接触和互连有什么要求？获得良好欧姆接触的方法有哪几种？

答：对接触和互连有的基本要求有：1）能形成良好的欧姆接触；2）互连材料具有低的电阻率和良好的稳定性；3）可被精细刻蚀；4）易淀积成膜；5）粘附性好；6）强的抗电迁移能力；7)便于键合。获得良好欧姆接触的方法有：1）高掺杂欧姆接触；2）低势垒欧姆接触；3）高复合欧姆接触。

3.X光衍射晶体定向的基本原理是什么？答：1）入射角λ应满足：nλ=2dsinθ；2）晶面密勒指数（hkl）应满足：h2+k2+l2=4n-1(n为奇数)，以及

h2+k2+l2=4n(n为偶数)。

4.简述电子束曝光的特点答：1）优点：分辨率比关学曝光高；无需光刻板；曝光自动化，加工精度高；在真空中进行；可直接观察曝光的质量。2)缺点：设备复杂，成本高；产量低；存在邻近效应。

1.简述Na+对器件性能的影响以及降低Na+的措施。

答：氧化层中的Na+即使在低于200℃的温度下也有很高的扩散系数，而且以离子状态存在，其迁移能力因氧化层中的电场而显著提高。影响：1）引起MOS器件阈值电压不稳；2）可动的Na+在Si-SiO2界面分布的不均匀性还将引起局部电场的增强，从而引起MOS晶体管栅极的局部击穿。

措施：1）使用含氯的氧化工艺；2）用氯周期性地清洗管道、炉管和相关的容器；3）使用超纯净的化学物质；4）保证气体及气体传输过程的清洁。

2.简述离子注入沟道效应的影响以及减小沟道效应的途径。

答：对晶体靶进行离子注入时，当离子注入方向与靶晶体的某个晶向平行时，就会出现沟道效应。在这种情况下，一些离子将沿沟道运动，注入深度就会大于在无定形靶中的深度。由于沟道效应，很难控制注入离子的浓度分布，并使注入离子的分布产生一个很长的拖尾。

措施：1）注入方向与晶体主轴方向偏离；2）在晶体表面覆盖介质膜。

3.多晶硅、氧化硅、氮化硅干法刻蚀中采用哪些刻蚀气体，其主要有很强的化学活性的腐蚀基是哪一种？其刻蚀过程的主要反应原理？

答：1）多晶硅：①、多晶Si刻蚀：氟化物（各向同性），Cl2、HCl、SiCl4（各向异性）；腐蚀基F*、Cl*。Si+ 4F*（Cl*）→SiF4（SiCl4）↑②、多晶Si化金属：CF4、SF6、Cl2、HCl；腐蚀基F*、Cl*。WSi2+12 F*（Cl*）→2SiF4（SiCl4）↑+W F4（WCl4）↑2）氧化硅CF4、CHF3、C2F6、SF6、C3F8；腐蚀基F*。SiO2+ 4F*→SiF4↑+O2↑3）氮化硅CF4或CF4+O2（SF6、NF3）；腐蚀基F*。Si3N4+ 12F*→3SiF4↑+2N2↑

4.简述如何降低互连延迟？答：1）减小引线电阻：选用电阻率较低的金属做引线；增加引线宽度和厚度。2）减小引线电容：减小引线宽度；选用介电常数小的介质层；增加介质层厚度。

5.简述多层互连对VLSI的意义。答：1）提高VLSI的集成密度；2）降低互连线导致的延迟时间。

1．什么是金属铝的电迁移现象？电迁移对器件可靠性有什么影响？答：在大电流密度作用下，导电电子与铝金属离子发生动量交换，使金属离子沿电子流方向迁移。迁移使金属离子在阳极端堆积，形成小丘或须晶，造成电极间短路；在阴极端形成空洞，导致电极开路。

2．二氧化硅薄膜在半导体器件生产上有哪些应用？

答：①杂质扩散的掩蔽膜；②器件薄膜的钝化、保护膜；③IC隔离介质和绝缘介质；④MOS电容介质；⑤MOSFET的绝缘栅介质。

Moore定律：集成电路的集成度每3年增长4倍；特征尺寸每3年减小倍。分辨率：表征光刻精度，即光刻时所能得到的光刻图形的最小尺寸。

结深：pn结的几何位置与扩散层表面的距离。或：掺杂浓度等于衬底浓度时的扩散深度。方块电阻：结深为Xj的一个正方形扩散层的薄层电阻,即(Ω/□)

欧姆接触：当金属与半导体的接触电阻小到可忽略不计时，称为欧姆接触。延层和衬底为同种材料。也称子

化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。

物理气相沉积：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜

溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底成薄膜的方法。

蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

替位式扩散：占据晶格位置的外来原子称为替位杂质。只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上

间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。

恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。

保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

湿氧氧化：氧化（氧气）中携带一定量的水气，氧化特性介于干氧与湿氧之间。

恒定源扩散：在扩散过程中，硅片表面的杂质浓度Ns始终保持不变。例如，基区、发射区的预淀积，箱法扩散。

扩散系数：描述粒子扩散快慢的物理量，是微观扩散的宏观描述。

外延：一种在单晶或多晶衬底上生长一层单晶或多晶薄膜的技术。（在单晶或多晶衬底上，沿其原来的结晶方向，生长一层道导电类型、电阻率、晶格结构等符合要求的新单晶的过程。）

分辨率：光刻时所能得到的光刻图形的最小尺寸，用来表征光刻的精度。

速度附面层：外延生长时，流体速度分布收到扰动的区域，也称滞留层。其厚度定义为，在该处的流速是自由流体流速的99%。

互连：将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；

阱：在衬底上形成的、掺杂类型与衬底相反的区域称为阱；

非桥键氧：在SiO2中只与一个Si原子连接的氧为非桥键氧；

平均投影射程RP：平均投影射程就是射程的平均值，也就是离子注入深度的平均值；

再分布：再分布是将由预淀积引入的杂质作为扩散源，在较高温度下进行扩散。扩散的同时也往往进行氧化。再分布的目的是为了控制表面浓度和扩散深度。

1.在LPCVD中，由于hG>>kS,即质量转移系数远大于表面反应速率常数，所以，LPCVD系统中，淀积过程主要是质量转移控制__错__

2.预淀积是在较低温度下（与再分布相比），采用恒定（表面）源扩散方式，在硅片表面扩散一层数量一定、按余误差函数形式分布的杂质。

6．扩散只用于浅结的制备错__ 8．干法刻蚀适用于细线条。

7．不论正胶或负胶，光刻过程中都包括如下步骤：①涂胶②_前烘___③曝光④显影⑤_坚膜__⑥刻蚀⑦_去胶___。

9．曝光后显影时感光的胶层溶解了，没有感光的胶层不溶解留下了，这种胶称为正胶。

10．CMP是chemical mechanical polishing(化学机械抛光)的英文缩写。

11．CVD是chemical vapor deposition(化学气相淀积)的英文缩写。

1．在温度相同的情况下，制备相同厚度的氧化层，分别用干氧，湿氧和水汽氧化，哪个需要的时间最长？（A）A.干氧 B.湿氧 C.水汽氧化

2．二氧化硅膜能有效的对扩散杂质起掩蔽作用的基本条件有哪些_B ①杂质在硅中的扩散系数大于在二氧化硅中的扩散系数②杂质在硅中的扩散系数小于在二氧化硅中的扩散系数③二氧化硅的厚度大于杂质在二氧化硅中的扩散深度④二氧化硅的厚度小于杂质在二氧化硅中的扩散深度A.②④B.①③C ①④ D.②③

3．离子注入与热扩散相比，哪个横向效应小（A ） A.离子注入 B. 热扩散

1.单晶Si 片的制备工艺流程

答：a）石英沙 金硅（粗硅）：SiO2 +C = Si+CO2 ；b) 冶金硅粉末+HCl 氯硅烷：将冶金硅压碎，制成冶金硅粉，通过与无水HCl 反应生成粗三氯硅烷，利用各组分沸点的不同来达到分离杂质的目的，通过气化和浓缩提纯三氯硅烷；c) 三氯硅烷+H2 晶电子纯硅：精馏后的三氯硅烷，被高纯度H 带入“西门子反应器”还原。d) 熔融的多晶电子纯硅（EGS） 晶硅锭：①直拉法②区熔法e) 整型处理：去掉两端、径向研磨、定位边；单晶硅锭切片、磨片倒角、刻蚀、抛光；激光刻号，封装。

2.两种拉单晶的方法（CZ、FZ）及其特点

答：直拉法：在石英坩埚中将多晶硅熔融，上面用单晶硅籽晶直接拉成单晶硅锭。特点：便宜；大的硅片尺寸（直径300mm）；材料可回收利用。

区熔法：将材料局部熔化，形成狭窄的熔区，然后令熔区沿着材料缓慢移动，利用分凝现象来分离杂质，生长单晶体。特点：更纯的单晶硅（无坩埚）；更贵，硅片尺寸小（150mm）；主要用于功率器件。

3.单晶硅中硅的原子密度

4.在硅半导体中形成替位式杂质的条件，可能的掺杂元素主要哪些？

答：形成替位式杂质的条件：（1）原子大小：与原晶格上的原子大小接近。（2）原子外部电子壳层和晶体结构具有相似性。可能元素：Ⅲ、Ⅴ族元素B、P、As。

1.热氧化法答：Si 与氧或水汽等氧化剂在高温下发生化学反应生成SiO2。

2.SiO2在集成电路中的应用主要哪些？

答：①自然层：无用②屏蔽层：离子注入③遮蔽层：扩散④场区氧化层及介局部氧化物：隔离⑤衬垫层：避免氮化物的强应力在Si 中缺陷⑥牺牲层：消除Si 表面缺陷。⑦栅氧化层：栅极介质层。⑧阻挡层：浅沟隔离STI。

3.热氧化法常用的氧化源有哪些？采用不同氧化源制备SiO2，其各自的特点是什么？

答：①氧气（干氧氧化，薄膜均匀致密，生长速率慢）②水汽（水汽氧化，生长速率快，薄膜疏松，特性不好）③氢气与氧气（水汽氧化、湿氧氧化，氢气氧气摩尔比不同时，效果介于前两种之间）④含氯气体（掺入其它氧化剂中，使栅氧中可移动离子最小）

4.在集成电路工艺中，制备厚的SiO2层主要采用什么氧化方式，其主要优点是什么？

答：采用的是干氧-湿氧-干氧相结合的氧化方式。这种氧化方式既保证SiO2表面和Si-SiO2 界面质量，又解决了生长效率的问题。

5.根据迪尔-格罗夫模型，定性分析在洁净的硅表面热氧化生长SiO 的生长过程。

答：(1)先是反应控制，主要控制因素是温度。(2)随温度上升，SiO2 厚度上升，转为输运控制。(3)输运控制中，气流速率为主要影响因素。

6.决定氧化速率常数的两个重要工艺参数答：氧化温度，氧化剂分压。

7.如图，分析氧化速率与晶面取向的关系，并指出氧化温度、氧化时间的影响

答：①抛物型氧化速率常数B，与硅衬底晶向无关；②线性氧化速率常数B/A 则强烈地依赖于晶面的取向；③当氧化温度升高时，晶面取向对线性氧化速率的影响减小：④如果氧化时间很长，也就是说当氧化层很厚时，氧化速率受抛物线型氧化速率常数控制，晶面取向对线性氧化速率的影响不再起作用。

1.描述菲克第一定律, 给出扩散流密度的一维表达式, 并说明杂质在半导体中的扩散系数与什么因素有关?

答：菲克第一定律：如果在一个有限的基体中杂质浓度C(x, t)存在梯度分布，则杂质将会产生扩散运动，杂质的扩散流密度J 正比于杂质浓度梯度C/x ，比例系数D定义为杂质在基体中的扩散系数。

扩散流密度的一维表达式为D 依赖于扩散温度、杂质的类型以及杂质浓度等

2.杂质原子的扩散方式（两大类）

答：①间隙式扩散：间隙式杂质从一个间隙位置到另一个间隙位置的运动称为间隙式扩散。②替位式扩散：替位杂质从一个晶格位置扩散到另一个晶格位置。3.简述两步扩散工艺过程及作用

答：第一步：预扩散或者预淀积工艺过程：在较低温度下，采用恒定表面源扩散方式。在硅片表面扩散一层数量一定，按余误差函数形式分布的杂质。作用：控制扩散杂质的数量。第二步：主扩散或者再分布。工艺过程：将由预扩散引入的杂质作为扩散源，在较高温度下进行扩散。作用：控制表面浓度和扩散深度。

4.考虑Si 中的点缺陷, 说明B 和P 杂质在Si 中的扩散机制.

答：考虑到点缺陷，B 和P 是靠空位扩散和间隙扩散两种机制进行扩散运动的。①替位型杂质扩散机制：杂质原子运动到近邻的空位上②间隙方式进行扩散运动：当它遇到空位时可被俘获，成为替位杂质；也可能在运动过程中“踢出”晶格位置上的硅原子进入晶格位置，成为替位杂质，被“踢出”硅原子变为间隙原子。

③最终杂质分布服从高斯分布

5.什么是氧化增强扩散? 说明B 和P 的氧化增强扩散机理.

答：氧化增强扩散：杂质在氧化气氛中的扩散，与中性气氛相比，存在明显的增强。B：硅氧化时，在Si-SiO2 界面附近产生了大量的间隙Si 原子，这些过剩的间隙Si 原子在向硅内扩散的同时，不断与空位复合，使这些过剩的间隙Si 原子的浓度随深度而降低。在表面附近，过剩的间隙Si 原子可以和替位B 相互作用，从而使原来处于替位的B 变为间隙B。当间隙B 的近邻晶格没有空位时，间隙B 就以间隙方式运动；如果间隙B 的近邻晶格出现空位时，间隙B 又可以进入空位变为替位B。这样，杂质B 就以替位-间隙交替的方式运动，其扩散速度比单纯的替位式扩散要快。而在氮化硅保护下的硅不发生氧化，这个区域中的杂质扩散只能通过空位机制进行扩散，所以氧化区正下方B 的扩散结深大于氮化硅保护区正下方的扩散结深。P：磷在氧化气氛中的扩散也被增强，其机制与硼相同。

6.扩散工艺分类及其特点

答：一、固态源扩散①开管扩散：重复性和稳定性都很好。②箱法扩散：硅表面浓度基本由扩散温度下杂质在硅中的固溶度决定，均匀性较好。③涂源法扩散：表面浓度很难控制，而且又不均匀；二、液态源扩散优点：系统简单，操作方便，成本低，效率高，重复性和均匀性都很好。三、气态源扩散特点：一般先在硅表面进行化学反应生成掺杂氧化层，杂质再由氧化层向硅中扩散。

7.什么是快速气相掺杂与气体浸没激光掺杂？说明他们各自的特点及二者的异同点。

答:快速气相掺杂：一种利用快速热处理过程(RTP)将掺杂剂从气相直接向硅中扩散、并能形成超浅结的快速掺杂工艺。气体浸没激光掺杂：用激光器产生高能量密度的短脉冲激光，照射处于气态源中的硅表面,硅表面因吸收能量而变为液体层，同时气态掺杂源由于热解或光解作用产生杂质原子，通过液相扩散，杂质原子进入这个很薄的液体层，当激光照射停止后，已经掺有杂质的液体层通过固相外延转变为固态结晶体。同时，杂质也进入激活的晶格位置。特点：RVD：它并不受注入所带来的一些效应的影响。GILD：体内的杂质分布没有受到任何扰动，可根据需要控制激光能量密度和脉冲时间达到控制掺杂深度的目的。

相同：掺杂源均为气态，都形成浅结。不同：掺杂后，杂志分布均匀程度不同。RVD 杂质分布为指数形式，形成缓变结。GILD 杂质分布较均匀，形成突变结。离子注入的概念

答：离子注入技术是用一定能量的杂质离子束轰击要掺杂的材料（称为靶，可以是晶体，也可以是非晶体），一部分杂质离子会进入靶内，实现掺杂的目的。

2.离子注入如何控制掺杂浓度和深度？

答：离子注入深度通过控制离子束能量来控制，而掺杂浓度的控制可通过控制注入离子剂量来实现。

3.说明离子注入深度与入射离子能量和入射离子种类（质量）的关系。

答：①入射离子能量越大，深度越大。②在能量一定的情况下，轻离子比重离子的射程要深。

4.什么是沟道效应，如何避免沟道效应？

答：沟道效应：当离子注入的方向与靶晶体的某个晶面平行时，将很少受到核碰撞，离子将沿沟道运动，注入深度很深。由于沟道效应，使注入离子浓度的分布产生很长的拖尾。为了避免沟道效应，可使晶体的主轴方向偏离注入方向，使之呈现无定形状态，会发生大量碰撞。

5.对于轻杂质，形成浅结非常困难，可以采取哪些措施？

答：①降低注入离子能量：注入离子能量几个keV；但是在低能情况下，沟道效应变得非常明显，需要增大偏离角度。在低能注入时，离子束的稳定性是一个问题，由于空间电荷效应，离子束发散。解决办法是采用宽束流，降低束流密度。

②预先非晶化：注B 前，先以重离子高剂量注入，使Si 形成非晶表面层。

6.离子注入掺杂后，热退火的目的是什么？

答：使硅片中的损伤, 部分或绝大部分消除，少子寿命和迁移率得到恢复，掺入的杂质被激活。

7.快速退火技术的主要优点是什么？

答：退火区域受热时间非常短，因而损伤区中杂质几乎不扩散，衬底材料中的少数载流子寿命及其他电学参数基本不受影响。避免杂质再分布。

离子注入的特点

答：①离子注入深度通过控制离子束能量来控制，而掺杂浓度的控制可通过控制注入离子剂量来实现。是两个独立控制过程。②由于离子注入的直进性，横向效应比热扩散小很多，这一特点有利于器件特征尺寸的缩小。③离子注入时，衬底一般是保持在室温或低于400℃，可选掩蔽膜很多，如光刻胶、SiO2、Si3N4 和Al 等。而扩散必须是能耐高温的材料。④注入离子是通过质量分析器选取，纯度高，能量单一，保证了掺杂纯度不受杂质源纯度的影响。⑤可以精确控制掺杂原子数目，注入剂量的范围较宽，同一平面内的杂质均匀性和重复性可精确控制在±1％以内。⑥离子注入时的衬底温度低，避免了高温扩散所引起的热缺陷。

物理气相沉积

答：PVD 通常指满足下面三个步骤的薄膜生长技术: ①所生长的材料以物理方式由固体转化为气体；②生长材料的蒸气经过一个低压区域到达衬底；③蒸气在衬底表面上凝结，形成薄膜。

2.采用蒸发工艺进行薄膜沉积时，蒸发源的加热方式主要有几种？各自的特点是什么？

答：①电阻加热蒸发：欧姆热，最简单、常用。②电子束蒸发源：高能聚集电子束，微区，虚坩埚避免交叉污染。③脉冲激光源蒸发：高能聚集激光束，高熔点材料，局部区域，入射深度小，蒸发只发生在靶材表面。④高频感应源蒸发：蒸发速率大，温度均匀，价格贵,需屏蔽。

什么是溅射？

答：一定能量的入射离子对固体表面进行轰击，在与表面原子碰撞过程中发生能量和动量转移，将固体表面的院子溅射出来。

4.离子对物体表面轰击时可能发生几种情况，溅射和离子注入都是可能发生的物理过程之一，这主要取决于什么？

答：四种情况。取决于入射粒子能量。

5.溅射主要分为几种溅射方式？各自的特点是什么？

答：①直流溅射：工作气压对溅射率以及薄膜的质量都有很大的影响。靶材应具有较好的导电性②射频溅射：适用于各种金属和非金属材料，可使气体离子对其产生自发的轰击和溅射。优点，电子利用率高，反复加速，自发低电位。①②缺点：淀积速率较低；溅射所需工作气压高。③磁控溅射：这种方法淀积速率可以比其他溅射方法高一个数量级，工作气压可以明显降低，一方面降低了薄膜污染的倾向，另一方面也将提高入射到衬底表面原子的能量，在很大程度上改善薄膜的质量。④反应溅射：采用以纯金属作为溅射靶材，生成特定的化合物；随着活性气体压力和溅射功率的增加，靶材表面也可能形成一层化合物，这可能会降低材料的溅射和淀积速率。

6.两种PVD 技术（蒸发和溅射）的特点各是什么？

答：溅射特点：①溅射过程中入射离子与靶材之间有很大能量的传递。因此，溅射出的原子从溅射过程中获得很大的动能。由于能量的增加，可以提高溅射原子在淀积表面上的迁移能力、改善了台阶覆盖和薄膜与衬底之间的附着力。②在沉积多元合金薄膜时，化学成分容易控制。蒸发特点：①优点：较高的沉积速率，相对高的真空度，较高的薄膜质量等。②缺点：台阶覆盖能力差；沉积多元合金薄膜时，组分难以控制。

1. 化学气相沉积

答：化学气相淀积(Chemical Vapor Deposition)，简称CVD，是把含有构成薄膜元素的气态反应剂或者液态反应剂的蒸气，以合理的流速引入反应室，在衬底表面发生化学反应并在衬底上淀积薄膜。是制备薄膜的一种重要方法。

2. 根据Grove 模型，分析化学气相沉积中Cg、T、Um 对薄膜沉积速率的影响，并指出不同条件下生长速率的控制机制。

答：①Cg：沉积速率与反应剂浓度C 成正比。在反应剂浓度C 为常数时，薄膜淀积速率由k 和h 中较小的一个决定。当h >>k 时，淀积速率受表面化学反应速率控制。当h <

3. 简述APCVD、LPCVD、PECVD 三种常用的CVD 系统各自的特点。

答：APCVD：淀积速率高；气相成核，台阶覆盖性和均匀性比较差；质量输运控制。LPCVD：均匀性和台阶覆盖等方面比APCVD 好；降低压强以降低气相成核；表面反应控制。沉积速率低，工作温度高。PECVD：低温淀积是PECVD 的一个突出优点，淀积的薄膜具有良好的附着性、低针孔密度、良好的阶梯覆盖及电学特性。表面反应速率控制型。

4. TEOS/O 技术淀积SiO 薄膜的优点和存在的问题。

答：优点：很高的淀积速率。由TEOS/O 方法淀积的二氧化硅薄膜有非常好的保形性，可以很好地填充深宽比大于6:1 的沟槽，以及间距为0.35m 金属线之间的间隙，而不形成空隙。存在的问题：①淀积速率依赖于薄膜淀积的表面材料（Si/SiO ）。②此方法淀积的氧化层中含有一些Si-OH 键，暴露在空气中，比PECVD 的二氧化硅层更容易吸收水汽，由于与空气中的水汽反应，薄膜的机械应力也会发生变化。③因此一般在TEOS/O 淀积SiO 层上面再用PECVD 方法淀积一层SiO 作为保护层。此方法淀积的SiO 层就像三明治一样夹在两层PECVD 的SiO 层之间，形成了三层的绝缘层结构。

5. 在LPCVD 系统中，减轻气缺现象影响的主要方法是什么？

答：在水平方向上逐渐提高温度采用分布式的气体入口。增加反应室中的气流速度

1.什么是外延？生长速率控制机制？

答：外延是指在单晶衬底(如硅片)上，按衬底晶向生长单晶薄膜的工艺过程。生长有外延层的硅片称为外延片。控制机制：质量输运控制。

2.外延薄膜的生长模型是？

答：晶体表面台阶的横向运动，即为二维层状生长模型。

3.减少自掺杂效应的方法？

答：(1) 为了减小B 的自掺杂，尽量降低外延生长温度。但对于As 杂质无效。2) 对于n 型衬底，应该使用蒸气压低并且扩散速率也低的杂质作为埋层杂质。

3) 对于重掺杂的衬底，使用轻掺杂的硅来密封重掺杂衬底的底面和侧面，进而减少杂质的外逸。(4)外延系统应当工作在低压条件下，由衬底逸出的大部分杂质被主气流带出反应室。(5) 使用经过离子注入的埋层来降低衬底表面的杂质浓度。(6) 在埋层或者衬底上生长未掺杂的薄膜（本征层）来避免衬底中的杂质外逸，之后再进行原位掺杂。(7) 应当避免在高温下采用HCl 对衬底进行腐蚀，或者在腐蚀之后使用低温气流除去因腐蚀外逸的杂质。

4.为什么要采用低压外延？

答：在低压情况下，杂质的扩散速度加快，由衬底逸出的杂质能快速穿越边界层而被排出反应室，从而降低了自掺杂效应对外延层中杂质浓度和分布的影响，可以得到陡峭的杂质分布。

5.采用硅烷热分解法外延的优点是什么？存在的问题及如何解决？

答：优点：①反应是不可逆的，没有卤化物产生，不存在反向腐蚀效应。

②反应温度较低，600℃以上即可发生分解反应，减弱了自掺杂效应和扩散效应，使界面两边的杂质浓度接近突变型分布。③硅烷热分解法外延过程中杂质玷污较少，硅烷纯度很高时可制备高电阻率的外延层。问题①SiH 可以在气相中自行分解，造成过早核化，对外延层的晶体结构产生重要影响，甚至生成多晶。解决：

加大气体流量，选定合适温度，在反应气氛中加入适量的HCl，都可以减少气相核化的影响。问题②同其他氯的硅化物相比，SiH 非常容易氧化形成硅粉。解决：尽量避免氧化物质和水汽的存在，否则就会影响外延层的质量。问题③SiH 热分解生长的外延层，其缺陷密度常常比SiCl 氢还原法外延的高。问题④对反应系统要求高。

6.SOS 技术的主要优点和缺点？

答：优点：①寄生电容小，对高速和高集成度的电路特别有利。在亚微米器件中，衬底浓度比常规MOS 器件的衬底浓度高，寄生电容更大，因此随集成电路特征尺寸的缩小，SOI 技术应用前景更好。②提高了器件的抗辐射能力。③抑制了CMOS 电路的闩锁效应。④工艺比体硅CMOS 工艺简单。

缺点：①热失配。由于所有绝缘体的热膨胀系数均比硅高，在单晶硅膜内产生应力，使外延层缺陷增多，从而影响外延层和器件的性能②晶格失配。导致外延膜中的缺陷密度非常高，特别是当硅膜非常薄时，缺陷密度更高。

7.分子束外延的主要特点

答：①超高真空系统，大大降低了反应室内残余气体，保证了外延层的高纯度。提高了对层厚控制的准确度，使生长的界面接近原子级尺度。可以采用原位分析手段，实现对生长过程的监控②MBE 装置中配有比较齐全的测量、分析、监控等设备，才能生长出高质量的外延层。③低生长温度（400-900℃），低生长速率（~?/s）。

8.MBE 设备的三个主要组成部分

答：①超高真空系统②生长系统③测量、分析、监控系统。

1.简述光刻的工艺流程

答：涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶。

2.什么是光刻的分辨率，若曝光波长为λ，理论最高分辨率是多少？答：1/λ

3.如何改善光刻中的驻波效应？答：在光刻胶层表面或底部使用抗反射涂层(ARC)，同时在曝光后进行烘焙(PEB)。

4. 比较分析接触式光刻、接近式光刻和投影光刻。

答：①接触式曝光：与接近式相同，唯一的区别是掩模版与硅片是紧密接触，因此接触式曝光的分辨率优于接近式曝光。掩模版和硅片紧密接触容易引入大量的工艺缺陷，成品率太低。②接近式曝光：掩模版与硅片之间有一小的间隙，必须考虑这种情况下衍射对分辨率的限制。只能用于3 μm 以上的工艺。③投影光刻：投影系统的最小间隔为0.61 λ/NA,主要是受衍射限制，可以达到亚微米水平,已成为3μm 以下的主要光刻方法。

5.离轴照明的优点。

答：离轴照明技术在不改变工作波长、投影物镜的数值孔径与光刻胶工艺的条件下，就能提高光刻分辨率，优化焦深，

6.6. 电子束光刻中，产生邻近效应的原因是什么？

答：电子在光刻胶中发生散射，可以将散射分为前向散射和背散射，前向散射的散射方向与电子束入射方向的夹角θ很小，只导致曝光图形的轻微展宽。背散射将使大面积的光刻胶层发生程度不同的曝光，最终使大面积的图形模糊，因此造成电子束曝光所形成的图形出现畸变，产生邻近效应。

7.7.什么是干法刻蚀、湿法腐蚀及其主要特点。

答：干法刻蚀：利用等离子体激活的化学反应或者是利用高能离子束轰击去除物质的方法。干法刻蚀特点：①各向异性，纵向的刻蚀速率远大于横向的刻蚀速率；

②离子对光刻胶和无保护的薄膜同时进行刻蚀，选择性比湿法腐蚀差。湿法腐蚀：通过腐蚀溶液与被腐蚀薄膜进行化学反应，除去没有被光刻胶保护的薄膜。优点：工艺简单；腐蚀的选择性较高。缺点：各向同性的腐蚀，存在侧向腐蚀。

8.8.反应离子刻蚀。

答：介于溅射刻蚀与等离子刻蚀之间的刻蚀技术，同时利用了物理溅射和化学反应的刻蚀机制。特点：可以灵活地选取工作条件以求获得最佳的刻蚀效果，同时具有较好的选择性和各向异性。

9.1.什么是Al/Si 接触中的尖楔现象？采用什么方法改进Al-Si 接触，抑制尖楔现象？

答：尖楔现象：由于硅在铝中的溶解度较大，在Al/Si 接触中，Si 在Al 膜的晶粒间界中快速扩散离开接触孔的同时，Al 也会向接触孔内运动、填充因Si 离开而留下的空间。如果Si 在接触孔内不是均匀消耗，Al 就会在某些接触点，像尖钉一样楔进Si 衬底中去，如果尖楔深度大于结深，就会使pn 结失效，这种现象就是Al/Si 接触中的尖楔现象。方法：①Al-Si 合金金属化引线：在纯Al 中加入硅至饱和，形成Al-Si 合金，代替纯Al 作为接触和互连材料。②铝-掺杂多晶硅双层金属化结构。③铝-阻挡层结构：在铝与硅之间淀积一个薄金属层，替代重磷掺杂多晶硅层，阻止铝与硅之间的作用，从而抑制Al 尖楔现象。

2.什么是电迁移现象？改进电迁移现象的方法？

答：电迁移现象：随着芯片集成度的提高，互连引线变得更窄、更薄，电流密度越来越大。在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移。方法：(1) 结构的影响和“竹状”结构的选择。(2) Al-Cu 合金或Al-Si-Cu 合金。(3) 三层夹心结构。(4)采用新的互连金属材料，如Cu。

3.多晶硅/硅化物复合栅

答：①硅化物同铝接触电阻率比硅同铝接触电阻率低约一个数量级，而硅化物源漏结构可使源漏区薄层电阻大大降低，从而减少了期间寄生串联电阻，这对浅结、短沟MOS 极为重要。②硅化物与栅氧化层直接接触，由于硅化物在形成过程中有较大的应力产生，容易在薄栅SiO2 中及其硅衬底表面引起缺陷，因而使MOS 器件的电学性能和稳定性变坏。③复合栅结构既可以保持良好的多晶硅/SiO2 界面特性、硅栅器件的可靠性和工艺稳定性，又可以使引线电阻降低一个量级以上。

4.双镶嵌工艺流程

答：(1)在前层互连层平面上淀积刻蚀停止层，如Si3N4 (2)淀积厚的互连介质材料，如SiO2 或低K 介质材料；(3)形成刻蚀引线沟槽的光刻胶掩膜图形(4)以光刻胶作为掩膜在介质层上刻蚀引线沟槽(5)去除光刻胶；6)形成刻蚀通孔的光刻胶掩膜图形；(7)以光刻胶为掩膜刻蚀通孔，由于高刻蚀选择性,通孔刻蚀将在停止层自

动停止8)除去光刻胶9)除去刻蚀停止层10)溅射淀积金属势垒层和Cu 的籽晶层；11)利用电镀等工艺进行填充淀积直至通孔和沟槽中填满Cu 为止12)利用CMP 去除沟槽和通孔之外的Cu。在进行有效清洁后淀积介质势垒层材料，然后开始下一互连层的制备