数字集成系统第一次作业

Assignment1

郭星宇2015E8000961083高能物理研究所电子学院9312班

1.Give a formal or descriptive definition for each of the following terms.

●ITRS:

International technology Roadmap for Semiconductor国际半导体技术规划。

●System-level synthesis:

系统级综合。将自然语言（如英语）转化成算法表示的过程。

●Gate-Equivalent：

等效门，用于衡量数字电路的复杂程度的基本单位，基于为完成一个电路功能而互独立的逻辑门数量。

●Logic synthesis：

逻辑级综合。从数据流表示转换到结构逻辑表示。

●Technology Nodes：

技术结点。用于描述半导体器件的尺寸，单位为纳米。

●Layout synthesis：

版图综合。指从逻辑门表示转换到版图表示。

●Feature size：

特征尺寸。COMS中表示工艺尺寸的参数，等于晶体管长度的一半。

●Partial design tree：

设计树，包括自顶向下设计和自底向上设计两个概念。

●IC design complexity sources：

集成电路设计复杂性的来源。

●Design window：

设计窗口，它是指设计树中设计者所使用的层次的范围。

●Behavioral representation：

行为描述。通过定义的输入输出响应来描述的方式。

●Digital design space：

数字设计空间，包括cost、speed、power dissipation。

●Abstraction hierarchy：

A set of interrelation representation levels that allow a system to be represented in varying amounts of detail。一组允许系统在不同的细节上表示的级别。

●Static timing analysis：

静态时序分析，静态时序分析只能分析时序要求而不能进行功能验证。

●IC design：

集成电路设计。

●Behavioral simulation：

行为级仿真，这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性，其中不包括延时信息。

●Synthesis：

综合，把设计抽象层次中的一种表示转化成另一种表示的过程。

●Post place and route simulation：

布局布线后仿真，它是最接近实际效果的仿真，不仅包含了器件的延时信息，

还包括了走线的延时信息。

●Refinement：

Refinement is a process of purification，which is used when behavioral representation transfers to geometrical representation。细化是行为描述转换到几何描述时的一种简化的过程。

●Composition-based approach：

图形表示法，包括框图、状态图、时序图、状态表、状态赋值表和真值表。

2.Access the Internet for information about Daniel D.Gajski’s“Y-chart”

methodology for integrated circuits design.According to your investigation of the related research papers and/or technical reports,please summarize the“Y-chart”

theory,including(1)design representation domains,(2)design abstraction hierarchy and(3)design activities.References must be listed at the end of your report.

答：Y-chart理论由Gajski和库恩发明于1983年提出，这个图使得数字集成系统的设计意见以及设计层次变得可视化，同时，它也广泛的在VHDL设计中使用。这一理论让我们的想法在抽象的层次上建立模型，从不同的角度看，整个设计的布局一目了然。

在Y-chart中，三个轴分别表示功能表示、结构表示、几何表示三种领域的视角。也就是结构域，行为域和几何域。各个轴上的点表示设计过程中的各个层级的结构，由内向外，抽象层级越来越高，从最里面开始，由低到高分别为：电路级、逻辑门级、寄存器级、传输级和系统级。

其中几何域从里到外是：芯片安排、平面布局、单元布局、掩膜几何；行为域是：性能、算法、传输方程，布尔方程、微分方程；而结构域是：Transistor、gate、ff，Reg、ALU单元。

设计的抽象层次包括结构域和行为域。行为域描述了系统中的功能特性，不涉及具体的硬件实现，在行为域中，一个部件通过定义它的输入/输出响应来描述。结构域是行为域和结构域的连接，在结构域中，一个部件通过一些基本部件的互联来描述。行为域转化到结构域的过程称为综合，结构域转化到几何域的过程称为物理设计，行为域转化到几何域的过程称为编译。其中综合和物理设计包括两个阶段。设计过程开始于行为域，并向下经过系统和芯片级再到寄存器级。在寄存器级，该级的行为化的数据流表示被转换成结构化的门级描述，门级描述又被转换到电路级，或直接到版图或硅片级。

参考文献：

[1]James R.Armstrong.VHDL设计表示和综合.李宗伯等译.北京：机械工业出版社.2004

[2]https://www.360docs.net/doc/692082120.html,/p-287509994.html

3.Write a summary in Chinese of the paper“A New Ear in Advanced IC Design”(in

less than200characters).

现如今，随着半导体硅技术的发展以及单一硅片上集成的集体管数量越来越多，甚至已经远远超过一个完整系统所需要的晶体管数量，集成电路设计面临着新的挑战。而片上系统（System on Chip）它具有许多适应现在高速发展的半导体技术的特点，必将成为未来电子系统设计的趋势。

如今板上预置的模块，如微处理器、DSP、内存等越来越多，传统的IC设计已经不能很好的解决这些问题，而SoC可以将复杂的IP块和嵌入式软件很好的结合。同时与传统的IC设计相比，SoC拥有更高的集成度，深度更高的系统级设计和验证。并且SoC将设计的重心转移到评估、综合、验证一些已有的数据块和软件组件等问题上，解决的是综合设计的问题，将软件测试和硬件测试同时进行，相对于传统的IC设计，这种改变无疑会缩短开发周期，提高效率。但是这也就要求设计者在设计时对于系统级的设计有更好的掌握，要深入考虑IP块分析、选择和设计计划进程的接口等问题。