锁相环式数字频率合成器(上)
由于文件过大，分上下俩部分，下载的朋友不要忘了-。- 《数字频率合成器》
设计报告
设计时间：2013年1月5~17日
班级：电子本0913班
姓名：
报告页数：22页
摘要
近几年来，无线通讯获得飞速发展。随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
Abstract
In recent years, the rapid development wireless communications. With the continuous expansion of its applications, the market is also increasing the need for low-power, low-cost, high-performance , highly integrated transceiver.
Contains a very important in the wireless communication transceiver module, the frequency synthesizer, and by generating a series of reference signals with the same accuracy and stability of the discrete signals provided for the frequency conversion of the local oscillation signal of the reference. Frequency synthesizer designed to directly affect the wireless communication transceiver performance, cost, and its implementation has been a challenge.
Only to consider the practicality of the design of the course, that the limitations of the laboratory environment, as well as factors such as the price of electronic devices.
目录
一．设计任务与要求 1 二．设计方案及比较 2 三．系统设计总体思路 4 四．系统原理框图及工作原理分析 5 五．组成电路主要器件的参数，工作原理、外形图及选择10 六．电路原理图12 七．产品制作及调试15 八．实验结果与数据处理16 九．结论（设计与分析）18 十．心得体会19
一．设计任务与要求
（一）训练目的
1. 熟悉锁相环路的原理和特点，掌握VCO压控振荡器的工作原理与作用
2. 加深对基本锁相环工作原理的理解，巩固相关的理论知识
3. 熟悉锁相环式数字频率合成器的电路组成与工作原理，培养设计、制作、调试电路等一系列工程设计的能力
4. 熟悉相关IC的性能参数及使用方法。培养应用理论知识为实际电路设计的能力
（二）预习要求与参考、收集相关信息
1. 认真预习有关锁相环及频率合成技术等方面的理论知识
2. 参考《高频电子电路》、《通信原理与技术》、《集成电路大全》等书（三）设计要求和设计指标
（1）设计指标
a. 熟悉锁相环和频率合成器的基本结构原理，熟悉相关芯片的性能参数及使用方法
b. 利用锁相环设计的频率合成器，当输入频率为100Hz时，用一片CD4046、三片MCI4522时，实现输出频率为100Hz ~ 99.9kHz
（2）实验测试要求
a. 测VCO曲线，即压控震荡器曲线
b. 测VCO中心频率
c. 求VCO增益：
d. 测锁相环锁定范围：
e. 求频率合成器的阶数
1
二．设计方案
根据课题要求，为了能够实现锁相式数字频率合成，下面是我们找到的四种比较具有代表性的方案，结构框图分别见图1、图2、图3及图4：
图1 方案一的系统框图
（一）方案的比较与选择
在上面的几种方案中，方案一、二和三均属硬件电路实现，其中方案一是最容易实现的，它完全能够实现步进频率为1KHz的频率合成，但其建立时间长，相位噪声和杂散信号的影响较明显。方案二是一种DDS驱动PLL的频率合成器，方案三是一种单片机控制频率合成器，这两种方案在性能上要优于方案一，但它们都必须由单片机参与控制。方案四与前三个方案在思想上有很大不同，是一种EDA设计，它是一种基于FPGA的、以VHDL硬件语言实现的嵌入式系统，其技术比较领先。
由于实验室为硬件电路工作环境，故不能选择方案四，在前三个方案中，虽然二、三在性能方面比较优越，但其需要借助计算机对其单片机进行控制，对我们提出编程要求我们无法实现。方案一虽在性能方面略有不足，但其完全能够满足设计的需要，又能够适应实验室的工作环境。
综上所述，方案一能够满足设计的要求,我们组将采用方案一实现本系统。
（二）方案阐述与论证
通过对各方案进行比较，我们组最终选择了方案一来实现该系统。下面是我们组对方案一进行一个简单的阐述：
在方案一中，系统是由锁相环路和N分频器以及信号输入电路构成的。
在锁相环路模块中，鉴相器（PD）和压控振荡器（VCO）可由集成芯片提供，以降低系统的复杂度。鉴相器输出的相位误差电压是周期性脉冲波形,需要使用环路低通滤波器将它平滑后输出一个直流控制电压,去控制VCO的频率和相位,使之向减小误差方向变化,从而消除频差与相差达到锁定状态,而高频噪声及其它交流谐波分量将受到滤波器的抑制。
N分频器是将VCO输出信号经过N位可控计数器分频后输入鉴相器，使之与参考信号进行比较。
信号输入电路实质就是产生100Hz基准信号源，系统将在此信号的基础上进行一系列的频率合成。信号源的精度和稳定度将影响整个系统频率合成的精度和稳定度。
?系统设计总体思路
时钟输入可采用从信号源上的BS信号输入（频率为），经过锁相环电路（CD4046）及分频器个、十、百位控制电路（CD4522）即分频比为N，则从VCO振荡输出口得到合成频率为N信号。CD4522为可预置可编程的二－十进制记数器。N分频器是锁相式数字频率合成器主要单元电路之一。当程序分频器的分频比N置成1，也就是把SW1断开，SW2置成“0001”状态，
或者不接入两级程序分频器，即把压控振荡器VCO的输入端用导线直接连接到相位比较器2的比较信号输入端第三引脚PD12，这时，该电路就是一个基本锁相环电路。本电路采用反馈封锁的办法，实现了使用极少的器件控制着众多批频率（即从100Hz～99.9KHz）的灵活转换功能。分频比范围控制电路，主要通过改变电阻、电容的值来改变频率合成器分频比的范围。
四．系统原理框图及工作原理分析
系统原理框图
(一) 数字频率合成器的组成
数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。
典型的直接式频率合成器组成框图如上图所示。它由参考振荡器、参考分频器、鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器等部分组成。其中，
（二）锁相环路的工作原理
锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及
相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位
差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
1.锁相环路的组成
锁相环路的基本组成框图如下图所示。它由鉴相器（PD）、环路滤波器（LF）
和压控振荡器（VCO）三部分组成。其中，PD和LF构成反馈控制器，
而VCO就是它的控制对象。
锁相环路的基本组成框图
2.锁相环路的基本特性
(1) 捕捉与锁定特性
若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。
(2) 自动跟踪特性
若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。
(3) 锁相环路的捕捉带与同步带
环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作ΔfP。
环路所能跟踪的最大频率范围称同步带，记作ΔfH。
当 f0＞fP时，环路将不能锁定。
当 f0＞fH时，环路将不能跟踪。
一般有 fH＞fP。
（三）常用集成锁相环路CD4046简介
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046引脚排列
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用16 脚双列直插式，图4-11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此
外还有一个6V左右的齐纳稳压管。
1.CD4046的内部功能框图及各引脚功能如下
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端
CD4046内部结构图
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
2.鉴相器PDI：
CD4046芯片内的鉴相器PDI是一个数字逻辑异或门，由于CMOS门输出电平在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。该鉴相器主要应用在调频波的解调电路中。PDII是一个由边沿控制的数字比相器和互补CMOS输出结构组成的三态输出式鉴相器。由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。
3.压控振荡器VCO：
CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud 之间的关系可以用下式表示：
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS 为耗尽型PMOS管的漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。当R4的增大到12脚开路时，fomin减小至零。式中第一项为Ud的函数，当R3＞10k 时。f0与Ud基本呈直线性关系。
当Ud =VDD时，VCO维持在最高振荡频率fomax:
已知fomin、fomax和Ct以后，就可以由上式中求得R3值。实践中，为
微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。
（四）可预置1/N计数器CD4522工作原理
１.特点
ａ．不要外接门电路即可实现计数/分频
ｂ．可以完成可编程序的减计数
２.引脚图
MC14522引脚排列图
MC14522由两部分组成:一是可预置的二—十进制减计数器,二是“0”输出R—S 触发器.MC14522有四个输出端Q0—Q3;还有一个Oc输出端,作为多级级联使用.它的输入端较多,除了时钟端CP,时钟禁止端EN和清零端Cr外,还有与Q0—Q3相对应的四个预置数输入端P0—P3,以及预置控制端PE.此外,为了完善电路的功能,还有一个级联反馈输入端CF。
３．MC14522的工作过程
MC14522是由4个触发器和几个进位及反馈门电路组成。
MC14522功能表
（a）
输入输出
CP PE Cr P0 P1 P2 P3Q0 Q1Q2Q3
Ф Ф Ф 1 Ф Ф Ф Ф
Ф Ф 1 0
0 0 0 Ф Ф Ф Ф
0 0 0 0 Ф Ф Ф Ф
Ф 1 0 0 Ф Ф Ф Ф
0 0 0 0
计数
不计数
不计数
（b）CF与Qc的关系
输入输出
CF Q0 Q1 Q2 Q3Oc
1
0 0 0 0
0 0 0 0
1
其中表（a）表明了计数与预置、清零的功能。只要Cr为“1”电平或正脉冲，则计数器的各输出端均置为“0”电平。只要Cr为“0”，PE为“1”，则加在P0—P3上的数据送入对应的Q0—Q3。按照表（a）所列状态，在时钟上升沿作用下，计数器将做减计数。而表（b）表明了级联反馈端、计数器内部数据与Qc输出端之间的关系。当CF输入端为“1”时，并且计数器内部数据Q0—Q3均为“0”电平时，则R-S触发器置数，Oc输出端为“1”电平。这是R-S触发器置数的唯一条件。。若CF为“0”电平，即使Q0—Q3全为“0”状态Oc输出端仍为“0”状态。
典型参数：工作电压：3V到18V单一直流电压
最大功耗；500Mw
异步预置允许
?组成电路主要器件的参数，工作原理、外形图及选择
（一）集成锁相环路PLL及外接振荡元器件
根据设计指标要求，集成锁相环路可选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。
根据设计要求，有=99.9kHz，=100Hz。CD4046内部的VCO是一个电流控制型振荡器，查资料，其振荡频率与控制电压Ud的关系
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5V左右，VDS 为耗尽型PMOS管的漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。
取电源电压VDD=5V。取Ct=20pF，如f=100Hz，则R4=，但VCO频率范围应小于100Hz，取R4=。
当Ud =VDD时，VCO维持在最高振荡频率fomax
因此可得：
=10K
(二)1~999可变分频器
由于最大可变分频比N=999，且输出方式为十进制方式，因此，可变分频器N应选初始值可预置的十进制计数器。需要两级这样的计数器可选３片CD4522作为可变分频器。
（三）无源环路滤波器
设环路滤波器的上限截止频率为fH，从滤波的角度考虑，应有fR =(5～10) fH。
若选简单RC低通滤波器，则有：
11
取fR==10fH=，则≈0.016（ms）。若取C=68nF，则R≈105k。最终取R1=100k。
这里选RC比例积分滤波器作环路滤波器，R2 ＜＜R1，则取C=68nF，R1=100k ，
R2=5.1k 。
六.电路原理图
?产品制作及调试
（一）protues仿真
为了验证方案的可行性，我们小组选择了仿真，采用protues进行电路功能实现性的验证，具体结果如下：
图1 protues仿真实验电路图
12
图2 protues仿真实验结果
由仿真结果看，该电路设计具有可行性，能够输出所需方波信号，具备产品制作基础。
基于锁相环的频率合成器..
综合课程设计 频率合成器的设计与仿真
前言 现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。 本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。 一、频率合成器简介 频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。 频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。 本次实验设计的是锁相频率合成器。
数字PPL频率合成器的原理与使用
龙源期刊网 https://www.360docs.net/doc/6018281750.html, 数字PPL频率合成器的原理与使用 作者：伊力多斯·艾尔肯 来源：《中国科技博览》2013年第36期 中图分类号：TN742.1 文献标识码：A 文章编号：1009-914X（2013）36-0323-01 中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频 率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。 PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成 器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。 其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud （t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控
锁相技术与频率合成器(讲座复习资料)
222 锁相技术与频率合成器 第一节 教学主要内容 一、反馈控制电路 (一)基本概念 1．采用反馈控制电路的目的是提高通信系统的技术性能，或者实现某些特殊的高指标要求。 2．通信系统中常用的有自动振幅控制、自动频率控制和自动相位控制。 3．反馈控制电路是由被控对象和反馈控制器两部分组成。 图10-1 反馈控制电路的组成方框图 4．反馈控制电路中X o 为系统的输出量，X R 为系统的输入量，是反馈控制器的比较标准。 5．根据实际工作的需要，每个反馈控制电路的X o 和X R 之间都具有确定的关系，例如X o =g (X R )。若这一关系受到破坏，则反馈控制器就能够检测出输出量与输入量的关系偏离X o =g (X R )的程度，产生相应的误差量X e , 加到被控对象上对输出量X o 进行调整，使X o 与X R 之间的关系接近或恢复到预定的关系X o =g (X R )。 (二)自动相位控制电路(锁相环路) 1．用途：在通信系统中能实现频率合成、频率跟踪等许多功能。 2.锁相环路的被控量是相位，被控对象是压控振荡器(VCO)。在反馈控制器中对振荡相位进行比较。利用误差量对VCO 的输出相位进行调整。 图10-4 自动相位控制方框图
223 3. VCO 输出电压的相位受u c 控制。而u c 是VCO 的输出电压的相位θV 与环路输入相位θR 经鉴相器产生的误差电压u e 经环路滤波器后得到的控制电压。 4．控制环路的输入量为θR ，输出量为θV 。 二、自动相位控制电路(锁相环路) (一)锁相环路的基本原理 1．鉴相器及其相位模型 (1)功能：比较输入信号相位和VCO 输出信号的相位，其输出电压与两信号的相位差成正比。 (2)实现电路：模拟乘法器 图10-5 等效鉴相器 (3)鉴相特性 鉴相器的输入信号分别为 u V (t )=U Vm cos ［ωo t +θV (t )］ u R (t )=U Rm sin ［ωR t +θR (t )］=U Rm sin ［ωo t +(ωR -ωo )t +θR (t )］=U Rm sin ［ωo t +θ1(t )］ 式中，θ1(t )=(ωR -ωo )t +θR (t )称为输入信号以相位ωo t 为参考的瞬时相位。 经相乘器，其输出电压 ()()M R V u K u t u t 为 K M u R (t )u V (t )=K M U Rm sin ［ωo t +θ1(t )］U Vm cos ［ωo t +θV (t )］ = 1 2K M U Rm U Vm sin ［2ωo t +θ1(t )+θV (t )］ +1 2 K M U Rm U Vm sin ［θ1(t )-θV (t )］ 式中，K M 为乘积系数，单位1/V 。由于环路有低通滤波，起作用的是低频分量，即 u d (t )= 1 2 K M U Rm U Vm sin ［θ1(t )-θV (t )］=K d sin θe (t ) 式中，K d =K M U Rm U Vm /2为鉴相器的最大输出电压。θe (t )=θ1(t )-θV (t )为鉴相器输入信号的瞬时相差。可见，乘法器作为鉴相器的鉴相特性是正弦特性。 (4)鉴相器的相位模型
数字频率合成器报告论文
南京信息职业技术学院电子产品设计报告 作者系部专业题目赵小平学号38 电子信息学院 电子信息工程技术 数字频率合成器的设计 指导教师李震涛
完成时间：2018 年 10月 5日 目录 1摘要 ............................................................. 2数字频率合成器的设计 3数字频率合成器的组成及工作原理 ................................... 3.1数字频率合成器的组成 ......................................... 3.2锁相环的工作原理 ............................................. 3.3参考振荡器的工作原理 ......................................... 3.4可变分频器和分频比控制器的工作原理 ........................... 3.5消抖动电路的工作原理 ......................................... 3.6数码显示电路的工作原理 ....................................... 4数字频率合成器的设计任务和性能指标 ............................... 5频率合成器的调试 ................................................. 5.1晶体振荡器与 4000分频电路调试 ............................... 5.2消抖动电路和预置分频电路的安装和调试 ........................ 5.3锁相环电路和可变分频电路安装和调试 .......................... 5.4频率合成器总体电路调试说明 .................................. 结论 参考文献（第 4章数字频率合成器的设计（ 8课时） PPT） （《电子技术基础—数字部分》华中理工大学教研室编康华光主编）附录一：数字频率合成器原理图 附录二：频率合成器元器件清单
锁相环(PLL)频率合成调谐器
锁相环（PLL）频率合成调谐器 调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。 调谐器（高频头）原理： 高频放大：把接收来的高频电视信号进行选频放大。 本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。 混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。 结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的） 一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。为了保证本机振荡器频率频率稳定，必须加上AFT系统。由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器 1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。 频率合成的方法有很多种。下图为混频式频率合成器方框图 以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。 输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。 2、锁相环频率合成器： 其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。当环路锁定时存在如下关系： ∵ fk=f0 / K 式中：fvco为压控振荡器输出信号频率。 fn=fvco / N f0 为晶振基准频率。 fk=fn K为分频系数。 ∴ fvco=N?fo / K N为可变分频器的分频系数（分频比） 彩色电视机幅载波恢复电路
锁相环频率合成器
锁相频率合成器的设计 引言： 锁相频率合成器是基于锁相环路的同步原理，有一个高准确度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环的作用产生需要的频率。 一． 设计任务和技术指标 1. 工作频率范围：300kHz —700kHz 2. 电源电压：Vcc=5V 3. 通过原理图确定电路，并画出电路图 4. 计算元件参数选取电路元件（R1，R2，C1及环路滤波器的配置） 5. 组装连接电路，并测试选取元件的正确性 6. 调试并测量电路相关参数（测量相关频率点，输出波形，频率转换时间t c ） 7. 总结并撰写实验报告 二． 设计方案 原理框图如下： 由上图可知，晶体振荡器的频率f i 经过M 固定分频后得步进参考频率f REF ，将f REF 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出U d 正比于两路输入信号的相位差，U d 经环路滤波得到一个平均电压U c ，U c 控制VCO 频率f 0的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或某一直流电平。锁定后的频率为f i /M=f 0/N=f REF 即f 0=(N/M)f i =Nf REF 。当预置分频数N 变化时，输出信号频率f 0随着发生变化。 三． 电路原理与设计 （一） 晶体振荡器的设计 用2.5M 晶体和非门组成2.5MHz 振荡器。如下图所示： （二） M 分频电路
分频器选用74LS163，M=100 （三）锁相环的设计 CD4046压控振荡电路图如下： 数字锁相环CD4046有两个鉴相器、一个VCO、一个源极跟随器（本实验未用）和一个齐纳二极管组成。鉴相器有两个共用的输入端PCA IN和PCB IN，输入端PCA IN既可以与大信号直接匹配，又可间接与小信号相接。
锁相式频率合成器
第一章概述 1．1频率合成技术及其发展 随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度, 经常采用晶体振荡器等方法来解决, 但它不能满足频率个数多的要求, 因此, 目前大量采用 频率合成技术。频率合成的方法主要有三种：直接合成模拟式频率合成、直接数字频率合成和锁相频率合成。 通过对频率进行加、减、乘、除运算, 可从一个高稳定度和高准确度的标准频率源, 产生大量的具有同一稳定度和准确度的不同频率。频率合成器是从一个或多个参考频率中产生多种频率的器件。它是现代通讯系统必不可少的关键电路, 广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。以通信为代表的信息产业是当代发展最快的行业,因此, 频率合成器也得到了较快发展, 形成了完善的系列品种, 市场需求也特别大。频率合成器的技术复杂度很高, 经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。 直接合成模拟式频率合成器是通过倍频器、分频器、混频器, 对频率进行加、减、乘、除运算, 得到各种所需频率。直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是, 直接合成模拟式频率合成器不能实现单片集成, 而且输出端的谐波、噪声及寄生频率难以抑制。因此, 直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。 使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高, 但外围电路仍然较复杂, 且容易受外界干扰, 分辨率难以提高,其它指标也不理想。近年来, 直接数字频率合成器(DDS)的出现, 使频率合成技术大大前进了一步。频率控制是现代通信技术中很重要的一环, 获取宽带、快速、精细、杂散小的频率控制信号一直是通信领域中的一个重要研究内容。DDS技术是从相位概念出发直接合成所需波形的一种新的频率合成技术, 具有频率分辨率高、频率变换速度快、相位可连续线性变化等优点, 在基于数字信号处理的现代通信频率控制中已被广泛采用。1971年, 美国学者J.Tierncy、C.M.Rader和B.Gold提出了以全数字技术, 从相位概念出发, 直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平, 它的性能指标不能与已有的技术相比, 故未受到重视。近20年间, 随着技术和器件水平的提高, 直接数字频率合成技术得到了飞速的发展, 成为现代频率合成技术 中的佼佼者。DDS具有超高速的频率转换时间, 极高的频率分辨率, 低的相位噪声, 变频相位连续, 容易实现频率、相位、幅度调制, 全数字化控制等突出优点, 已成为移动通信、卫星定位、数字通信等系统中信号源的首选。 目前, 在各种无线系统中使用的频率合成器普遍采用锁相式频率合成器, 通过CPU控制, 可获得不同的频点。锁相式频率合成器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。频率合成器的最终发展方向是锁相式频率合成器、双环或多环锁相式频率合成器、DDS频率合成器, 以及PLL加DDS混合式频率合成器。因此,
频率合成技术及其实现
第16卷 第6期V ol.16 N o.6重庆工学院学报 Journal of Chongqing Institute of T echnology 2002年12月 Dec.2002 文章编号:1671—0924(2002)06—0045—05 频率合成技术及其实现 Ξ 张 建 斌 (常州技术师范学院电信系,江苏常州 213001) 摘要:综述了两种频率合成技术的原理、特点、工程设计应注意的问题及各种实现方法。关键 词:频率合成;锁相环;直接数字频率合成;FPG A ;DSP 中图分类号:T N925+16 文献标识码:A 0 引言 高性能频率源是通信、广播、雷达、电子侦察和对抗、精密测量仪器的重要组成部分。现代通信技术的飞速发展对频率源提出了越来越高的要求。性能卓越的频率源均通过频率合成技术来实现。频率合成技术是指将一个高稳定度和高精确度的标准频率经过一定变换,产生同样稳定度和精确度的大量离散频率的技术。按频率合成技术的发展过程,可将频率合成的方法按其型式分为三大类:直接式频率合成器、锁相式频率合成器和直接数字式频率合成器。在直接式频率合成器中,基准信号直接经过混频、分频、倍频、滤波等频率变换,最后产生大量离散频 率的信号。这种方法虽然频率转换时间短、并能产生任意 小数值的频率间隔,但由于其频率范围有限,而更重要的是由于其中采用了大量的混频、分频、倍频、滤波等电路,使频率合成器不仅带来了庞大的体积和重量,耗电多、成本高,而且输出的谐波、噪声及寄生频率多且难以抑制,因而现在已很少使用。 1 频率合成器的原理 1.1 锁相频率合成器[1] 锁相频率合成器基于锁相环(P LL )进行工作,其基本组成如图1所示 : 图1 P LL 的基本组成 图1中,f r 为标准频率,发射系统中为晶体振荡器产生的标准频率信号,接收系统中为收到的标准频率信号。 f 0为锁相环路输出信号的频率。当环路锁定时,则有f 0=Nf r 。因此,通过频率选择开关改变分频比N ,可使压控振 荡器的输出信号频率被控制在不同的频道上,其频道间隔即频率分辨率为f r 。这便是锁相频率合成器的基本工作原理,图1所示也称为单环频率合成器。图1的单环频率合成器存在一些缺陷,以致于难于同时满足合成器在频带宽 度、频率分辨率和频率转换时间等多方面的性能要求。因此,实际常采用多环频率合成器、双模分频频率合成器或小数分频频率合成器等方法来解决这些矛盾。 1.2 直接数字频率合成器(Direct Digital Frequency Synthesis ———DDS )1. 2.1 DDS 的基本原理 直接数字式频率合成技术是根据周期信号的波形特点(一个周期内不同的相位处对应不同的电压幅度)、 Nyquist 取样定律及数字计算技术,把一系列事先对模拟周 Ξ收稿日期:2002-09-03 作者简介:张建斌(1966-),男(汉族),陕西人,副教授,主要从事频率合成、无线通信研究.
实验十一 锁相频率合成器新
频率合成器实验十一锁相 一、实验目的 1．了解接收机一本振及发射机振荡源——锁相频率合成器原理。 2．了解锁相调频原理。 3．了解锁相频率合成器性能指标。 二、实验内容 1．测量发射机锁相频率合成器输出频率与计算值比较，熟悉锁相频率合成原理及输出频率及频道间隔的计算。 2．测量发射机锁相频率合成作为锁相调频器的调制频率特性，熟悉锁相调频原理。 3．观察锁相频合频道切换捕捉过程，了解环路捕捉过程机理。 三、基本原理 1．锁相频率合成器原理及电路 移动通信系统必须配置多个无线频道，允许多个用户同时通话，这样系统才能容纳大量用户。因而移动通信系统中的收发信机工作频率（对应于接收机一本振及发射机的主振频率）必须能在系统配置的多个频率间切换。这些众多频率点的产生通常用频率合成技术来实现。 当前应用最广的是锁相频率合成器（简称锁相频合或PLL频合），常用的单环锁相频合方框图见图11.1。 图11.1 常用的单环锁相频率合成器方框图 图中，PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其振荡频率fv受控制电压u c的控制而改变，一般有 f V=f0+K0·u c(11-1) 式中，f0为VCO的固有振荡频率，K0为压控灵敏度(单位Hz/V或rad／S·V)；÷N为程序分频器，其分频比由CPU程序设置可变；÷R为参考分频器，将稳定的晶体振荡器频率f R分频得到环路的参考频率f r（一般为5KHz、6.25KHz、12.5KHz或25KHz等）。环路锁定时，PD的两个输入信号相差为0或固定值，则频差为0，即 f r=f f=f v/N 故 f v=N·f r(11-2) 由式(11-2)可见，由CPU程序改变N的取值就改变了环路的输出频率，且所有频率都与晶振频率具有相同的准确度与稳定度。由式(11-2)还可见，频道间隔△f最小可以等于f r，其实际值由系统要求决定。一般模拟调频通信系统频道间隔△f =25KHz，若锁相频合的f r=5KHz，
锁相环调频和解调实验频率合成器实验
精心整理 实验11锁相调频与鉴频实验 一、实验目的 1. 掌握锁相环的基本概念。 2. 了解集成电路CD4046的内部结构和工作原理。 3. 掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。 1. 2. 1. 2. 3. 4. 5. （1图11-1LF ）和图11-1锁相环的基本组成 ① 压控振荡器（VCO ） VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。所谓压控振荡器就是振荡频率受输入电压控制的振荡器。 ② 鉴相器（PD ） PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ(t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③环路滤波器（LF） LF作为一低通滤波电路，其作用是滤除因PD的非线性而在)(t V d 中产生的无用组 合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。 4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。 （2）锁相环锁相原理 锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。按照反馈控制原理，如果由于某种原因使VCO的频率发生 变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位 差经过PD转换成误差电压)(t V d 。此误差电压经过LF滤波后得到)(t V c ，由)(t V c 去改变 VCO的振荡频率，使其趋近于输入信号的频率，最后达到相等。环路达到最后的这种 ），因此 （3 化） 锁相环（4046）的结构框图及引出端功能图如下图所示。 1.用锁相环（集成）构成的调频/解调（鉴频）电路 （1）．锁相环调频原理 注：由于载波信号频率相对于调制信号频率高的多，故载波信号频率称为所谓的高频（只是相对而言），而调制信号频率则相对应的称为低频。 将调制信号加到压控振荡器（VCO）的控制端，使压控振荡器的输出频率（在自振频
基于数字式锁相环频率合成器的设计与实现
四川师范大学本科毕业设计 基于数字式锁相环频率合成器的设计与实现 学生姓名 院系名称 专业名称 班级级班 学号 指导教师 完成时间年月日
基于数字式锁相环频率合成器的设计与实现 电子信息工程专业 学生姓名指导老师 摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！ 基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！ 数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。 关键词：锁相环频率合成晶体振荡器分频器锁相环路
The Design and Implementation of Digital Pll Frequency S ynthesizer Abstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field. Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less! Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance. Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop
高速数字混合锁相环频率合成器毕业论文中英文资料对照外文翻译文献综述
中英译文翻译 英文：High Speed Digital Hybrid PLL Frequency Synthesizer 译文：高速数字混合锁相环频率合成器
To get the high-speed, it is necessary to prepare the precise synchronization of the complicated design. In 2001, H. G. Ryu proposed a simplified structure of the DDFS (direct digital frequency synthesizer)-driven PLL for the high switching speed [2]. However, there is a problem that the speed of the whole system is limited by PLL. Y. Fouzar proposed a PLL frequency synthesizer of dual loop configuration using frequency-to-voltage converter (FVC) [3]. It has a fast switching speed by the PD (phase detector), FVC using output signal of VCO and the proposed coarse tuning controller. However, H/W complexity is increased for the high switching speed. Also, it shows the fast switching characteristic only when the FVC works well. Another method is pre-tuning one which is called DH-PLL in this study [4]. It has very high speed switching property, but H/W complexity and power consumption are increased due to digital look-up table (DLT) which is usually implemented by the ROM including the transfer characteristic of VCO(voltage controlled oscillator). For this reason, this paper proposes a timing synchronization circuit for the rapid frequency synthesis and a very simple DLT replacement digital logic block instead of the complex ROM type DLT for high speed switching and low power consumption. Also, the requisite condition is solved in the proposed method. The fast switching operation at every the frequency synthesis process is verified by the computer circuit simulation. II.DH-PLL synthesizer As shown in Fig.1, the open-loop synthesizer is a direct frequency synthesis type that VCO 要得到高运行速度,事先做好复杂设计的精确同步是必要的。 2001年,H.G.Ryu提出了一种简化结构的直接数字频率合成器(DDFS)驱动的高转换速度锁相环【2】。 但是,有一个问题,整个系统的速度是受锁相环限制的。 Y.Fouzar提出了一种使用频率—电压转换器(FVC)具有双重回路结构的锁相环频率合成器【3】。 因为鉴相器(PD)， FVC利用了压控振荡器的输出信号和我们提出的粗调控制器，所以它具有快速切换速度。 但是,因为有高速系统转换速度使得H / W的复杂性增加了。 另外，结果表明只有FVC工作状态良好时系统才有较高切换速度。 另一种方法是做预先调整也就是本项研究中的DH-PLL 【4】。 它具有高速切换的特性，但是因为数字查找表(DLT)的原因，H / W复杂度和功耗明显增大了，因为DLT 经常被ROM执行，DLT中包含压控振荡器(VCO)的传输特性。 介于以上原因, 为得到较高切换速度和低功耗，本文提出了一种新的快速定时同步频率合成电路，用一个非常简单的DLT替代数字逻辑块，而不用复杂的ROM型(DLT)。 同时,在该方法中所需必要条件也解决了，频率合成过程的高切换速度在计算机电路仿真中已经得到验证了。 2.DH-PLL合成器 图1中所示的开环频率合成技术是一种直接频率合成方式，在频率控
锁相环频率合成技术及其应用
锁相环频率合成技术及其应用 在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。锁相环频率合成器成为固态调频发射机重要的组成部分。 锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。 将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。 控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。 频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。 固态调频发射机中的频率合成器采用间接合成法。间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。 1锁相环基本工作原理 一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。 当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。两个频率之间的相位差不随时间变化而是一个恒定的常数，这时环路就进入“锁定”状态。 当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。而环路不处于锁定和跟踪状态，这个动态过程称为“失锁”过程。 从上述分析可知，鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。 2锁相环频率合成器工作原理 锁相环路总是有可编程分频器加在压控振荡器VCO和鉴相器PD之间。在锁相环路中加入可编程分频器可以起到两个很关键的作用：首先是不改变输入参考频率就可以改变压控振荡器VCO的输出频率，为实际应用提供了方便；其次是提高输出频率的分辨率和降低鉴相器的参考频率，进一步提高输出频率的精确度和稳定度。 但是，在目前的技术条件下，可编程分频器的最高工作频率约30MHz。而调频广播频段为87～108MHz，显然，工作频率太高而不能直接使用可编程分频器。在这种情况下，通常在可编程分频器前端加入一个前置固定分频模数为M的ECL分频器，如图2所示。ECL固定分频器的工作频率可高达几GHz。当环路锁定时，这种频率合成器的输出频率为f o=N（Mf i）
锁相式数字频率合成器设计
信息科学与技术学院 通信原理课程设计 课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199 学院：信息科学与技术学院 专业年级：电子信息工程2011级 指导教师：钟福如讲师 完成日期：二○一四年七月十日
目录 第0章引言 (2) 第1章 (4) 1.1 设计任务要求及方案论证 (4) 1.1.1 任务要求 (4) 1.1.2 锁相环频率合成的原理 (4) 1.1.3锁相环频率的合成与应用(调制与解调) (6) 1.1.4锁相环在调制中的应用 (7) 1.1.5 锁相环在解调中的应用 (8) 1.1.6 锁相环在频率合成电路中的应用 (9) 1.2 仿真工具SYSTEMVIEW简介 (9) 1.3 电路的设计与调试 (10) 1.3.1 三环式锁相环频率合成电路 (10) 第2章 (12) 2.1 仿真的结果及分析 (12) 第3章 (14) 参考文献 (15)
第0章引言 锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。锁相环是构成频率合成器的核心部件。主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。 锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。锁相环路系统在各个领域都有很多的用途，发展将势不可挡。锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。 频率合成是电子系统中的关键技术，是决定电子系统性能的主要设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，频率合成技术提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。 锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的；此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为数字锁相环(Digital Phase Lock Loop)。 传统的锁相环由模拟电路实现，而数字锁相环与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，数字锁相环必然会在其中得到更为广泛的
【原创】锁相环PLL制作与调试要点.
基于MC145152+MC12022+MC1648L+LM358 的锁相环电路 一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征： （1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。 （2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。 （3）它有一个参考振荡器，可外接晶体振荡器。 （4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。 （5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频 器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信 号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中 鉴相，输出的误差信号（φR、φV）经低通滤波器形成 直流信号，直流信号再去控制压控振荡器的频率。 当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和 准确度的任意频率。原理框图如右图：