关于linux下modelsim的安装和编译库

linux下Modelsim 6.5b SE 的安装

by：小哈2010-4-1

1。环境

linux：Ubuntu 9。04 desktop 2.6.28-11-generic

Modesim：6。5B SE

2。安装

官网FTP上下载四个文件install.linux,

modelsim-base.mis,modesim-docs.mos,modelsim-linux.mis 。

本地保存的文件后面加了一个后缀：“;type=i”，手动去掉它。然后改“.mis”为“.tar.gz”这样，便可在linux下解压缩，将它们解压到（同一个）目录下，然后运行install.linux安装。

3。破解

如果电脑有双系统，则比较简单：

将windows 上的license.txt拷到￥@#％/modeltech 目录下即可。

若没有windows：

则一定要把所使用的生成机器的mac改成自己机器的mac再用生成器生成。否则modselsim 不可用。

4。环境变量

在home下的.bashrc中添加export LM_LICENSE_FILE=/YourInstallPath/YourLicenseFileName，然后source .bashrc（？？）

注意，除export 后面之外，一律无空格等无效字符！

以上设置的是临时的环境变量（shell变量），全局环境变量的需要使用：source .bashrc(不知具体怎么用)，采用另一种办法，？？

添加vsim命令路径到环境变量PATH：export PATH=”/usr/local/modelsim/modeltech/linux/”

5。编译ISE的库

首先编译unisim库（如果是verilog语言为unisims_ver），这个库对应原理图功能仿真和行为级仿真。

先用cd命令，或菜单中的change directory命令来设置你想要存放库的文件夹。默认的为/home/hardman（用户跟目录）。

vlib unisim

vmap unisim unisim

新建库。然后找到xilinx提供的库文件。看看你的*:/xilnx/vhdl(verilog)/src/文件夹下都有什么？进入unisims文件夹，就会看到四个库文件了。切记，切记，一定要按照以下顺序进行

编译。

vcom -work unisim c:/xilinx/vhdl/src/unisims/unisim_VPKG.vhd

vcom -work unisim c:/xilinx/vhdl/src/unisims/unisim_VCOMP.vhd

vcom -work unisim c:/xilinx/vhdl/src/unisims/unisim_VITAL.vhd

vcom -work unisim c:/xilinx/vhdl/src/unisims/unisim_SMODEL.vhd

然后，依据上面的方法建立simprim库。对应布局布线后的时序仿真。

vlib simprim

vmap simprim simprim

vcom -work simprim c:/xilinx/vhdl/src/simprims/simprim_Vpackage.vhd

vcom -work simprim c:/xilinx/vhdl/src/simprims/simprim_Vcomponents.vhd

vcom -work simprim c:/xilinx/vhdl/src/simprims/simprim_VITAL.vhd

vcom -work simprim c:/xilinx/vhdl/src/simprims/simprim_SMODEL.vhd

在按照上述语句编译simprim库时，文件simprim_VITAL.vhd编译出现类似错误：VITAL TISD timing generic must be a scalar form of VITAL delay type，并且退出编译。这种情况下，网上并没有找到适合我们这种情况下（环境是Linux，主要是当前系统中没装ISE，无法通过ISE提供的工具编译）的解决办法，原因可能是：

These can be ignored. There was supposed to be an AR on this, although it is currently being edited to reflect the correct information. The Answer Record is not correct today.

This error can be ignored, it will simulate with no problems. The reason you see this error is because modelsim got stricter in their VITAL compliance in the 6.3d version. If you try this in an older version it won’t show this same error.

Xilinx is updating the models in 11.1 so that you wont see this errors.

最终是选择忽略这些错误。通过vcom命令中的加选项（还加了-2002 ，不知道是否管用？）-ignorevitalerrors Ignore VITAL compliance errors

继续编译。

当然，在以后的simprim_SMODEL.vhd编译中，同样存在这种错误，也是选择忽略掉。

编译xilinxcorelib情况不太一样了。打开xilinxcorelib文件夹，有多达500多个文件。要是自己一句一句的写，是要出人命的。

(A)xilinx公司为我们想好了这个问题，在这个文件夹下仔细的寻找一个vhdl_analyze_order

文件。打开发现，原来他已经将这些文件按顺序来排列了。只要我们将他们做成一个批处理文件来运行就行了。

通过Ultraedit，将其中的回车（^p）替换为vcom -work xilinxcorelib

/home/hardman/xilinx/xilinxcorelib/，即在没一句前面都添加上这么一句命令，整个文件保存为###.do。在tcl中运行：

do ###.do

(B)vcom -work xilinxcorelib /home/hardman/xilinx/xilinxcorelib/*.vhd

B方法并没有尝试过！看起来是可行并且更加简单的！

整个编译过程就算完成了。下面需要将编译好的库定义为全局库（开机后自动加载）：修改安装目录下的modelsim.ini。

首先，需要修改访问的权限（windows 下在编译需要先去掉只读属性），我觉得只要保证root 用户能读写就可以了;然后，通过sudo su 切换到root用户，vi修改之：

unisim＝/home/hardman/unisim simprim=/home/hardman/simprim xilinxcorelib=/home/hardman/XilinxCoreLib

注; /home/hardman 是用户的主目录